フラッシュ型CMOS A/D変換器

平成 26 年度電子情報通信学会東京支部学生会研究発表会
講演番号： 26
フラッシュ型CMOS A/D変換器
A-1
A Flash-Type CMOS A/D Converter
佐々木 優旗
若海 弘夫
Yuki SASAKI
Hiroo WAKAUMI
東京都立産業技術高等専門学校
創造工学専攻
Advanced Course, Tokyo Metropolitan College of Industrial Technology
1. はじめに
近年, ビデオ機器の小型化を図るべく, ビデオ信号
を処理可能なA/D, D/A変換素子を一体化したICが望ま
れている. しかし, 高速動作を必要とするため, 消費電
力が大きくなることから, IC化が容易でない. そこで,
本研究では, A/D変換器を含んだビデオ信号処理素子の
モノリシックIC化を目指して, モノリシックICと親和
性の良いCMOS構成のフラッシュ型A/D変換器の実現
可能性につき消費電力を考慮しつつ検討した.
2. フラッシュ型CMOS A/D変換器
従来のフラッシュ型 A/D 変換器は, バイポーラ型比
較器と抵抗器で構成され, モノリシック IC 化が困難で
ある[1]. そこで, 抵抗器やバイポーラ素子の代わりに
p, n 型 MOSFET の組み合わせによるブリーダー回路
と比較器で構成したビデオ信号を処理可能なフラッシ
ュ型 CMOS A/D 変換器を提案する. ブリーダー回路は
CMOS のゲートの結線位置や p, n 型 MOSFET を組み
合わせることにより 3 bit 以上の高分解化が図れる. ま
た, 比較器は消費電力, 動作速度, 動作範囲が異なる 4
種類を構成することで, A/D 変換器のダイナミックレ
ンジ, 動作速度を向上でき, 消費電力も低減可能とな
る. 3 bit の提案フラッシュ型 CMOS A/D 変換器を図 1
に示す.
図 1 提案フラッシュ型 CMOS A/D 変換器の構成
100
位相遅れ0 ns
位相遅れ20 ns
位相遅れ40 ns
位相遅れ60 ns
位相遅れ80 ns
90
遅れ時間 td' [ns]
80
70
60
50
40
30
20
10
3. シミュレーション
0
0
図 1 の回路につき SPICE によりシミュレーション
を行った. サンプルホールド回路 1 に周波数 2 MHz , 5
VP-P の入力信号を入れ, 25 ns サンプリングした後, 75
ns ホールドして, CMOS 比較器に供給した. 比較器の
高速動作の可能性を調べるために, 入力信号のサンプ
リングが開始されてからサンプルホールド 2 の前まで
のコード出力が安定する迄に必要な時間 td’を測定し
た. この際, サンプルホールド回路 1 のサンプル・ホー
ルドの開始時を 20 ns 刻みで遅れさせ, 計 5 種の位相
遅れしたサンプルホールド波形に対する応答を調べた
(図 2). 遅れ時間は, 70 ns 未満となっており, サンプリ
ング周波数 10 MHz での動作が可能であることが分か
る. 消費電力は約 14 mW であり, 十分小さくモノリシ
ック IC 化が可能なレベルである. また, シミュレーシ
ョンの結果, 同様な構成のブリーダー回路は 4 bit 迄小
さな出力誤差で動作した.
100
200
300
400
500
経過時間tx [ns]
図 2 フラッシュ型 A/D 変換器の遅延特性
4. 結論
本研究では, ビデオ信号処理可能なフラッシュ型
CMOS A/D 変換器を提案した. 3 bit の提案フラッシュ
型 CMOS 比較器はモノリシック IC 化可能な消費電力
で収まり, 入出力の遅れ時間は 70 ns 未満であるため,
サンプリング周波数 10 MHz での動作が可能であるこ
とを明らかにした. また, 3 bit 以上のさらなる高分解
能化も期待できる.
参考文献
[1] R. J. Baker, “CMOS Circuit Design, Layout,
and Simulation”, Wiley, 3rd ed, 2010.
-26-
Copyright © 2015 IEICE