Comments
Description
Transcript
CMOS RFIC 実現への道のり 技術解説 見 本
見 本 技術解説 RF 回路設計に押し寄せる アーキテクチャの変革を読み解く！ CMOS RFIC 実現への道のり 後編： CMOS トランスミッタを実現した新技術 小室 貴紀/小林 春夫/林 海軍/清水 一也/田邊 朋之 Takanori Komuro/Haruo Kobayashi/Haijun Lin/Kazuya Shimizu/Tomoyuki Tanabe ます．I 信号と Q 信号用に D − A コンバータを二つも M 後編のはじめに ち，LO とアップ・コンバージョン用ミキサで高い周 波数のキャリアへ周波数変換します．もちろんこの構 今回は RF CMOS による送信機について解説しま 成に致命的な問題があるわけではありません． 実際に， す．CMOS プロセスは年々微細化され，高速に動作 するようになりました．現在の 90 nm プロセスでは， 現在使われている多くの携帯電話の送信機部分には， この構成が使われています．強いていえば，IQ 経路 5 GHz 程度の信号を扱うことは十分に可能です． この先，CMOS の微細化がさらに進めば，より高 のマッチングや使用する D-A コンバータに高い精度 が必要になり，アナログ部に対する要求が厳しくなる い周波数を扱うことができるでしょう．しかし，微細 化された CMOS は，動作周波数こそ RF 用途に適して という問題があります． ここでは，図 1 9 の構成とは大きく異なり，RF いますが，線型性やノイズ特性では，SiGe や GaAs の CMOS での実現に適したテキサス・インスツルメン 素子に及ばない部分があります．したがって，CMOS で RF 回路を作るには，新たな工夫が必要となります． ツ（TI）社による DRP （Digital Radio Processor） の送信 機アーキテクチャを中心に解説します． さて，テレビやラジオといった，電波を「受ける」 機器は昔から身近に数多く存在していました．とはい O DRP の送信機アーキテクチャ え，携帯電話が普及する以前には，個人が所有する機 器で電波を「出す」ものは極めて稀でした．2007 年 11 月の発表によれば，携帯電話は全世界で 33 億台が ■ ポーラ変調 使われているそうです．電波を「出す」機器も短期間 のうちに大量生産されるようになり，既存の無線機の ● 直交変調の基本的な動作 現在の携帯電話をはじめとするディジタル通信で 構成を踏襲するだけではなく，多くの技術革新が成し は，直交変調 （IQ 変調）が使われています． 遂げられました． 図 20 は従来型の送信機（図 19）の変調動作を，横軸 I と縦軸 Q からなる平面上の信号の動きとして表現し N 従来の送信機アーキテクチャ たものです．図 19 の中の二つの D − A コンバータか ら所望の電圧を発生させ，それを合成することにより， 携帯電話などで使われる直交変調送信機の従来のア IQ 平面内の点を表します．各点にはかっこ内に示し ーキテクチャは，図 19 に示すようにベースバンドで の直交（IQ）変調＋ヘテロダイン方式で構成されてい たディジタル・データが対応しています．なお，図 20 の例では（0，1）の 2 ビット・データに対応してい I ます． 使用している D − A コンバータの精度が低い場合 DAC LPF ディジタル・ ベースバンド （DSP） や，妨害波の影響を受けた場合には，誤差を含んだデ ータが送られることになります．誤差がはなはだしい 0° ＋ 90° Q DAC LPF 場合は，受信側では IQ 平面内の異なる点に対応して パワー・ アンプ LO 〈図 19〉直交変調を行う従来の送信機アーキテクチャ 100 いると判断され，データ・エラーが発生します． また，多くのデータを一度に送ろうとして，高度な 変調方式を採用した場合には，許容できる誤差はます ます小さくなります．図 21 は 4 ビットのデータを一 度に送信できる 16QAM の場合です． No.2 見 本 Q Q Q相DAC の出力 01 Q 0000 0001 0011 0010 0100 0101 0111 0110 00 大きさ I 11 10 I 相DAC 1100 1101 1111 1110 1000 1001 1011 1010 Vq θ I Vi I の出力 〈図 20〉IQ 平面上の信号 （QPSK） 〈図 21〉IQ 平面上の信号 （16QAM） 〈図 22〉極座標による表現 振幅変調部 Q NA 振幅の情報 変調器 AM I I PM Q AMは原点を通る 直線上を，PMは 原点を中心とした 円周上を動く コーデック および 極座標信号 の処理 位相変調部（ADPLL） NF 位相の情報 DCO RF 出力 変調器 〈図 24〉ポーラ変調送信機の構成 〈図 23〉IQ 平面上の AM と PM V DD ● 極座標系への変換と IQ 変調 さて図 20 を見ていると，I 軸 Q 軸による直交座標 ADPLL 系という解釈以外に，原点からの距離と位相の組み合 DCO わせた極座標系（図 22）と解釈することもできます． この場合，原点からの距離が変化すれば振幅変調 （AM）であり，角度が変化すれば位相変調（PM）とな ります．つまり IQ 変調は，図 23 のように AM と PM の組み合わせと理解することも可能です． X d0 d1 ディジタル 制御信号 この原理どおりに PM と AM を組み合わせて IQ 変 調を実現する方法が図 24 に示すポーラ変調（Polar d2 Moduration）です． ポーラ変調を成功させるためには，高精度な位相変 d3 調が鍵となります．TI の DRP では，ほぼすべての要 素がディジタル化された ADPLL（All Digital Phase Looked Loop）を開発し，携帯電話の通信に使える精 マッチング・ ネットワーク RFC M1A C2 C1 L1 パワー・ アンプへ RL M1B M1C M1D 〈図 25〉DRP でポーラ変調の AM 部として使われるプリパワ ー・アンプ 度の PM 信号を発生させています． すなわち 2.4 GHz の送信機の場合には，図 25 のよ ディジタル回路で構成されています．全体はかなり複 雑な動作をするので，簡略化したブロック図（図 26） うに ADPLL は 2.4 GHz を直接発生し，通信内容にし たがってその出力を位相変調します．そして， にしたがって説明します． RF CMOS の回路設計では，動作速度以外のアナロ ADPLL と送信用パワー・アンプの間にディジタル制 グ特性に過度な期待はできません．一方，ディジタル 御の簡単な可変ゲイン・アンプがあり，そこで AM を加えて，ポーラ変調を実現しています． 回路はチップ面積と消費電力が許す範囲で，大量に利 用できます．したがって，構成要素をディジタル的に ■ ADPLL （All Digital PLL） 実現することが，基本的な設計方針となります． 従来の PLL で使われていたアナログ LPF（図 27 の TI 社が発表した ADPLL は，ほぼすべての要素が No.2 中央）をディジタル・フィルタに置き換えることはわ 101