FPGAによる試作からASIC製品化への移行設計

日立超LSIシステムズ社
FPGAによる試作からASIC製品化への移行設計、ハードウェアデザインサービス
お問い合わせ先／技術BU 技術部 FAE第一グループ ☎03-5462-9774
日立超LSIシステムズ社は、システム製品に組み込まれるコンポーネント（ハードウェア）の
開発から量産までを一貫したハードウェアデザインサービスとして提供しています。デバ
イス設計者とソフトウェア設計者との連携により、お客様のニーズに最適なコンポーネン
トを提案・提供します。設計対象や環境にSystemCを適用する高位検証手法により、設計
工程の短縮を可能にします。
その他注目製品
FPGA/ASIC設計サービスメニュー
サービスメニュー
設 計 概 要
論理設計、論理検証、論理合成、 配置配線、タイミング検証、FPGA書込み
論理設計
対象言語：VHDL、Verilog HDL等、Co Designも対応可能
IPコア移植
IPコア移植＋DMA利用等のシステム性能、フィッティング、デバイスドライバ
（ソフト）
開発まで、顧客
要望に添った設計
FPGA ⇒ ASICへのVEC作業
FPGAによる試作からASIC製品化への移行設計
（コスト、信頼性、サイズ、消費電力）
SystemC等による設計・検証
アーキテクチャ設計、検証環境にSystemCを用い検証日程の短縮化を実現
FPGA/ASIC応用強み分野
FPGA設計サービス工程
1）Ethernetアプリケｰション分野
● 100M/1G/10G/100Gルーター設計経験
FPGA設計フロー（V字ライン）
● 画像データーの高速伝送ソリューション
強み分野での
対応が可能
ご要求
● 通信帯域制御、ネットワーク制御
● TCP/IPオフロードエンジン
受入れ試験
顧客ニーズ
時刻同期Ethernet、及びMAC回路設計資産保有
●
2）PCIe-GEN2/3アプリケーション分野
3）高安全FPGA：サービス無停止型 二重化システム等
顧客製品上での試験実施
最終妥当性確認
試験項目作成
仕様定義
システム試験
実ボｰド上での機能試験・性能試験
不具合内容・件数の妥当性確認
要求内容に対する妥当性
要求定義の正当性
結合試験
基本設計・詳細設計
4）高速周波数/高速信号配線ボード回路設計技術
機能の十分性、
動作性・性能を面を折込み
モジュｰル間のI/F試験
不具合内容・件数の妥当性確認
単体試験
コｰディング
モジュｰル単体試験
不具合内容・件数の妥当性確認
詳細論理の実現
性能目標値の実現
開発事例紹介
合成・配置配線
■通信用カスタムモジュール設計
ツｰルによるエラｰ・ワｰニングの対策
タイミングチェック
●
通信・制御機能搭載ボード設計
●
LSI論理設計
●
筐体設計
仕様設計
●
制御ソフト開発
機能分割
ASIC
設計
ボード
設計
SystemC高位・検証手法
筐体
設計
量 産
検証環境：SystemCで構築
検証Target：
SystemC/RTL
早期
完了
検証件数
評 価
破線：RTL
実線：SystemC
検証環境作成日程の短縮
不良件数
試 作
設計対象や環境に
SystemCを適用し
設計工程を短縮可能 !
早期
摘出
時間→
株式会社 日立超LSIシステムズ
検証日程の短縮
トーメンエレクトロニクス
ホームページへ