ASIC・FPGA設計向けC言語ベース高位合成ツール

ASIC・FPGA設計向けC言語ベース高位合成ツール
C言語によるハードウェア設計は、従来のRTL言語による設計に比べ
設計工数を削減し、
コスト・性能に優れたASIC・FPGA開発を可能にします
製品適用実績20年以上のCyberWorkBench高位合成
SystemC
ASIC
CyberWorkBench
高位合成
ANSI-C
RTL
FPGA
CyberWorkBenchは、C言語で書かれたアルゴリズム記述から、動作性能や面積の要求を満たすASIC・FPGA回路向けのRTLを生成することができる
C言語ベースの高位合成ツールと検証ツール群です。20年以上の製品適用実績を持つCyberWorkBenchはC言語により制御回路も含むすべての回路
を合成し、C言語上で機能・タイミング検証が実行できる
「All-in-C設計・検証」環境を実現します。
CyberWorkBench導入のメリット
設計工数・設計期間の短縮
チップの回路規模・消費電力を削減し、
信頼性を向上
● C言語設計により記述量を5∼30％に低減し、
検証速度を100倍にアップ
● 設計工数、
設計期間を大幅に短縮（80人月→10人月、9ヶ月→2.5ヶ月）
● ハードウェア・ソフトウェアの協調設計ができ、
双方のバグが大幅に
低減し信頼性が向上
● 制御回路も含めたすべての回路をC言語で合成・検証が可能
● C言語ソース上でタイミング
（サイクル動作）
検証を実現
● 実設計に20年以上も利用されている高信頼性を提供
CyberWorkBenchの適用分野
携帯電話、
基地局、
計算機、
通信機器、
デジタルカメラ、
複合機、
各種制御回路
● ビッグデータ処理の加速
RTL設計
ハードウェア設計
仕様設計
つ省電力の回路を自動合成可能
● Altera社・Xilinx社のFPGA向けに面積・性能を最適化
● デジタル回路機器
9ヶ月
RTLベース
設計
● コンシューマ向けの機器設計では、
人手によるRTL設計より小面積か
論理検証
ハードウェア
設計期間
ハード評価
レイアウト設計
製造
7ヶ月
ソフト評価
高速株式取り引きなど
● マイコンの置き換え
M2M領域
（センサ監視、
モータ制御、
エンジン制御など）
● 制御系
ソフトウェア設計
FA、
医療、
車載機器などの制御回路
合成
C言語ベース
設計
ハードウェア
設計期間
1.5ヶ月
採用事例 JAXA小惑星探査機「はやぶさ2」
論理検証
Cモデルを
用いた
仕様設計
レイアウト設計
ハード評価
JAXA小惑星探査機「はやぶさ２」搭載の次世代宇宙機用ネットワーク規格「SpaceWire」
を用いた宇宙用データ処理コンピュータに採用
ソフト評価
●Space Cube＊ 2
（JAXA/NEC）
製造
ソフトウェア
設計
●小惑星探査機「はやぶさ2」
2.5ヶ月
3月
6月
9月
12 月
＊Space Cubeは、独立行
政法人宇宙航空研究開発
機構とシマフジ電機株式会
社の共同登録商標です。
©JAXA
CyberWorkBanch
製品ラインナップ
製品名
Enterprise
Professional
Standard
Basic
設計対象
ASIC / FPGA
FPGA
FPGA
FPGA
制限
無し
無し
入力規模・デバイス
入力規模・デバイス
※CyberWorkBenchツール群は全ての製品ラインナップでご利用いただけます
（オプション扱いのツールあり）
CyberWorkBenchツール群
“All-in-C”
合成ツールの特長
“All-in-C”検証ツールの特長
● C言語記述にアサ ーション・プロパティを記述し形式検証が可能
● 制御系回路も含めすべてのデジタル回路を合成可能
● 高速・高性能な合成エンジン
（パイプライン合成、複数クロック回路、
自動低電力化、高い並列化力、様々な回路形式へ対応）
● アーキテクチャ自動探索機能と合成結果の解析・表示機能による
人手探索補助機能
● C設計モジュール、
RTLモジュールを自動接続し、
トップレベル記述を
自動合成。全体を合成・検証可能
● 各社のASICライブラリやAltera社・Xilinx社のFPGAに対応
（高位合
成ライブラリ自動生成ツールを提供）
● C言語で提供される動作IP
「CyberWare」は様々な面積・性能に変換
可能
（テストパターン無しで完全検証)
● GDBでは困難なSystemCデバッグを容易化
● 高速なサイクルレベル・モデル・ジェネレータ
（SystemC、Verilog）
と、
連動するCソースコード・デバッガ（SystemC、ANSI-C）によりCソー
スコード上でタイミングデバッグ可能
● 既存RTLを読み込みSystemCに変換、
C言語設計部分と統合高速シ
ミュレーションが可能
● C言語検証で利用したテストパターンを自動的にサイクルレベル、
RTLシミュレーションに利用可能
● テストベンチをC言語で記述可能、
ISSを利用すれば組込みソフトウェ
アとの協調検証も可能
既存RTL,IP
C設計
Verilog
VHDL
SystemC
ANSI-C
動作IP
CyberWare
Cテストベンチ
組込みソフトウェア
統合設計環境GUI
動作レベルシミュレーション
ARMバス
（AHB , AXI3 , AXI4）
I/F生成
ANSI-Cビット精度モデル・ジェネレータ
高位合成ツール
アーキテクチャ自動探索
トップレベル記述自動生成
Cレベル・プロパティ・チェッカ
STARCルール対応
RTLスタイルチェッカ
高位合成用ライブラリ生成
電力最適化、
電力予測
合成結果表示・解析
桁溢れチェッカ
SystemCソースコード・デバッガ
ハードウェア・ソフトウェア協調検証
サイクルレベルシミュレーション
サイクルレベルSystemC/Verilog
モデル・ジェネレータ
SystemC/ANSI-C
ソースコード・デバッガ
ハードウェア・ソフトウェア協調検証
C-RTL等価性動的検証
テストベンチ・ジェネレータ
FPGAオンチップ・デバッガ
静的検証ツール群
動的検証ツール群
論理合成用Verilog・VHDL
お問い合わせは、下記へ
NEC サービス・テクノロジー本部
TEL:044
（435）
9486
E-mail：[email protected]
URL:http://jpn.nec.com/cyberworkbench/
●CyberWorkBenchは、
日本電気株式会社の登録商標です。
●その他記載されている、会社名、商品名は、各社の商標または登録商標です。
●本製品の輸出
（非居住者への役務提供等を含む）
に際しては、外国為替及び外国貿易法等、関連する輸出管理法令等を
ご確認の上、必要な手続きをお取りください。
ご不明な場合、
または輸出許可等申請手続きにあたり資料等が必要な場合に
は、
お買い上げの販売店またはお近くの弊社営業拠点にご相談ください。
日本電気株式会社 〒108-8001 東京都港区芝五丁目7-1（NEC本社ビル）
2016年11月現在
Cat.No. B01-16110351J