ASIC／FPGAの機能検証技術（PDF：22.7KB）

特集論文
ASIC／FPGAの機能検証技術
上野 仁＊
A Functional Verification Method for ASIC and FPGA
Hitoshi Ueno
要 旨
デジタル機器のキーパーツであるASIC（Application
信用の失墜やブランド力の低下など，重大な影響を及ぼす。
Specific Integrated Circuit）／FPGA（Field Programma-
このような状況により，ASIC／FPGA開発における機能
ble Gate Array）の開発では，半導体の微細加工技術の進
検証の重要性が増している。
歩に伴い集積可能な素子数が増大しており，搭載可能な機
本稿では，ASIC／FPGAの品質確保のキーとなる第三
能も増大し高機能化・複雑化している。このために，論理
者的機能検証技術についてダイレクト検証技術，ランダム
設計の負荷増大に加えて，機能検証負荷の増大が顕著であ
検証技術，カバレッジ測定技術といった要素技術を述べた
る。このような背景の下，論理設計段階での機能不具合の
後，現状分析と課題整理を行い，問題解決に向けた取り組
除去が不十分となり，開発下流であるレイアウト設計段階
みとして検証結果の評価環境について述べる。検証結果の
や製造段階，又はフィールドにおいて致命的な不具合が見
評価環境とは，意図した試験が確実に実施されたことを自
付かるおそれが増大している。製品開発フローの中で見付
動チェックする環境である。この環境を構築し汎用マイコ
特
集
かる不具合の除去にかかるコストは，下流になるほど増大
ンのCPU
（Central Processing Unit）周辺回路検証に適用し
À
する。 A S I C を再作成する場合， 最先端プロセス（ 9 0 ∼
た結果，テストプログラムの試験条件漏れを検出し検証漏
65nm）
を使用するとマスク費用として数億円が必要である。
れの防止に効果があることを確認した。
また，フィールドで不具合が見付かった場合には，社会的
設計側
H／W仕様書
検証側
H／W仕様書リリース
検証仕様作成
（検証項目作成）
設計側と検証側とで項目レビュー実施
検証仕様書
（検証項目表）
論理設計
ダイレクト検証技術
ランダム検証技術
カバレッジ測定技術
設計データ
設計データリリース
検証環境構築
テストプログラム作成
シミュレーション実行
カバレッジ測定
追加テスト
プログラム作成
論理修正
不具合情報連絡
NO
合否判定
充足判定
YES
YES
完成した設計データ
下流工程へ
NO
検証結果の評価環境
H／W：Hardware
検証完了
第三者的機能検証フロー
論理不具合を論理設計段階で確実に除去するためには，設計者の思い込みや勘違いを排除できるよう，客観性を持った機能検証を行うことが
重要である。したがって，機能検証は，検証専任の検証エンジニアを置いた第三者的機能検証フローに従って実施する。
＊
設計システム技術センター
67
（671）