Comments
Description
Transcript
1 ASICとは何か
ここではASIC の設計フローと，それぞれの工程における具体 こうした状況を打開するべく，一部のASICベンダ（ASIC 的な作業について説明する．また，ふだんFPGA を設計してい を提供する半導体メーカ）はFPGAのデバイス構造によく る設計者がASIC を設計する際に注意するべき点についても解 似た「ストラクチャードASIC 注」を製品化しました．部分的 説する．設計フローそのものは，FPGA もASIC もそれほど大 に設計制約はあるものの，最先端のプロセスを比較的安価 差はない．違いは，設計の一部と製造をASIC ベンダに委託す に，しかも短納期で利用できるようになってきています． るという点である．そのため，ASIC ベンダとの役割分担を明 一方，FPGAベンダ（FPGAを提供する半導体メーカ）であ 確にし，設計データの受け渡しや情報のやりとり，手続きなど る米国Altera社も「HardCopy」という同種の製品を市場に をきちんと行う必要がある． 投入し，「試作はFPGAで，量産はHardCopyで」という戦 （編集部） 略を打ち出してきています．つまり，ASICベンダ，FPGA 設計者に課せられた使命は，いつの時代も“QDC（Q： quality，D：delivery，C：cost） ”を意識した設計を行い， 他社に先駆けて市場に新製品を投入することです． FPGA（field programmable gate array）は，製造期間 や初期費用がほとんど不要なため，受注生産や生産数量の ベンダの双方からASICを安価に製造できる選択肢が提案 されているのです． 本稿ではこれらの状況を踏まえて，FPGA設計者がASIC を初めて設計することを想定し，ASICの設計フローと設 計時の留意点について述べていきます． 少ない製品，開発試作段階の仕様変更に柔軟に対応でき るなどのメリットがあります．しかし，FPGA は ASIC （application specific integrated circuit）と比べてチップ 1 ASIC とは何か 単価が高いという問題があります．製品全体に占める ASICは，広義の意味では「特定用途向けIC」全般を指し FPGAのコストの割合が高くなり，年々，製品の利益を圧 ます．この特定用途向けICは，半導体メーカが不特定多数 迫しています． の顧客に提供する「ASSP（application specific standard 一方，プロセス技術の微細化が進み，半導体開発の初期 product）」と，半導体メーカが特定顧客に限定して提供す 費用は数億円に達しています（90nmプロセスの場合）．携 る「ASCP（application specific customer product）」に分 帯電話，情報家電，家庭用ゲーム機などの“超”量産分野で けることができます．最近では，後者の特定顧客向けICを ないと最先端プロセスを使ったASICを開発できない状況 指して（狭義の意味で） 「ASIC」と呼ぶケースが多いようで になってきています．多くの機器メーカは高額の開発費を す．特定顧客向けICは，主にそのICを利用する機器メー ねん出できず，最先端プロセスを自由に使えない状況に追 カ（ASICユーザ）と半導体メーカ（ASICベンダ）が共同で い込まれています． 開発します． 特定用途向けICであるASICと対立する概念は「汎用IC」 注：富士通の「AccelArray」，NECエレクトロニクスの「ISSP」，米国LSI Logic社の「RapidChip」など． 28 Design Wave Magazine 2003 November です．例えば，マイクロプロセッサやDRAMなどが汎用 ICに分類されます．汎用ICは，どの応用分野でも共通に 量産設計で， のるか そるかの大勝負！ そるかの大勝 大勝負！ ！ 〔表1〕 ASIC とFPGA 作業時間 ハードウェア構造上の分類 トップ・ビュー 作成マスク層 レイアウト ES 受け取り チャネル型 AL1∼AL3 2週間 3週間 チャネルレス型 （SOG） AL1∼AL3 4週間 3週間 8週間 8週間 ゲートアレイ AL1∼AL3 下地（トランジスタ） ただしセル単位の 情報はライブラリ 化されている セル・ベースIC （スタンダード・セル） FPGA マスク作成不要 1日以下 SOG：sea of gates ES：engineering sample IC （集積回路） 使えるように開発されています．ユーザが必要とする機能 ASIC （特定用途向けIC） に対して冗長な部分や不足する部分はありますが，さまざ まな汎用ICを組み合わせることで，ユーザの要求を満足さ せることができます．みなさんが使っているFPGAやPLD フルカスタム LSI ASCP （顧客専用品） セミカスタム LSI は，上述の分類では汎用ICに属します（ただし，プログラ ムされた後は「特定顧客向けIC」に化ける）． 図1にASICと汎用ICの分類を示します． ASSP （分野専用品） 通信機器用LSI オフィス機器用LSI AV機器用LSI 車載機器用LSI その他 マイクロコントローラ DSP マスクROM その他 汎用IC プログラマブルLSI 作業期間などを示します．ASICのデバイス構造にはいく つかのタイプがありますが，ここではそれらの代表として ゲートアレイ セル・ベースIC エンベデッド・アレイ その他 ソフトウェア対応 ●デバイス構造の基本：ゲートアレイとセル・ベースIC 表1に，ASICとFPGAのデバイス構造や作成マスク層， 2 ハードウェア対応 （狭義のASIC） 汎用IC PLD，FPGA PROM，フラッシュ・メモリ その他 汎用LSI 「ゲートアレイ」と「セル・ベースIC（スタンダード・セル）」 について，その特徴を簡単に説明します． 1）ゲートアレイ ゲートアレイは，初期の「チャネル型」と現在主流の「チ 〔図1〕IC の分類 ICは，特定用途向けIC（広義の意味でのASIC）と汎用ICに分かれる．特定 用途向けICはフルカスタムLSIとセミカスタムLSIに分かれ，セミカスタム LSIの中にゲートアレイやセル・ベースIC（狭義の意味でのASIC）などが含 まれる． ャネルレス型」に分かれます．チャネルレス型は，集積度 の向上を目指して配線チャネルをなくした構造で，SOG （sea of gates）型とも呼ばれています． ウンタなどの回路（マクロセル）が登録されたセル・ライブ ゲートアレイ上には，2個のpMOSトランジスタと2個の ラリ（マクロセル情報が格納された一種のデータベース）を nMOSトランジスタがペアになった基本セル（basic cell）が ASICベンダから受け取り，そのライブラリを用いてシス アレイ状に配置されています．また，チャネル型ゲートア テムの要求を満たす回路を設計していきます． レイでは，基本セルの間に配線チャネル領域が確保されて ゲートアレイは，あらかじめトランジスタを下地として います．ASICユーザは，デコーダやマルチプレクサ，カ 作成しておき，レイアウト・ツールで生成した配線情報に Design Wave Magazine 2003 November 29