DS28CM00 data sheet - Part Number Search

DS28CM00
2
I C/SMBusシリコンシリアルナンバ
japan.maxim-ic.com
概要
特長
DS28CM00 は、業界標準のI2CおよびSMBusインタフェースで
決定される完全に固有のID情報を提供する低コストの電子
登録番号です。登録番号は出荷時にレーザで書き込まれた
64 ビットROMで、これには固有の 48 ビットシリアルナンバ、
8 ビットCRC、および 8 ビットファミリコード(70h)が含まれま
す。SMBusモードでは、DS28CM00 はバスのフォルト状態
を検出するとその通信インタフェースをリセットします。
ƒ
出荷時にレーザで書き込まれた試験済みの固有の 64
ビット登録番号(8 ビットファミリコード + 48 ビットシリア
ルナンバ + 8 ビット CRC)
SMBus対応I2Cシリアルインタフェース
100kHz と 400kHz の通信速度をサポート
5V を許容するインタフェースピン
動作範囲：1.8V ±10%～5V ±5%、-40℃～+85℃
5 ピン SOT23 パッケージ
ƒ
ƒ
ƒ
ƒ
ƒ
アプリケーション
型番
プリント基板の固有のシリアル番号登録
アクセサリおよび周辺装置認識
装置登録およびライセンス管理
ネットワークノード識別
PART
TEMP RANGE
DS28CM00R-A00+T
-40°C to +85°C
PIN-PACKAGE
SOT23-5
Tape-and-Reel
+は鉛フリーパッケージを示します。
標準動作回路
ピン配置
VCC
RP
VCC
µC
GND
RP
SDA
SCL
VCC
SDA
SCL
DS28CM00
GND
SCL
1
GND
2
SDA
3
5
VCC
4
NC
SOT23
注: この製品の改訂版の中には仕様が公表されたデータシートの仕様と異なり、正誤表として扱われている場合があります。様々な販売チャネルを通し、製
品に複数の改訂版が同時に存在することがあります。デバイスの正誤表に関しては、japan.maxim-ic.com/errataをご覧ください。
1 of 9
REV: 072406
DS28CM00: I2C/SMBus シリコンシリアルナンバ
ABSOLUTE MAXIMUM RATINGS
Voltage Range on Any Pin Relative to Ground
Maximum Current Into Any Pin
Operating Temperature Range
Junction Temperature
Storage Temperature Range
Soldering Temperature
-0.5V, +6V
±20mA
-40°C to +85°C
+150°C
-55°C to +125°C
See IPC/JEDEC J-STD-020
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only,
and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is
not implied. Exposure to the absolute maximum rating conditions for extended periods may affect device.
ELECTRICAL CHARACTERISTICS
(-40°C to +85°C, see Note 1)
PARAMETER
SYMBOL
Supply Voltage
Standby Current
VCC
ICCS
Operating Current
ICCA
CONDITIONS
MIN
1.62
Bus idle, VCC = 5.25V
Bus active at 400kHz, VCC
= 5.25V
TYP
MAX
UNITS
5.25
3
V
µA
200
µA
SCL, SDA Pins (Note 2) See Figure 5
LOW Level Input Voltage
VIL
HIGH Level Input Voltage
(Note 3)
VIH
Hysteresis of Schmitt Trigger
Inputs (Note 4)
Vhys
LOW Level Output Voltage at
4mA Sink Current
Output Fall Time from VIhmin to
VILmax with a Bus Capacitance
from 10pF to 400pF (Notes 4,
5)
Pulse Width of Spikes that are
Suppressed by the Input Filter
Input Current with an Input
Voltage Between 0.1VCC and
0.9VCCmax
Input Capacitance
VCC ≥ 2.0V
-0.3
VCC < 2.0V
-0.3
VCC ≥ 2.0V
VCC < 2.0V
VCC ≥ 2.0V
VCC < 2.0V
0.7 ×
VCC
0.8 ×
VCC
0.05 ×
VCC
0.1 ×
VCC
VOL
tof
VCC ≥ 2.0V
20 +
0.1Cb
20 +
0.1Cb
SDA and SCL pins only
(Note 4)
µA
10
400
344
75
pF
25
fSCL
Bus Time-out
Hold Time (Repeated) START
Condition. After this Period, the
First Clock Pulse is Generated.
tTIMEOUT
tHD:STA
(Note 8)
0.6
VCC ≥ 2.7V
VCC ≥ 2.0V
VCC < 2.0V
(Note 8)
1.3
1.5
2.3
0.6
(Note 8)
0.6
tSU:STA
2 of 9
ns
450
10
Ci
tHIGH
250
-10
(Note 6)
SCL Clock Frequency (Note 7)
HIGH Period of the SCL Clock
Setup Time for a Repeated
START Condition
V
ns
Ii
tLOW
V
50
(Note 4)
VCC ≥ 2.0V
VCC < 2.0V
(Note 7)
LOW Period of the SCL Clock
(Note 8)
V
V
0.4
VCC < 2.0V
tSP
0.3 ×
VCC
0.25 ×
VCC
VCCmax +
0.3V
VCCmax +
0.3V
kHz
ms
µs
µs
µs
µs
DS28CM00: I2C/SMBus シリコンシリアルナンバ
PARAMETER
SYMBOL
0.3
0.3
0.3
100
0.6
tBUF
(Note 8)
1.3
CB
(Notes 4, 8)
tHD:DAT
Data Setup Time
Setup Time for STOP Condition
Bus Free Time Between a
STOP and START Condition
Capacitive Load for Each Bus
Line
tSU:DAT
tSU:STO
Note 6:
Note 7:
Note 8:
Note 9:
Note 10:
Note 11:
MIN
VCC ≥ 2.7V
VCC ≥ 2.0V
VCC < 2.0V
(Notes 8, 11)
(Note 8)
Data Hold Time (Notes 9, 10)
Note 1:
Note 2:
Note 3:
Note 4:
Note 5:
CONDITIONS
B
TYP
MAX
UNITS
0.9
1.1
1.7
µs
ns
µs
µs
400
pF
Specifications at -40°C are guaranteed by design and characterization only and not production tested.
All values are referred to VIHmin and VILmax levels.
The maximum specification value is guaranteed by design, not production tested.
Not production tested. Guaranteed by design or characterization.
CB = total capacitance of one bus line in pF. If mixed with HS-mode devices, faster fall-times according
to I2C-Bus Specification v2.1 are allowed.
The DS28CM00 does not obstruct the SDA and SCL lines if VCC is switched off.
The minimum SCL clock frequency is limited by the bus timeout feature. If the CM bit is 1 AND SCL
stays at the same logic level or SDA stays low for this interval, the DS28CM00 behaves as though it
has sensed a STOP condition.
System Requirement
The DS28CM00 provides a hold time of at least 300ns for the SDA signal (referred to the VIHmin of the
SCL signal) to bridge the undefined region of the falling edge of SCL.
The maximum tHD:DAT has only to be met if the device does not stretch the low period (tLOW) of the SCL
signal.
A Fast-mode I2C-bus device can be used in a standard-mode I2C-bus system, but the requirement
tSU:DAT ≥ 250ns must then be met. This is automatically the case if the device does not stretch the LOW
period of the SCL signal. If such a device does stretch the LOW period of the SCL signal, it must
output the next data bit to the SDA line tr max + tSU:DAT = 1000 + 250 = 1250ns (according to the
standard-mode I2C-bus specification) before the SCL line is released.
B
端子説明
端子
名称
1
SCL
2
GND
3
SDA
4
5
N.C.
VCC
機能
シリアルインタフェースクロック入力。プルアップ抵抗でVCCに接続する必要があります。1.62V～5.25Vの
VCC範囲に対して 5Vが許容される入力。
デバイス用グランド電源
シリアルインタフェース双方向データライン。プルアップ抵抗でVCCに接続する必要があります。
1.62V～5.25VのVCC範囲に対して 5Vが許容される入力/出力。
接続なし
電源入力
概説
DS28CM00 は、図 1 のブロック図に示すように、固有の 64 ビット登録番号にアクセスするシリアルインタフェースと制御レジスタ
で構成されます。このデバイスは、SMBus対応のI2Cバスインタフェースを通じて、標準モードまたはファーストモードでホストプ
ロセッサと通信します。DS28CM00 のネットワークアドレスは固定されているため、1 つのバスセグメントに常駐可能なデバイスは
1 個です。登録番号と制御レジスタは、9 バイトのリニアアドレス空間内に配置されています(図 2)。
3 of 9
DS28CM00: I2C/SMBus シリコンシリアルナンバ
図 1. ブロック図
VCC
SCL
ROM
Registration
Number
SDA
Serial
Interface
Control
Register
GND
図 2. メモリマップ
ADDRESS
TYPE
ACCESS
DESCRIPTION
00h
ROM
Read
Device Family Code (70h)
01h
ROM
Read
Serial Number, bits 0 to 7
02h
ROM
Read
Serial Number, bits 8 to 15
03h
ROM
Read
Serial Number, bits 16 to 23
04h
ROM
Read
Serial Number, bits 24 to 31
05h
ROM
Read
Serial Number, bits 32 to 39
06h
ROM
Read
Serial Number, bits 40 to 47
07h
ROM
Read
CRC of Family Code and 48-bit Serial Number
08h
SRAM
R/W
Control Register
固有の登録番号
各DS28CM00 は、64 ビット長の固有の登録番号を備えています。この登録番号は、アドレス 00hのファミリコードで始まり、これに
48 ビットシリアル番号(下位アドレスのLSバイト)が続き、アドレス 07hで最初の 56 ビットのCRC (巡回冗長検査)で終ります。こ
のCRCは、多項式X8 + X5 + X4 + 1 を使って生成されます。CRCに関する追加情報はアプリケーションノート 27 に記載されてい
ます。ROM登録番号は、デバイスのI2Cスレーブアドレスと関係がありません。
制御レジスタ
アドレス 08hの制御レジスタによって、I2CモードとSMBusモードを切り替えることができます。CMビットと呼ばれる、このレジスタの
LSビットのみが機能を持っています。他の 7 ビットは常に 0 で、変更することはできません。CMビットを 1 に設定すると(パワーオ
ンデフォルト)、デバイスはSMBusモードになり、これによってバスタイムアウト機能がイネーブルされます。CMビットを 0 に設
定すると、デバイスはI2Cモードに入り、ここでタイムアウト機能がディセーブルされます。SMBusモードでは、シリアルインタフェ
ースは、タイムアウトして、SCLが(ハイまたはローに)固定されるか、SDAがtTIMEOUT以上の間ローに固定されると内部でリセットされ
ます。このリセットによってSDAラインは入力に変わり、デバイスが通信開始条件を認識する準備が整います。
ADDR
08h
b7
0
b6
0
b5
0
b4
0
b3
0
4 of 9
b2
0
b1
0
b0
CM
DS28CM00: I2C/SMBus シリコンシリアルナンバ
デバイスの動作
通常、DS28CM00 は、電源投入後にアクセスされ、このデバイスが組み込まれた対象物を識別する 64 ビットの登録番号を読み
取ります。書込みアクセスは制御レジスタに対してのみ行われます。読取りおよび書込みアクセスは、I2C/SMBusシリアルインタフ
ェースを通じて制御されます。詳しくは読取りと書込みの項をご覧ください。
シリアル通信インタフェース
一般的な特性
シリアルインタフェースでは、通信にデータライン(SDA)とクロック信号(SCL)が使われます。SDA と SCL はいずれも双方向ライン
で、プルアップ抵抗を介して正電源電圧に接続されます。通信が行われないとき両ラインはハイになります。バスに接続された
デバイスの出力段は、ワイヤド AND 機能を実行するオープンドレインまたはオープンコレクタを備えている必要があります。データ
は、標準モードでは最高 100kbps、ファーストモードでは最高 400kbps のレートで転送されます。DS28CM00 はこの両モードで
動作します。
バス上でデータを送信するデバイスはトランスミッタ、データを受信するデバイスはレシーバと定義されます。通信を制御するデバ
イスは｢マスタ｣と呼ばれます。マスタによって制御されるデバイスは｢スレーブ｣です。DS28CM00 はスレーブデバイスです。
スレーブアドレス/方向バイト
個別にアクセスするために、各デバイスはバス上の他のデバイスと競合しないスレーブアドレスを備えている必要があります。
DS28CM00 が応答の対象とするスレーブアドレスを、図 3 に示します。スレーブアドレスはスレーブアドレス/方向バイトの一部です。
スレーブアドレス/方向バイトの最終ビット(R/W)は、データの方向を規定します。このビットを 0 に設定すると後続データはマスタ
からスレーブに流れ(書込みアクセスモード)、1 に設定するとデータはスレーブからマスタに流れます(読取りアクセスモード)。
図 3. DS28CM00 スレーブアドレス
7-Bit Slave Address
A6
A5
A4
A3
A2
A1
A0
1
0
1
0
0
0
0
Most Significant Bit
R/W
Determines
Read or Write
I2C/SMBusプロトコル
データ転送は、バスがビジーでないときにのみ開始することができます。マスタは、シリアルクロック(SCL)の生成、バスアクセスの
制御、START および STOP 条件の生成、および START と STOP の間に転送されるバイト数の決定を行います(図 4)。データ
は、最上位ビットを先頭にバイト単位で転送されます。各バイトの後に、マスタとスレーブの間の同期を可能にする確認応答ビット
が続きます。データ転送の間、クロックラインがハイのときは SDA が安定に保たれる必要があります。SCL がハイの間に SDA
ラインが変化すると、この変化は START または STOP と解釈されます。プロトコルを図 4 に示します。詳細なタイミングリファレンス
については図 5 をご覧ください。
5 of 9
DS28CM00: I2C/SMBus シリコンシリアルナンバ
図 4. I2C/SMBusプロトコルの概要
R/W
MS-bit
ACK
bit
ACK
bit
SDA
Slave Address
Acknowledgment
from Receiver
SCL
1
Idle
START
Condition
2
6
7
8
9
ACK
Repeated if more bytes
are transferred
1
2
8
9
ACK
STOP Condition
Repeated START
Condition
バスアイドルまたは非ビジー
SDA と SCL はともに非アクティブ、すなわちロジックハイ状態にあります。
START 条件
スレーブとの通信を開始するために、マスタは START 条件を生成する必要があります。START 条件は、SCL がハイに保たれて
いる間に SDA がハイからローになる状態変化と定義されます。
STOP 条件
スレーブとの通信を終了するために、マスタは STOP 条件を生成する必要があります。STOP 条件は、SCL がハイに保たれて
いる間に SDA がローからハイになる状態変化と定義されます。
反復 START 条件
反復 START は、一般に読取りアクセスに利用されて、読取りの対象となる特定のデータソースまたはアドレスを選択します。マスタ
は、データ転送の最後に反復 START 条件を使用して、現在のデータ転送に続いて新たなデータ転送を直ちに開始することが
できます。反復 START 条件は、通常の START 条件と同様に生成されますが、STOP 条件の後にバスアイドル状態がありませ
ん。
データ有効
STARTおよびSTOP条件を除くと、SDAの遷移はSCLがロー状態の間にのみ発生します。SDAのデータは、SCLの全ハイパル
ス期間と必要なセットアップおよびホールド時間(SCLの立下りエッジ後のtHD:DATとSCLの立上りエッジ前のtSU:DAT、図 5 参照)にわた
って、有効かつ不変の状態を保つものとします。データの 1 ビットにつき 1 クロックパルスが生成されます。データは、SCLパルス
の立上りエッジの間に受信デバイスにシフトインされます。
書込みを終了すると、マスタは読取りを開始するSCLの次の立上りエッジ前に十分なセットアップ時間(図 5 の最小tSU:DAT + tR)に
わたってSDAラインを解放する必要があります。スレーブは直前のSCLパルスの立下りエッジでSDAの各データビットをシフトアウト
し、データビットは現在のSCLパルスの立上りエッジで有効になります。マスタは、スレーブから読み取る必要のあるクロックパルスを
含む、すべてのSCLクロックパルスを生成します。
確認応答
通常、アドレスを指定された受信デバイスは、各バイトの受信後に確認応答を生成しなければなりません。マスタはこの確認応答
ビットに関連するクロックパルスを生成する必要があります。確認応答に関係するクロックパルスのハイ期間と必要なセットアップ
およびホールド時間(SCLの立下りエッジ後のtHD:DATとSCLの立上りエッジ前のtSU:DAT)にわたってSDAがローで安定するように、確認
応答するデバイスは確認応答パルスの間にSDAをローに駆動する必要があります。
6 of 9
DS28CM00: I2C/SMBus シリコンシリアルナンバ
スレーブによる非確認応答
スレーブデバイスは、ビジーであるなどの理由で、データを送受信することができない場合があります。DS28CM00 は、SMBus
対応デバイスとして、常にそのスレーブアドレスに確認応答します。しかし、その後、メモリアドレスやアクセスモードが不正である、
ROM バイトへの書込みをしようとするなどの理由でスレーブがデータの受入れを拒否する可能性があります。この場合、スレーブ
デバイスは拒否するバイトのいずれも確認応答せずに SDA をハイに保ちます。スレーブが確認応答しなかった場合は、マスタが
反復 START 条件、または STOP 条件とこれに続く START 条件を生成して新たなデータ転送を開始する必要があります。
マスタによる非確認応答
データを受信しているある時期に、マスタはスレーブデバイスにデータの終了を通知する必要があります。これを実行する際、
マスタはスレーブから受信した最終バイトに確認応答しません。これに応じてスレーブは SDA を解放するため、マスタは STOP
条件を生成することができます。
図 5. I2C/SMBusのタイミング図
SDA
tBUF
tHD:STA
tF
tLOW
tSP
SCL
tHD:STA
tR
tSU:STA
tHIGH
tHD:DAT
Spike
Suppression
tSU:STO
tSU:DAT
Repeated
START
STOP START
NOTE: Timing is referenced to VILMAX and VIHMIN.
読取りと書込み
DS28CM00 は、9 バイトのメモリマップを備えたI2Cメモリデバイスのように動作します(図 2)。メモリは、8 バイトのROMと 1 バイトの
SRAM、すなわち制御レジスタで構成されます。ROMデータは変更できません。
DS28CM00 に書き込むためには、マスタは書込みアクセスモードでデバイスにアクセスする必要があります。すなわち、方向ビットを
0 に設定してスレーブアドレスを送信する必要があります。書込みアクセスモードで送信する次のバイトは、アドレスポインタを特定
位置に設定するアドレスバイトです。DS28CM00 は、00h～08h のどのアドレスにも確認応答します。ROM への書込みは無視
され、これらのアドレスに関して受信されたデータには確認応答しません。ただし、アドレスポインタは、マスタが送信するすべての
フルデータバイト後にインクリメントし、1 つのフルデータバイトがアドレス 08h に書き込まれると 08h から 00h にロールオーバ
します。
DS28CM00 から読み取るためには、マスタは読取りアクセスモードでデバイスにアクセスする必要があります。すなわち、方向
ビットを 1 に設定してスレーブアドレスを送信する必要があります。アドレスポインタは、マスタが読取りを開始する位置を決定しま
す。このポインタは、前記のように DS28CM00 が書込みアクセスモードでアクセスされるときに設定されます。このポインタの
パワーオンデフォルトは 00h です。デバイスから読取りが行われると、アドレスポインタはデータバイトを読み取るたびにインクリ
メントします。メモリの最後(アドレス 08h)に達すると、アドレスポインタは 00h にラップアラウンドします。任意のアドレスから読み
取るためには、マスタはまず書込みアクセスモードで DS28CM00 にアクセスして新しいメモリアドレスを指定する必要があります。
デバイスが SMBus モードにおけるバスタイムアウトによってその通信インタフェースをリセットする場合、アドレスポインタは不変
に保たれます。
7 of 9
DS28CM00: I2C/SMBus シリコンシリアルナンバ
I2C通信⎯凡例
記号
S
説明
記号
説明
START 条件
A
確認応答
AD,0
DS28CM00 を書込みアクセスのために選択
A\
非確認応答
AD,1
DS28CM00 を読取りアクセスのために選択
<byte>
1 バイトの転送
Sr
反復 START 条件
VMA
有効なメモリアドレス(00h～08h)
P
STOP 条件
IMA
無効なメモリアドレス
コマンド固有の通信⎯カラーコード
Master-to-Slave
Slave-to-Master
通信の例
制御レジスタ(アドレス 08)への書込み
S
AD,0
A
08h
A
<byte>
A
P
<byte>
A\
P
ROM アドレス(アドレス 08 を除く)への書込み
S
AD,0
A
VMA
A
データを受け入れない
無効なアドレス(>08)への書込み
S
AD,0
A
IMA
A\
P
アドレスを受け入れない
読取り
S
AD,0
A
VMA
A
Sr
AD,1
アドレスポインタを設定
A
<byte>
A
1 バイト
以上
<byte>
A\
P
最終バイト
アプリケーション情報
SDA および SCL のプルアップ抵抗
SDA は DS28CM00 のオープンドレイン出力であるため、ハイロジックレベルを実現するにはプルアップ抵抗(図 6)が必要です。
DS28CM00 では SCL を入力としてのみ使用するため(クロックを駆動しない)、マスタはプルアップ抵抗付きのオープンドレイン/コ
レクタ出力またはプッシュ/プル出力のいずれかによって SCL を駆動することができます。
プルアップ抵抗RPの大きさ
I2C仕様によると、スレーブデバイスは 0.4VのVOLで少なくとも 3mAをシンクする必要があります。SMBus仕様では、0.4Vで 4mA
の電流シンク能力を必要とします。DS28CM00 は、全動作電圧範囲にわたって 0.4VのVOLで少なくとも 4mAをシンクすることが
できます。このDC特性によってプルアップ抵抗の最小値が決まります。すなわち、RPMIN = (VCC - 0.4V)/4mAです。5.25Vの最大
動作電圧の場合、プルアップ抵抗の最小値は 1.2kΩです。図 7 の｢Minimum RP｣ラインは、最小プルアップ抵抗が動作(プルアップ)電
圧によってどのように変化するかを示します。
8 of 9
DS28CM00: I2C/SMBus シリコンシリアルナンバ
図 6. アプリケーション回路
VCC
RP
VCC
RP
To additional
devices
SDA
SCL
µC
VCC
SDA
SCL
DS28CM00
GND
GND
I 2 Cシステムでは、立上り時間と立下り時間はプルアップ電圧の 30%～70%で測定されます。最大バス容量C B は 400pFで
す。最大立上り時間が 300nsを超えてはなりません。最大立上り時間を仮定すると、所定の容量C B における最大抵抗値は
RPMAX = 300ns/(CB*ln(7/3))として求められます。400pFのバス容量では、最大プルアップ抵抗は 885Ωとなります。
立上り時間仕様と 400pFのバス容量を満たすために必要な 885Ωのプルアップ抵抗は、5.25VにおけるRPMINよりも低いため、異
なるアプローチが必要です。図 7 の｢Max. Load…｣ラインは、所定の動作電圧における最小プルアップ抵抗(｢Minimum RP｣ライ
ン)を計算した後、300nsの立上り時間を生じるそれぞれのバス容量を計算することによって生成されます。
プルアップ電圧が 4V以下の場合にのみ、400pFの最大許容バス容量を維持することができます。300pFに減少されたバス容
量は、動作電圧の全範囲で許容されます。各電圧に対応するプルアップ抵抗の値を｢Minimum RP｣ラインで示しています。
図 7. I2C高速モード時のプルアップ抵抗の選択チャート
Max. Load at Min. Rp fast mode
1200
600
1000
500
800
400
600
300
400
200
200
100
0
Load (pF)
Minimum Rp (Ohms)
"Minimum Rp"
0
1.5
2
2.5
3
3.5
4
4.5
5
Pull-up Voltage
パッケージ
(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、
japan.maxim-ic.com/DallasPackInfoをご参照下さい。)
9 of 9