Comments
Transcript
シリアル I/O コネクティビティ (日本語版) ( v1.0, 934 KB )
ホワ イ ト ペーパー : Virtex-6 お よび Spartan-6 FPGA WP310 (v1.0) 2009 年 9 月 15 日 現在の SoC デザイ ンにおける パフ ォ ーマ ン ス ボ ト ルネ ッ ク に挑む ーシ リ アル I/O コ ネ ク テ ィ ビ ィ テ ィ 著者 : Panch Chandrasekaran シ ス テ ム オンチ ッ プ (SoC) デザ イ ンにおいて、その規模を拡 大 し 、 処理速度を向上 さ せ よ う と す る 際のボ ト ルネ ッ ク は、 デバ イ ス が ど れだ け大量のデー タ を 転送 さ せ る こ と がで き る かにあ り ます。 その結果 と し て、 高帯域幅をサポー ト す る シ リ アル コ ネ ク テ ィ ビ テ ィ が あ ら ゆ る 製品におい て不可欠 な要素 と な っ て き てい ます。 シ リ アル I/O 機能を備え た FPGA は、 SoC デザ イ ン で求め ら れ る 帯域幅、 集積度、 パフ ォーマ ン ス、 柔軟性、 そ し て コ ス ト の理想的なバ ラ ン ス を実現 し ます。 ザ イ リ ン ク ス は、 民 生用 ビ デオ デ ィ ス プ レ イ か ら 放送機器 ビ デオ用の超高帯域 幅の有線通信シ ス テ ム ま で、 あ ら ゆ る 分野の帯域幅要件に対 応す る シ リ アル I/O テ ク ノ ロ ジ をサポー ト す る 製品 ラ イ ン を 提供 し てい ます。 © 2009 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. PCI, PCIe and PCI Express are trademarks of PCI-SIG and used under license. All other trademarks are the property of their respective owners. WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 1 は じ めに は じ めに 高速シ リ アル コ ネ ク テ ィ ビ テ ィ が急速に普及 し 、 あ ら ゆ る 市場において必須テ ク ノ ロ ジ と な っ た こ と は当然の流れ と いえ ます。 世界中で膨大な量 と な っ てい る ビデオ ト ラ フ ィ ッ ク は、 新た な市場やエン ド アプ リ ケーシ ョ ンへの需要を生み出 し 、 要求 さ れ る 帯域幅が一気に高 く な っ た結果、 マルチギガ ビ ッ ト 対応のシ リ アル I/O は SoC デザ イ ンに と っ て最善のオプシ ョ ン と な っ たのです。 ザ イ リ ン ク ス は 、 FPGA のシ リ アル I/O ソ リ ュ ーシ ョ ンの先駆者 と し て変革を推 し 進めて き ま し た。 まず、 2002 年 10 月に 「High-Speed Serial Initiative ( 高速シ リ アル イ ニシ アチブ )」 を発表 し 、 業界に 高速シ リ アル I/O の導入を広め る 役割を果た し ま し た。 こ の新た な コ ネ ク テ ィ ビ テ ィ ソ リ ュ ーシ ョ ン は、 3.125Gb/s ∼ 10Gb/s を越え る デー タ レー ト のシ リ アル伝送を実現する も ので し た 。 それ以降、 ザ イ リ ン ク ス の 5 世代にわた る SerDes ( シ リ ア ラ イ ザ / デシ リ ア ラ イ ザ ) ト ラ ン シーバ テ ク ノ ロ ジは、 コ ア イ ン フ ラ ス ト ラ ク チ ャ 設備か ら 企業シ ス テ ム、 家電に至る ま で広範囲のアプ リ ケーシ ョ ンや市場 において継続的に活用 さ れてい ます。 帯域幅への要求 デジ タ ル電子シ ス テ ムのあ ら ゆ る 分野で、 新 し いデバ イ スやサービ ス には、 よ り 高い帯域幅が求め ら れ てい ます ( 図 1 参照 )。 携帯電話、 高画質テ レ ビ、 ビデオ ゲーム、 PC を始め と す る 民生品で も 、 今や大 容量のビデオ デー タ な ど を効率的に伝送 し て表示 さ せ る には、 高速シ リ アル テ ク ノ ロ ジの組み込みが 不可欠 と な っ てい ます。 こ れ ら のデバ イ スは、 LAN、 WAN、 基幹通信回線で対応可能な帯域幅を制限 す る デー タ シ ン ク と し て も 機能 し 、 通信ベン ダーに と っ ては処理容量を急速に、 かつ低 コ ス ト で増加 さ せ る 必要性を生 じ さ せてい ます。 無線サービ ス のプ ロ バ イ ダが携帯電話や携帯 PC コ ン テ ン ツの配信 に採用 し てい る ネ ッ ト ワー ク と し て 3G が既に普及 し 、 さ ら に 4G が広ま り つつあ る こ と がそれを示 し てい ます。 企業向け市場で も ま た、 高帯域幅に対す る 急速な需要の高ま り が見 ら れます。 多 く の企業が出張経費削 減を目的 と し て、 テ レ プ レ ゼン スや高解像度のビデオ会議の技術を取 り 入れてい ます。 ウ ェ ブ配信を利 用 し た SaaS (Software-as-a-Service) も 急成長を遂げてお り 、 対応容量を増加 さ せたデー タ セ ン タ ーの 確立を目指 し てい る 現状では、 高帯域幅がその重要な カ ギであ り 、 必然的に さ ら に高速なシ リ アル I/O リ ン ク が必要 と な り ます。 同様に、 航空宇宙産業、 軍事防衛、 医療機器、 車載向け イ ン フ ォ テ イ ン メ ン ト の市場で も 一層高速で高解像度のデジ タ ル画像処理やビデオ テ ク ノ ロ ジへの要求が高ま っ てい る の に伴い、 高速シ リ アル I/O テ ク ノ ロ ジが急速に応用 さ れてい ます。 2 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 シ リ アル コ ネ ク テ ィ ビ テ ィ ア プ リ ケーシ ョ ンの展望 X-Ref Target - Figure 1 Wireless Handset Internet Cloud Base Station Back Haul Long Haul Cable/DSL PC Home Metro HDTV Central Office Phone Enterprise WP310_01_091209 図 1 : 企業向け市場での高帯域幅への需要の高ま り シ リ アル コ ネ ク テ ィ ビ テ ィ ア プ リ ケーシ ョ ンの展望 シ リ アル コ ネ ク テ ィ ビ テ ィ 領域におけ る ソ リ ュ ーシ ョ ン を広 く 捉え る と 、 通常その性能か ら 、 メ イ ン ス ト リ ーム、 ハ イ エン ド 、 超ハ イ エン ド の 3 つに分類で き ます。 各分野のシ ス テ ム設計者は、 シ リ アル I/O デザ イ ンにおいて、 それぞれの レベルの専門知識を有 し 、 課題や目標 も 異な り ます。 メ イ ン ス ト リ ームに属す る 設計者は、 民生品の電子機器、 産業用の計器、 お よ び通信市場な ど、 コ ス ト と タ イ ム ト ゥ マーケ ッ ト が最重要課題 と い う 条件の も と 、 量産品の設計に携わ り ます。 従来のパ ラ レ ル I/O の設計要件を理解 し ていて も 、 現在はシ ス テ ムにマルチギガ ビ ッ ト のシ リ アル I/O リ ン ク を使用 す る 必要があ り 、 こ れま で縁遠か っ た アナ ロ グ設計に取 り 組ま な く てはな ら ない と い う 課題あ り ます。 こ の よ う な設計者が必要 と す る のは、 理解 し やす く 、 容易に使用で き 、 シ リ アル I/O 設計を簡略化で き る デザ イ ン プ ラ ッ ト フ ォーム です。 それに よ っ て、 時間 と 労力のほ と ん ど を製品の差別化を も た ら す 新機能の開発に費やす こ と がで き る のです ( 表 1 参照 )。 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 3 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン 表 1 : シ リ アル コ ネ ク テ ィ ビ テ ィ のカ テ ゴ リ メ イ ン ス ト リ ーム ハイ エ ン ド 超ハイ エ ン ド ラ イ ン レー ト 最大 3.2Gb/s 最大 6.5Gb/s 11Gb/s 以上 特長 シ ンプルで容易な量産用設計 機能 と 性能の向上 非常に高い帯域幅 主な FPGA フ ァ ミ リ Spartan LXT FPGA Virtex LXT FPGA Virtex HXT FPGA 市場区分 有線 低 コ ス ト で効率的なプ ロ ト コ ル ブリ ッジ 高度なプ ロ ト コ ルのマ ッ ピ ン グ、 パフ ォーマ ン ス を最適化 し たバ ッ ク プ レーン 無線 低 コ ス ト 、 フ ェ ム ト / ピ コ セル レベルの開発 適正な価格お よ び消費電力、 メ イ ン ス ト リ ームの展開 放送映像 高効率の処理お よ びルーテ ィ ン グ 機能 さ ら に高速なエン コ ーデ ィ ン グお よ び処理 コ ン シ ュ ーマ コ ス ト 効率の高い機能統合、 単純化 さ れたシ リ アル イ ン タ ー フェイス 車載 低消費電力、 最適化 さ れた コ ス ト 、 柔軟性に優れた I/O コ ネ ク テ ィ ビテ ィ 最新プ ロ ト コ ルのサポー ト 、 高度な処理能力 優れたデー タ ア グ リ ゲーシ ョ ン / ルーテ ィ ン グ、 高度な処理能力 ハ イ エン ド 設計者は、 さ ら に優れた性能 と 高い帯域幅を持つデザ イ ン を最小限のチ ッ プ スペース に収 め る 必要があ り 、 こ のために電力密度を高め る こ と が重要な検討事項 と な り ます。 ま た、 シ リ アル リ ン ク の速度が高 く な る と 、 優れたシ グナル イ ン テ グ リ テ ィ を達成 し 維持す る こ と が一層困難 と な り 、 こ れはあ ら ゆ る デザ イ ンで ク リ テ ィ カルな問題 と な り ます。 こ の分野の設計者は、 メ イ ン ス ト リ ームの エン ジニアに比べ、 シ リ アル I/O 設計に対する 知識が深 く 、 過去 5 ∼ 10 年間にわた っ てシ グナル イ ン テ グ リ テ ィ の問題に取 り 組んで き てい ます。 し たがっ て、 与え ら れたデザ イ ン環境の も と で適切な IP ラ イ ブ ラ リ 、 リ フ ァ レ ン ス デザ イ ン、 開発ボー ド を活用す る こ と に よ っ て、 ハ イ エン ド 設計者はパ フ ォーマ ン ス要件を満たすデザ イ ンの作成に労力を費やす こ と がで き る よ う にな り ます。 最 も 豊かなシ リ アル I/O 設計経験を持つ超ハ イ エン ド エン ジニ アは、 常に上の性能を実現す る 設計を 目指す こ と を基本ゴール と し て開発に携わっ てい ます。 エン ジニアは、 10G の何倍に も あ た る ポー ト を、 シ ス テ ムに影響を与え る こ と な く 以前のデザ イ ン サ イ ズに実装す る 必要があ り ます。 ま た、 こ の 分野の規格は常に変化 し てい る ため、 卓越 し た性能は当然の こ と なが ら 、 柔軟性に富む こ と も 求め ら れ ます。 た と え規格が固定 さ れていた と し て も 、 超ハ イ エン ド の設計環境では、 競合 と 差を付け る ために デザ イ ンのあ ら ゆ る 点で検査や調整が必要 と な り ます。 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン シ リ アル コ ネ ク テ ィ ビ テ ィ 分野の設計者が求め る 要件を満たすシ リ アル I/O に対応で き る のは、 優れ たシ リ コ ン、 つま り 、 最適な価格、 性能、 電力密度、 ト ラ ン シーバ機能を備えた FPGA にほかな り ま せん。 ただ し 、 真に効率的なデザ イ ン プ ラ ッ ト フ ォームは、 総体的に設計 リ ソ ース をバ ラ ン ス良 く 統 合 し 、 シ リ コ ン その も のに と ど ま ら ない ソ リ ュ ーシ ョ ン提供す る 必要があ り ます。 そ し て、 それは特定 のアプ リ ケーシ ョ ンや市場に見合っ た信頼性、 シ ス テ ム レベル、 高速シ リ アル リ ン ク の作成に貢献す る も のでなければな り ません。 4 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン デザ イ ン リ ソ ース には次が含まれます。 • シ リ コ ン プ ラ ッ ト フ ォーム (FPGA) • ト ラ ン シーバ • ボー ド • IP • リ フ ァ レ ン ス デザ イ ン • キッ ト • 設計ツール、 デバ ッ グ ツール • 設計サポー ト • ト レーニ ン グ • テ ク ニ カル サポー ト シ リ コ ンから のス タ ー ト ザ イ リ ン ク ス は、 有線通信、 無線通信、 映像放送、 航空宇宙、 軍事防衛、 工業、 科学、 医療、 車載 イ ン フ ォ テ イ ン メ ン ト 、 お よ び民生市場を タ ーゲ ッ ト と し た総合的なデザ イ ン プ ラ ッ ト フ ォームの基盤 と し て Virtex®-6 お よ び Spartan®-6 FPGA フ ァ ミ リ を発表 し ま し た ( 表 1 参照 )。 ザ イ リ ン ク ス は、 こ れ ら の多様な市場に共通す る シ リ アル コ ネ ク テ ィ ビ テ ィ への要求事項 と デザ イ ンにおけ る 課題、 すべて に対応 し ます。 こ れ ら の各市場のエン ド プ ロ ダ ク ト では、 ボ ッ ク ス間、 ボー ド 間、 デバ イ ス間な ど のデー タ 伝送にシ リ アル ト ラ ン シーバを使用 し て業界標準のプ ロ ト コ ルを実装す る 必要があ り ます。 ま た、 通信プ ロ ト コ ルの実装や異な る プ ロ ト コ ル間のブ リ ッ ジ、 アプ リ ケーシ ョ ン固有の機能の実装には高性能な ロ ジ ッ ク フ ァ ブ リ ッ ク が必要 と な り ます。 さ ら に、 こ れ ら の製品が処理 し 、 伝送す る 必要のあ る す る デー タ 量に対応す る には、 高速なパ ラ レル I/O に よ っ て高帯域幅を実現 し 、 メ モ リ サブシ ス テ ムのデー タ バ ッ フ ァ リ ン グ を行 う だけでな く 、 汎用 メ モ リ デバ イ スお よ び CPU を使用 し てシ ス テ ム制御やデー タ 処理を実行す る こ と が求め ら れます。 そ し て、 こ れ ら の必要条件を満たすのが Virtex-6 と Spartan-6 FPGA フ ァ ミ リ です。 Virtex-6 FPGA Virtex-6 FPGA フ ァ ミ リ は、 エン ド プ ロ ダ ク ト のデザ イ ン要件別に機能を統合 し た次の 3 つのサブ フ ァ ミ リ で構成 さ れてい ます。 • Virtex-6 LXT FPGA − 最大 36 個の低消費電力 GTX 6.5Gb/s シ リ アル ト ラ ン シーバを搭載、 高性能 ロ ジ ッ ク 、 DSP、 シ リ アル コ ネ ク テ ィ ビ テ ィ アプ リ ケーシ ョ ン向け • Virtex-6 SXT FPGA − 最大 36 個の低消費電力 GTX 6.5Gb/s シ リ アル ト ラ ン シーバを搭載、 超高性能 DSP、 シ リ アル コ ネ ク テ ィ ビ テ ィ アプ リ ケーシ ョ ン向け • Virtex-6 HXT FPGA − 最大 24 個の GTH 11.18Gb/s シ リ アル ト ラ ン シーバお よ び最大 48 個の GTX 6.5Gb/s シ リ アル ト ラ ン シーバを搭載、 最高速のシ リ アル コ ネ ク テ ィ ビ テ ィ を必要 と する 通信、 ス イ ッ チン グ、 画像処理シ ス テ ム向け 最新のシ リ コ ン技術、 革新的な回路設計技術、 アーキテ ク チ ャ の改良を組み合わた Virtex-6 FPGA は、 その全デバ イ ス で旧世代の Virtex 製品お よ び競合の FPGA 製品を上回 る 画期的な低消費電力、 高性能、 低 コ ス ト を実現 し てい ます。 40nm プ ロ セ ス を採用 し た Virtex-6 FPGA フ ァ ミ リ は、 競合の 40nm FPGA と 比べて 15% の性能改善 と 15% の消費電力削減に成功 し ま し た。 さ ら に、第 2 世代 と な る PCI Express 統合ブ ロ ッ ク や第 3 世代の ト ラ イ モー ド イ ーサネ ッ ト MAC ブ ロ ッ ク を追加する こ と で、 広 く 普及 し てい る イ ン タ ーフ ェ イ ス の実装を容易にす る だけでな く 、 オンチ ッ プのデー タ バ ッ フ ァ リ ン グ 用のブ ロ ッ ク RAM、 DSP の加速エン ジ ン も 搭載 し てい ます。 外部 メ モ リ をサブシ ス テ ム と し て使用す る 高帯域幅のデー タ バ ッ フ ァ リ ン グ用 と し ては、 内蔵 さ れた SelectIO™ テ ク ノ ロ ジに よ っ て DDR3 SDRAM をサポー ト し てい ます。 Spartan-6 FPGA Spartan-6 LXT FPGA に よ っ て メ イ ン ス ト リ ームの設計者は初めて、 民生お よ び車載 イ ン フ ォ テ イ ン メ ン ト 市場向けのエン ド シ ス テ ムの展開に、 必要な ロ ジ ッ ク 容量、 性能、 消費電力、 価格設定を満たす FPGA をベース と し た シ リ アル テ ク ノ ロ ジ を活用で き る よ う にな り ま し た。 45nm、 9 メ タ ル層、 デュ アルオキサ イ ド の低消費電力プ ロ セ ス テ ク ノ ロ ジ を応用 し た こ の FPGA は、 最高 8 個の 3.125Gb/s GTP ト ラ ン シーバを搭載 し 、 PCI Express® Gen 1 エン ド ポ イ ン ト ブ ロ ッ ク を統合する こ と で ( いずれ も Virtex FPGA フ ァ ミ リ の技術を継承 )、 プ ロ セ ッ サへの コ ネ ク テ ィ ビ テ ィ を簡略に し てい ます。 ま た、 メ モ リ コ ン ト ロ ー ラ ブ ロ ッ ク を内蔵 し てい る ため、 高帯域のデー タ バ ッ フ ァ リ ン グ を行 う DDR3 800 メ モ リ と の イ ン タ ーフ ェ イ ス が容易にな り ます。 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 5 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン ト ラ ン シーバ技術の最適化 Virtex-6 お よ び Spartan-6 フ ァ ミ リ の 2 つに よ っ て、前述 し たシ リ アル コ ネ ク テ ィ ビ テ ィ の 3 つの分野 ( メ イ ン ス ト リ ーム、 ハ イ エン ド 、 超ハ イ エン ド ) におけ る 要件すべてが満た さ れ る こ と にな り ます。 ザ イ リ ン ク ス は、 各分野の タ ーゲ ッ ト 市場で求め ら れ る シ リ アル I/O への多様な要件 ( 帯域幅、 コ ス ト 、 複雑性 ) に対応す る よ う 、 性能お よ び価格範囲別に最適化 し た 3 つの ト ラ ン シーバを提供 し てい ます。 GTP - メ イ ン ス ト リ ーム向け ト ラ ン シーバ メ イ ン ス ト リ ーム アプ リ ケーシ ョ ンの コ ネ ク テ ィ ビ テ ィ 要件は、 3.125Gb/s 未満のプ ロ ト コ ルで対応可 能です。 こ の よ う なプ ロ ト コ ルには PCI Express 1.0、 ギガ ビ ッ ト イ ーサネ ッ ト 、 XAUI、 Serial RapidIO (SRIO)、 SATA、 DisplayPort、 V-by-One、 ト リ プルレー ト SDI な ど が該当 し ます。 ほかの 2 つに比べ、 シ グナル イ ン テ グ リ テ ィ の維持はそれほ ど困難ではあ り ませんが、 こ の分野で使 用 さ れ る ト ラ ン シーバは、 低 コ ス ト 、 低消費電力が必須 と な り ます。 Virtex-5 LXT FPGA で初めて リ リ ース さ れたザ イ リ ン ク ス の低消費電力 GTP ト ラ ン シーバは、 低 コ ス ト の Spartan-6 LXT FPGA では 614Mb/s ∼ 3.125Gb/s の ラ イ ン レー ト をサポー ト し てい ます。 こ の ト ラ ン シーバには、 次の よ う な さ ま ざ ま な特長があ り ます。 • GTP ト ラ ン ス ミ ッ タ は、 外部信号の減衰を補 う よ う に出力レベルを調整可能であ り 、 アナ ロ グ - デジ タ ル機能を実行す る 物理層の一部であ る 物理 メ デ ィ ア 接続層 (PMA) を イ ンプ リ メ ン ト • 外部 ロ ーパス信号の不可避な減衰を補 う 、 プ ロ グ ラ ム可能なプ リ エン フ ァ シ ス • チ ッ プ間接続の構築やバ ッ ク プ レーン上のチ ャ ネル接続を確立にかかわ ら ず、 外部 ロ ーパ ス信号の減 衰を補い、 デー タ ア イ を確保する ための リ ニ ア等化回路を含む レ シーバ PMA 回路 • ギガ ビ ッ ト イ ーサーネ ッ ト な ど のプ ロ ト コ ルの 8B/10B エン コーデ ィ ン グ / デ コ ーデ ィ ン グ を行 う ビ ル ト イ ン回路を含む、 ロ ジ ッ ク 機能を制御す る 物理層の一部であ る 物理 コ ーデ ィ ン グ サブ レ イ ヤ (PCS) を イ ンプ リ メ ン ト GTX - ハイ エ ン ド 向け ト ラ ン シーバ ハ イ エン ド アプ リ ケーシ ョ ン で求め ら れ る 帯域幅要件を満たすには、 PCI Express 2.0、 SRIO、 RXAUI、 Interlaken な ど メ イ ン ス ト リ ーム プ ロ ト コ ルの さ ら に高速な変化に対応する ため、 6Gb/s ク ラ ス の ト ラ ン シーバが必要 と な り ます。 こ の速度レベルでは、 シ グナル イ ン テ グ リ テ ィ の問題が発生 し やす く な る ため、 信号の状態を制御す る さ ら に高度な技術が必要です。 Virtex-5 FXT FPGA に初めて 搭載 さ れた 6.5Gb/s GTX ト ラ ン シーバは、 Virtex-6 では 1 つを除 く 全フ ァ ミ リ で 150Mb/s ∼ 6.5Gb/s の ラ イ ン レー ト をサポー ト し てい ます。 GTX ト ラ ン ス ミ ッ タ には、 よ り 高い要件を満たす リ ン ク を駆動す る ために、 駆動能力を調整可能なプ リ エン フ ァ シ スお よ びポ ス ト エン フ ァ シ ス機能があ り ます。 信号が高速にな る のに伴っ てその減衰の問 題 も 大 き く な る ため、 GTX レ シーバは リ ニア等化回路お よ び判定帰還型等化器 (DFE) と い う 2 種類の 受信用等化回路を備え、 それに よ っ て信号のア イ の広 さ を保つ よ う に し ます。 GTX ト ラ ン ス ミ ッ タ と レ シーバの各回路には、 64B/66B お よ び 64B/67B のエン コ ー ド と デ コ ー ド を効率的に行 う ため、 それ ぞれのギ アボ ッ ク ス ( 変速器 ) が組み込まれてい ます。 ま た、 内蔵 さ れた タ ーン ジ ェ ネ レー タ お よ びパ タ ーン チ ェ ッ カに よ り 、 業界標準プ ロ ト コ ルの実装が さ ら に簡潔にな り ます。 GTH - 超ハイ エ ン ド 向け ト ラ ン シーバ 40G か ら 100G のネ ッ ト ワ ー ク を駆動する には、 10Gb/s あ る いはそれ以上の ラ イ ン レー ト をサポー ト す る ト ラ ン シーバが必要 と な り ます。 10Gb/s ク ラ ス のプ ロ ト コ ルには、 非常に厳 し いジ ッ タ 要件があ り ます。 Virtex-6 HXT FPGA に搭載 さ れてい る GTH ト ラ ン シーバは、 9.95Gb/s ∼ 11Gb/s を超え る ラ イ ン レー ト をサポー ト し 、 こ の速度範囲でのジ ッ タ 削減用に最適化 さ れた位相 ロ ッ ク ループ (PLL) 回 路を備えてい ます。 こ れに よ り 、 PLL を 1 つ含むデザ イ ンであれば、 2.488Mb/s ∼ 11Gb/s ま たはそれ を越え る 範囲で動作 し よ う と す る その他の ト ラ ン シーバの性能が落ち る こ と はあ り ません。 ま た、 送信 プ リ エン フ ァ シ ス、 Rx リ ニ ア等化、 DFE な ど の等化回路が組み込まれてい ます。 適応等化回路のエン ジ ン と し て内部でのデー タ ア イ ス キ ャ ン回路が使用 さ れてい る ため、 リ ン ク パフ ォーマ ン ス が最大 と な る よ う に等化設定が自動調整 さ れます。 こ の ト ラ ン シーバは さ ら に、 レー ト 範囲が 10Gb/s の主要プ ロ ト コ ルに必要な 64B/66B の コ ーデ ィ ン グ技術 も 組み込んでい ます。 IP シ リ アル製品全般において、 こ れま で述べて き た タ ーゲ ッ ト 市場で ラ イ ン レー ト が数百 Mb/s か ら 11Gb/s を超え る よ う な各アプ リ ケーシ ョ ン仕様を満たす、 多数のシ リ アル プ ロ ト コ ルが提供 さ れてい ます。 ザ イ リ ン ク ス と 多 く の IP デザ イ ン ハ ウ ス を含むエ コ シ ス テ ム パー ト ナは、 PCIe、 Interlaken、 OTU な ど最 も 広 く 使用 さ れてい る 300 のデザ イ ン ブ ロ ッ ク 含む、 シ リ アル コ ネ ク テ ィ ビ テ ィ 用の IP を包括的に提供 し てい ます。 6 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン タ ーゲ ッ ト リ フ ァ レ ン ス デザイ ン シ ス テ ム アーキ テ ク ト や設計者が最 も 効率的に時間を活用で き る よ う サポー ト す る には、 製品の差別 化につなが る 付加価値機能の設計に時間の大部分を費やす こ と がで き る よ う にす る こ と です。 Virtex-6 お よ び Spartan-6 FPGA 向けの コ ネ ク テ ィ ビ テ ィ ド メ イ ン キ ッ ト では、 メ モ リ コ ン ト ロ ー ラ や PCIe/EMAC な ど、 こ の ド メ イ ンに必要な最 も 一般的な構築ブ ロ ッ ク お よ び統合ブ ロ ッ ク を含む タ ー ゲ ッ ト リ フ ァ レ ン ス デザ イ ン を提供 し てい ます。 こ の よ う なモジ ュ ール デザ イ ン を使用する こ と の利 点は、 シ ス テ ム設計において こ れ ら の リ フ ァ レ ン ス デザ イ ン を用いて イ ンプ リ メ ン テーシ ョ ンが開始 で き 、 かつ自由にカ ス タ マ イ ズで き る こ と です。 た と えば、 Virtex-6 LXT FPGA PCIe-to-XAUI タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ンは こ の よ う なモ ジ ュ ー ラ デザ イ ンの概念に従っ た も ので、 PCIe 用の統合ブ ロ ッ ク 、 GTX ト ラ ン シーバ、 ザ イ リ ン ク ス XAUI IP LogiCORE™ ソ リ ュ ーシ ョ ン、 ザ イ リ ン ク ス の提携パー ト ナが提供する その他 IP な ど の 主要構築ブ ロ ッ ク を含んでい ます。 ザ イ リ ン ク スは ま た、 デザ イ ン で必要 と な っ たハー ド ウ ェ アの変更 に対応す る よ う に修正可能な ソ フ ト ウ ェ ア デバ イ ス ド ラ イ バお よ び ソ ース フ ァ イ ル付 き のアプ リ ケー シ ョ ン例 も 提供 し てい ます。 各種キ ッ ト ザ イ リ ン ク ス では、 タ ーゲ ッ ト デザ イ ン プ ラ ッ ト フ ォームの 3 つのカ テ ゴ リ に対応す る 、 評価キ ッ ト 、 ド メ イ ン ( コ ネ ク テ ィ ビ テ ィ ) 特化キ ッ ト 、 マーケ ッ ト 特化キ ッ ト の 3 種のキ ッ ト を開発 し ま し た。 評 価キ ッ ト は、 新 し いデバ イ ス を使用す る 設計の開始に必要 と な る プ ラ ッ ト フ ォームの コ ン ポーネ ン ト す べて を網羅 し てい ます。 ド メ イ ン特化キ ッ ト は、 3 つの基本的な設計 ド メ イ ン ( エンベデ ッ ド 、 DSP、 コ ネ ク テ ィ ビ テ ィ ) のいずれかを タ ーゲ ッ ト と し てい ます。 ま た、 マーケ ッ ト 特化キ ッ ト は特定の市場 やアプ リ ケーシ ョ ンのいずれか、 ま たは両方を タ ーゲ ッ ト と す る も のです。 Virtex-6 FPGA ML605 評価キ ッ ト は、 高性能シ リ アル コ ネ ク テ ィ ビ テ ィ お よ び最新の メ モ リ イ ン タ ー フ ェ イ ス が不可欠なシ ス テ ム設計向けの開発環境です。 ML605 は事前検証済みの リ フ ァ レ ン ス デザ イ ンがサポー ト し てお り 、 業界標準の FMC (FPGA Mezzanine Card) コ ネ ク タ に よ っ て I/O と ほかの機能 エ レ メ ン ト を FPGA か ら 分離する ため、 ML605 のベース ボー ド に変更を加えずに拡張お よ びカ ス タ マ イ ズが可能です。 ま た、 同梱 さ れてい る ツールは、 複雑な設計要件に対応す る 高度な ソ リ ュ ーシ ョ ンの 効率的な作成をサポー ト し ます。 Spartan-6 FPGA SP605 評価キ ッ ト は、 放送、 無線通信、 車載、 あ る いは 1 つのパ ッ ケージで ト ラ ン シーバ機能が必要 と な る コ ス ト お よ び消費電力を重要視す る アプ リ ケーシ ョ ンの開発向けに、 ベース タ ーゲ ッ ト デザ イ ン プ ラ ッ ト フ ォームのすべての基本 コ ン ポーネ ン ト を提供 し ます。 こ のキ ッ ト は、 高速シ リ アル ト ラ ン シーバ、 PCI Express、 DVI、 DDR3 な ど の機能を必要 と す る アプ リ ケーシ ョ ン を 含む、 よ り 高度なシ ス テ ム設計用の柔軟性に優れた環境を提供 し ます。 さ ら に、 特定のアプ リ ケーシ ョ ンやマーケ ッ ト 向けの拡張やカ ス タ マ イ ズ を可能にす る FMC コ ネ ク タ も 含まれてい ます。 キ ッ ト には 開発ボー ド 、 ケーブル、 資料に加え、 ハー ド ウ ェ ア、 ソ フ ト ウ ェ ア、 IP、 検証済みの リ フ ァ レ ン ス デ ザ イ ンが含まれてい る ため、 開梱後すぐ に開発が開始で き ます。 ML605 お よ び SP605 評価キ ッ ト は、 ベース ボー ド の機能を拡張 し 、 XAUI、 GbE、 PCI Express 2.0 な ど の高速シ リ アル イ ン タ ーフ ェ イ ス に対応す る 機能を実行 し 、 デザ イ ン を実装す る コ ネ ク テ ィ ビ テ ィ ド メ イ ンのキ ッ ト のベース と な り ます。 コ ネ ク テ ィ ビ テ ィ ド メ イ ンのキ ッ ト だけでな く 、 一部を ML605 お よ び SP605 ボー ド をベース と し た、 マーケ ッ ト 特化のボー ド と キ ッ ト も 、 設計の着手をサポー ト し ます ( 図 2 参照 )。 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 7 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン X-Ref Target - Figure 2 WP310_02_091509 図 2 : Spartan-6 FPGA の評価キ ッ ト シ リ アル I/O デザイ ン ツールおよびデバ ッ グ ツール 10 年前、 仮に高速シ リ アル I/O を シ ス テ ムに設計す る こ と にな っ た な ら 、 設計者はおそ ら く 宇宙通信 分野でアナ ロ グ設計経験が豊富なバ ッ ク プ レーンのエン ジニアで、 個別のシ リ ア ラ イ ザを使用す る のが 関の山で作業 も 難 し く 、 そ う でない と し て も ま っ た く 見当違いの も のがで き あがっ た こ と で し ょ う 。 そ の後、 極めて使用 し やす く かつ安定性があ る だけでな く 、 こ れま で以上の性能を実現 し 、 柔軟性に優れ た外部チ ッ プ ソ リ ュ ーシ ョ ンが台頭 し て き ま し た。 こ の一連のシ リ アル I/O の改革に よ っ て、 シ グナ ル イ ン テ グ リ テ ィ と い う 一見す る と 難解な世界に対 し てほ と ん ど、 あ る いは ま っ た く 知識のないデジ タ ル設計者は、 それぞれの市場で急激に高ま る バン ド 幅の要件に対応 し なければな ら な く な り ま し た。 今日、 こ の よ う な設計者をサポー ト す る には、 簡単かつ高度なデザ イ ン ツールお よ びデバ ッ グ ツール が不可欠です。 ウ ィ ザー ド 機能 ザ イ リ ン ク ス では、 GTP、 GTX、 GTH の各 ト ラ ン シーバの設計用に コ ン フ ィ ギ ュ レーシ ョ ン ウ ィ ザー ド ( 図 3 参照 ) を用意 し てお り 、 ま っ た く 経験のない メ イ ン ス ト リ ーム分野の設計者には使用上の 容易性を、 シ グナル イ ン テ グ リ テ ィ を専門 と す る 設計者には性能 と 柔軟性を同時に提供 し てい ます。 経験の浅い設計者は タ イ ルや リ フ ァ レ ン ス ク ロ ッ ク ソ ース の FPGA 上での配置位置を選択 し 、 ド ロ ッ プダ ウ ン メ ニ ュ ーか ら 10GE な ど必要なプ ロ ト コ ルを選んだ後、 プ ッ シ ュ ボ タ ン を押すだけで コ ン フ ィ ギ ュ レーシ ョ ン ウ ィ ザー ド に よ っ て RTL ラ ッ パ と 選択 し たプ ロ ト コ ル用の ト ラ ン シーバがデフ ォ ル ト 設定で作成 さ れ る ため、 それを FPGA デザ イ ンに イ ン ス タ ン シエー ト で き ます。 8 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 ザイ リ ン ク スの高速シ リ アル I/O ソ リ ュ ーシ ョ ン X-Ref Target - Figure 3 WP310_04_091509 図 3 : コ ン フ ィ ギ ュ レーシ ョ ン ウ ィ ザー ド でス タ ン ダー ド なシ リ アル I/O ト ラ ン シーバを生成 超ハ イ エン ド 分野の設計者は、 デフ ォ ル ト 設定で開始 し ますが、 通常は コ ン フ ィ ギ ュ レーシ ョ ン ウ ィ ザー ド の多様なオプシ ョ ン を用いて、 一般的な要件あ る いはカ ス タ ム要件に対応す る よ う にデザ イ ン を カ ス タ マ イ ズす る こ と にな り ます。 IBERT (Internal Bit-Error Rate Tester) 製品開発プ ロ セ ス の最 も 重要な段階の 1 つがシ ス テ ムの立ち上げです。 設計者はシ ス テ ム を検証お よ び デバ ッ グ し て、 可能な限 り あ ら ゆ る 調整を施 し ます。 こ れは非常に時間を要す る プ ロ セ ス で、 5 万 ド ル を軽 く 上回 る 高価な ラ ボ装置を必要 と し ます。 ChipScope™ Pro analyzer はザ イ リ ン ク ス が提供する デバ ッ グ ツールで、 ロ ジ ッ ク 設計を確認 し 、 問 題点を個別に診断 し た後、 設定を変更 し てそれを修正で き ます。 IBERT は、 ト ラ ン シーバのデバ ッ グ 用に開発 さ れた ChipScope Pro ツールの拡張機能です。 こ の機能に よ り 、 FPGA の DRP(Dynamic Reconfiguration Port) を介 し てのみア ク セ ス可能な終端抵抗 と いっ た高度な設定を含む、 ト ラ ン シーバ の全パ ラ メ ー タ が調整で き ます。 ま た、 IBERT を使用 し て各 ト ラ ン シーバにハー ド コ ー ド 化 さ れた ビ ッ ト エ ラ ー レー ト テ ス タ にア ク セ スす る こ と で、 次が実行で き ます。 • PRBS 信号をチ ャ ネルに送 り 、 デバ ッ グ をサポー ト • 異な る デー タ パ タ ーン用に ス ト リ ーム を変更 • ス テー タ ス をチ ェ ッ ク ( リ ン ク が ロ ッ ク さ れてい る か動作中かな ど ) • 複数の ト ラ ン シーバを個別制御 • 近端お よ び遠端のループバ ッ ク に よ る 個別の リ ン ク のデバ ッ グ • IBERT ウ ィ ン ド ウ でビ ッ ト エ ラ ー レー ト をモニ タ • 電圧信号の振幅を変更 • プ リ エン フ ァ シ ス量を調整 • 等化受信を変更 • DFE を変更 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 9 シ ス テム レ ベルでのシグナル イ ン テグ リ テ ィ IBERT を使用す る こ と で、 ト ラ ン シーバのあ ら ゆ る オプシ ョ ン / ス イ ッ チの活用、 ト ラ フ ィ ッ ク ス ト リ ームの生成、 パ ラ メ ー タ の自由な変更が可能 と な り ます。 IBERT が提供する 最 も 高度な機能は、 最 適な送受信設定を特定す る 自動ア イ ス キ ャ ン機能です。 ア イ ス キ ャ ン と は、 グ ラ フ ィ カルなマージ ン 解析技術で、 ア イ マ ッ ピ ン グ を使用 し て、 予測可能で信頼性の高い結果 と 最大限の設計マージ ンが得 ら れ る 高速 SERDES チ ャ ネルの設計をサポー ト し ます。 ア イ ス キ ャ ンでは、 レ シーバの複数のパ ラ メ ー タ を徹底的に検証 し 、 理想的な設定か ら のずれに対す る ビ ッ ト エ ラ ー レー ト を示 し ます。 こ こ で は、 達成可能な ビ ッ ト エ ラ ー レー ト やマージ ンがすぐ に特定 さ れ る ため、 何週間 も 要する よ う な設計 上の さ ま ざ ま なパ ラ メ ー タ の変更が簡単にで き ます。 ト ラ ン シーバのシ ミ ュ レーシ ョ ン モデル ト ラ ン シーバ設計におけ る シ ミ ュ レーシ ョ ンは必須であ る と 同時に、 時間を要す る 作業で も あ り ます。 従来であれば、 設計上 2 つ以上の ト ラ ン シーバが必要な こ と は まれで、 各 ト ラ ン シーバには ド ラ イ バ と レ シーバが 1 つずつ し かな く 、 HSPICE ( アナ ロ グ ) モデルを使用すれば十分で し た。 送信プ リ エン フ ァ シ ス、 受信等化、 DFE ( アナ ロ グ モデルを使用 し てデジ タ ル機能を シ ミ ュ レーシ ョ ンす る こ と は特 に困難 ) の機能が追加 さ れた こ と で、 ト ラ ン ジ ス タ 数 も シ ミ ュ レーシ ョ ン時間 も 激増 し ま し た。 今日では、 設計者は複数の ト ラ ン シーバを扱い、 安定かつ信頼性の高いシ グナル イ ン テ グ リ テ ィ を確 保す る ためにあ ら ゆ る 技術を応用す る 必要があ り ます。 そ し て、 こ の こ と に よ っ て、 高度なシ リ アル デザ イ ンにアルゴ リ ズ ム モデル、 あ る いはビヘ イ ビ ア モデルが使用 さ れ る よ う にな っ て き ま し た。 ザ イ リ ン ク ス のアルゴ リ ズ ム モデルは HSPICE モデル よ り も 非常に高速で実行で き ます。 ま た、 デジ タ ル機能のシ ミ ュ レーシ ョ ンが容易なだけでな く 、 複数の ト ラ ン シーバを同時に実装 し 、 シ ミ ュ レーシ ョ ンで き ます。 シ ス テム レ ベルでのシグナル イ ン テグ リ テ ィ 経験豊富なシ リ アル I/O 設計者であれば、 マルチギガ ビ ッ ト のシ リ アル リ ン ク を設計す る 際には、 シ ス テ ム レベルでシ グナル イ ン テ グ リ テ ィ を考慮す る こ と の重要性を認識 し てい ます。 こ の速度にな る と 、 ビ ッ ト 周期が非常に短 く 、 信号上のあ ら ゆ る ノ イ ズが タ イ ミ ン グや ノ イ ズ マージ ンに影響を与え ます。 具体的に述べれば、 20ps のジ ッ タ の影響は 1Gb/s の信号上では事実上無視 し て構わない程度で すが、 10Gb/s の信号にな る と ビ ッ ト 周期の約 20% にあ た り 、 許容範囲を超え る ビ ッ ト エ ラ ー レー ト を生 じ さ せ る こ と にな り ます。 さ ら に高速にな る と 、 シ リ アル リ ン ク 上のバ イ ア スや コ ネ ク タ と いっ た小 さ な物理的構成部品が、 シ グナル イ ン テ グ リ テ ィ を許容範囲に収め る ために重要な役割を果た し ます。 こ の よ う に、 高速シ リ アル コ ネ ク テ ィ ビ テ ィ の ソ リ ュ ーシ ョ ンにおけ る シ グナル イ ン テ グ リ テ ィ と い う 言葉は、 シ リ コ ンか ら パ ッ ケージ を通 り 、 ボー ド か ら バ ッ ク プ レーンへの連続体全体の信号の品質を 示 し ます。 こ の背景か ら 、 シ ス テ ム レベルのシ グナル イ ン テ グ リ テ ィ は 3 つの異な る カ テ ゴ リ に分類 さ れます。 • シ リ コ ン レベルのシ グナル イ ン テ グ リ テ ィ • パ ッ ケージ レベルのシ グナル イ ン テ グ リ テ ィ • ボー ド レベルのシ グナル イ ン テ グ リ テ ィ シ リ コ ン レ ベルのシグナル イ ン テグ リ テ ィ 信号 ノ イ ズが限 り な く 小 さ く 、 受信 し た信号を正確に読みだす非常に堅牢な実力を備えた ト ラ ン シーバ を 1 つ使用す る 適切なデバ イ ス を選択すれば、 シ ス テ ム レベルで も ボー ド レベルで も 設計は簡略化 さ れます。 ザ イ リ ン ク ス のシ リ アル ト ラ ン シーバは、 レ シーバがデー タ ア イ を確認 し て動作で き る よ う にす る 多数の等化回路を内蔵 し てい ます。 使用す る 技術は ラ イ ン レー ト に よ り ます。 Virtex-6 お よ び Spartan-6 FPGA の全デバ イ ス の ト ラ ン ス ミ ッ タ は、 プ リ エン フ ァ シ ス、 ポ ス ト エン フ ァ シ ス機能を提 供 し 、 高周波数信号の減衰を補い ます。 ま た、 6.5Gb/s の場合のシ グナル イ ン テ グ リ テ ィ に対応する た め、 GTX ト ラ ン シーバではレ シーバの PMA に リ ニ ア等化回路お よ び DFE 回路が追加 さ れてい ます。 GTX お よ び GTH ト ラ ン シーバは、 いずれ も PLL 回路を有 し 、 それぞれの速度範囲内でのジ ッ タ を最 大限に低減 さ せ る よ う 最適化 さ れてい ます。 その結果、 リ ン ク パフ ォーマ ン ス におけ る マージ ンが よ り 大 き く な り ます。 アーキテ ク チ ャの検討事項 Spartan-6 LXT、 Virtex-6 LXT、 SXT の各 FPGA は、 極めて柔軟性に優れた ク ロ ッ ク アーキ テ ク チ ャ を統合 し てい ます。 た と えば、 Virtex-6 FPGA の GTX ト ラ ン シーバは、 ト ラ ン シーバ内部の送信 (TX) お よ び受信 (RX) の各チ ャ ネルに独立 し た PLL があ り ます。 独立 し た ク ロ ッ ク ド メ イ ン を持つ こ と で、 柔軟性が非常に広が り 、 あ る デザ イ ン でサポー ト 可能な有効チ ャ ネル数が最大にな り ます。 TX と RX のデー タ パ ス が同範囲内の ラ イ ン レー ト で動作する アプ リ ケーシ ョ ンでは、 RX の PLL が TX と RX のデー タ パ ス で共有で き 、 TX の PLL は消費電力を抑え る ために電源を切断で き ます。 10 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 シ ス テム レ ベルでのシグナル イ ン テグ リ テ ィ ハ イ エン ド の GTH ト ラ ン シーバでは、 ザ イ リ ン ク スは LC タ ン ク ベース の VCO (voltage controlled oscillator) を統合 し 、 位相 ノ イ ズのパフ ォーマ ン ス を向上 さ せ、 SFP+ (Small Form Factor Pluggable) ト ラ ン シーバ、 OC-192 ( 最高 9953.28Mb/s の通信速度のネ ッ ト ワー ク ラ イ ンの標準 )、 10G-BASE KR ( 最新の IEEE 規格で 802.3ap v3.3 で 10Gb/s の バ ッ ク プ レーン イ ーサーネ ッ ト (10GbE) と いっ た プ ロ ト コ ルの厳 し いジ ッ タ 値対応の要求に応え る 機能を備えてい ます。 PLL を 1 つ備えた ト ラ ン シーバで複数のチ ャ ネルを ク ロ ッ キ ン グす る 方法 も あ り ますが、 GTH ト ラ ン シーバは ク ワ ッ ド アーキ テ ク チ ャ を持っ てお り 、 1 つの PLL は 4 つのチ ャ ネルを ク ロ ッ キ ン グ し ます。 こ れに よ っ て、 マルチプ ロ ト コ ル アプ リ ケーシ ョ ンに必要な、 複数の独立 し た ク ロ ッ ク ド メ イ ン を柔 軟に使用で き ます。 ま た、 ク ワ ッ ド アーキ テ ク チ ャ は優れた シ グナル イ ン テ グ リ テ ィ を実現する ために も 重要な役割を担 い ます。 FPGA は非常に ノ イ ズの多い環境で、 高速な信号 ( 特に 10Gb/s も し く はそれを上回る 場合 ) は、 FPGA の ロ ジ ッ ク 使用率が高 く な り 、 動作中のシ リ アルお よ びパ ラ レル I/O の数が増加す る と 、 ノ イ ズのカ ッ プ リ ン グの影響を受けやす く な り ます。 高速信号の転送距離が長 く なればな る ほ ど、 ノ イ ズ カ ッ プ リ ン グの影響を受けやす く な り ます。 GTH ト ラ ン シーバの ク ワ ッ ド ベース のアーキ テ ク チ ャ で は、 マルチ ギガ ビ ッ ト 信号が 1 つの ク ワ ッ ド 内に制限 さ れ、 ノ イ ズ源か ら 隔離 さ れます。 等化 信号が PCB (Printed Circuit Board) 上を移動 し 、 信号の高周波数 コ ン ポーネ ン ト が減衰 し て く る と 、 リ ン ク のビ ッ ト エ ラ ー レー ト に悪影響を及ぼ し ます。 信号速度が速 く な る と 、 こ の減衰の問題はいっ そ う 大 き く な り ます。 速度が 5Gb/s に満たない場合は有効な リ ニア EQ 技術 も 、 周波数が さ ら に高 く な る と 、 それだけでは十分ではあ り ません。 高周波数デザ イ ン では、 DFE な ど の新たな技術が必要 と な り ます。 10Gb/s を上回 る 場合、 単純なチ ッ プ間接続以外であれば、 信号の等化は常に不可欠 と な り ます ( 表 2 参照 )。 表 2 :GTP、 GTX、 GTH ト ラ ン シーバの等化回路 ト ラ ン シーバ Tx プ リ エ ン フ ァ シス Rx DFE Rx リ ニア EQ Spartan-6 FPGA の GTP あり なし あり Virtex-6 FPGA の GTX あり あり あり Virtex-6 FPGA の GTH あり あり あり パ ッ ケージ レ ベルのシグナル イ ン テグ リ テ ィ 高速シ リ アル I/O 設計では、 パ ッ ケージ がシ グナル イ ン テ グ リ テ ィ に与え る 影響は見落 と さ れがちで、 通常は重視 さ れません。 ザ イ リ ン ク ス では、 特に高速信号伝送の必要性に対応す る よ う 設計 さ れた、 第 3 世代の高性能パ ッ ケージ を提供 し てい ます ( 図 4 参照 )。 こ のパ ッ ケージ デザ イ ンの主な特長は次の と お り です。 • パ ッ ケージ内部のパ ワー プ レーンの確立 • ノ イ ズ フ ィ ル タ リ ン グ用のオンパ ッ ケージ キ ャ パシ タ 、 最小限のボー ド 上の コ ン ポーネ ン ト 数 • 高速信号用に最適な リ タ ーンパス を提供する 独自の ピ ン配置 • パ ラ レル I/O お よ びシ リ アル I/O を隔離 し て、 ノ イ ズのカ ッ プ リ ン グ を最小限に抑え、 I/O パフ ォー マ ン ス と 使用率を向上す る WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 11 シ ス テム レ ベルでのシグナル イ ン テグ リ テ ィ X-Ref Target - Figure 4 Core Power 1 2 A B C GNDD E AVTT TXP TXNF GND G XP TXN AVTT GNDH RXP J ND GND RXP RXNK GND L XP TXN GND GNDM RXP N AVTT RXP RXNP GND R GNDT U V W Y AA AB AC AD AE AF Transceivers AG AH AJ AK GND AL Isolation AM Barrier AN AP 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 GN RXN AVCC RXN GN VCCIN GND VCCIN GND VCCIN GN ND VCCIN GND AVSS AVDD VCCIN CIN GND VCCIN VREF VP_0 GND NDVCCIN GND VN_0 VREFPVCCIN GND VCCIN DXN DXP GN VCCIN WP310_04_091509 図 4 : シグナル イ ン テグ リ テ ィ に対応 し て最適化 さ れた Virtex-6 FPGA パ ッ ケージ 驚 く こ と に、 こ のパ ッ ケージ テ ク ノ ロ ジに よ っ て、 ノ イ ズ隔離はチ ャ ネル間で 30dB そ し て TX と RX 間で 40dB 以上の値 と な り ます。 ボー ド レ ベルのシグナル イ ン テグ リ テ ィ 7 年間の研究開発 と 5 世代にわた る ト ラ ン シーバの開発を通 し て、 ザ イ リ ン ク ス はボー ド レベルの見地 か ら シ グナル イ ン テ グ リ テ ィ の研究に多大な投資を し て き た ま し た。 こ の研究の結果、 ボー ド レベル のシ グナル イ ン テ グ リ テ ィ に最 も 影響を与え る 3 つの要因は、 ボー ド の レ イ ア ウ ト 、 電力分配ネ ッ ト ワー ク 、 そ し て ク ロ ッ ク であ る こ と がわか り ま し た。 レ イ アウ ト 前述の よ う に、 信号に対す る 物理的な構成は、 高速化が進むほ ど顕著 と な り ます。 わずか数 ミ リ の配列 の違いが信号の特性を大 き く 変え る 可能性があ る のです。 最 も 堅牢で完全なプ ラ ッ ト フ ォーム を提供す る ため、 ザ イ リ ン ク スは異な る ス ト ラ ク チ ャ 、 コ ネ ク タ 、 バ イ ア ス、 PCB 材質を使用 し てバ ッ ク プ レーンお よ びテ ス ト ボー ド を作成 し 、 こ れ ら が信号に与え る 影響を研究 し てい ます。 ま た、 こ れ ら の レ イ ア ウ ト コ ン ポーネ ン ト に対 し て広 く 解析を実施 し 、 よ り 充実 し た高速ボー ド お よ びレ イ ア ウ ト 用 のガ イ ド ラ イ ン を提供 し てい る ため、 負荷の大 き な解析作業をお客様自身が行 う 必要はあ り ません ( 図 5 参照 )。 12 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 シ ス テム レ ベルでのシグナル イ ン テグ リ テ ィ X-Ref Target - Figure 5 WP310_05_091509 図 5 : ザイ リ ン ク スが提供する レ イ アウ ト ガ イ ド ラ イ ンの重要ポ イ ン ト 電力分配ネ ッ ト ワー ク ジ ッ タ を抑え る には、 ノ イ ズのない電源供給が不可欠です。 電源の ノ イ ズは、 ト ラ ン ス ミ ッ タ お よ びレ シーバのジ ッ タ に直接悪影響を及ぼ し ます。 ま た、 ボー ド 設計、 エ リ ア、 効率に も 影響を与え ます。 従 来の ト ラ ン シーバのベン ダーは、 ノ イ ズはないが非効率的な リ ニア レ ギ ュ レー タ を使用 し て、 電源 ノ イ ズに対応 し てい ま し た。 こ の場合、 電源要件を満たすには、 複数の レ ギ ュ レー タ を使用す る 必要があ り ま し た。 ま た、 多 く の FPGA では ノ イ ズ対策 と し て、 多 く のオン ボー ド キ ャ パシ タ やビーズ を使用 し なければな ら ないのが現状です。 ザ イ リ ン ク ス では、 シ リ コ ンだけでな く ボー ド ま でを踏ま えた ソ リ ューシ ョ ンに よ っ て、 簡潔 さ と 性能 に重点を置 き なが ら 、 全体的な見地か ら 電力分配について取 り 組んでい ます。 • Virtex-6 お よ び Spartan-6 デバ イ ス では ト ラ ン シーバで必要 と な る 電源レール数を、 GTP お よ び GTX ト ラ ン シーバで 2 本、 GTH ト ラ ン シーバで 3 本に削減 • パ ッ ケージやダ イ にキ ャ パシ タ を置 く こ と で電源 ソ ース で ノ イ ズ を フ ィ ル タ し 、 ボー ド 上の コ ン ポー ネ ン ト 数を大幅に削減 • 業界を リ ー ド す る 電源ベン ダー と の協力で、 コ ス ト を大幅に削減 し 、 電源ま わ り の設計の コ ス ト お よ び負荷を軽減す る ス イ ッ チン グ レ ギ ュ レー タ を提供 • 以前であれば数倍の コ ン ポーネ ン ト を必要 と し たパフ ォーマ ン ス レベルを実現す る 、 ス イ ッ チン グ レ ギ ュ レー タ の使用を含む包括的な レ イ ア ウ ト ガ イ ド ラ イ ン を供給 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 13 デザイ ン例 X-Ref Target - Figure 6 VCC Voltage Regulator (VCCINT)(1V or 0.9V) VCCINT Voltage Regulator (VCCAUX)(2.5V) VCCAUX MGTAVCC_N MGTAVCC_S MGTAVTT_N Serial Transceiver BGA Region MGTAVTT_S MGTAVTTRCAL Voltage Regulator (VCCO)(2V–2.5V) MGTRREF VCCO VREF Reference Voltage (VREF) Voltage Regulator (MGTAVTT)(1.2V) GND Plane 1.0V Analog Power Island Voltage Regulator (MGTAVCC)(1.0V) 1.2V Analog Power Island GND Plane WP310_06_091509 図 6 : ネ ッ ト ワー ク 上の電力配分を解析 し てボー ド 設計を簡略化する クロッ ク ト ラ ン シーバの PLL はすべて、 低速な リ フ ァ レ ン ス ク ロ ッ ク を 1 つ使用 し て高速 ク ロ ッ ク を 1 つ合成 し ます。 こ のため、 リ フ ァ レ ン ス ク ロ ッ ク の品質は、 ト ラ ン ス ミ ッ タ で生 じ る ジ ッ タ と レ シーバの ジ ッ タ 耐性に大 き く 影響 し ます。 必要な周波数 ド メ イ ンに対す る ジ ッ タ 特性を考慮 し た リ フ ァ レ ン ス ク ロ ッ ク の要件を具体化す る こ と は、 ト ラ ン シーバ ベン ダーに と っ て、 長年の課題で し た。 ノ イ ズのない リ フ ァ レ ン ス ク ロ ッ ク の巨急 が優れたジ ッ タ パフ ォーマ ン ス につなが る こ と は承知 し ていて も 、 こ れにかか る コ ス ト は非常に高 く な り ます。 特定のデザ イ ンに最適な リ フ ァ レ ン ス ク ロ ッ ク の選択をサポー ト すべ く 、 ザ イ リ ン ク ス の アプ リ ケーシ ョ ン チームは、 市場やアプ リ ケーシ ョ ン を広 く 網羅 し た、 ク ロ ッ ク 要件や ソ リ ュ ーシ ョ ンの解析に大 き く 投資 し て き ま し た。 こ の一環 と し て、 ザ イ リ ン ク ス は SiLabs 社、 IDT 社、 Vectron 社 と い っ た ク ロ ッ ク ベン ダー と 提携 し 、 多様なプ ロ ト コ ルに対応す る ク ロ ッ ク ソ リ ュ ーシ ョ ン を提供 し てい ます。 ま た、 アプ リ ケーシ ョ ン チームが作成 し たユーザー ガ イ ド や I/O スペシ ャ リ ス ト お よ びシ ス テ ム設計者に よ る ク ロ ッ ク ソ リ ュ ーシ ョ ン最適化のためのサポー ト も 提供 し てい ます。 デザイ ン例 次に紹介す る 3 つのデザ イ ン例に よ っ て、 ザ イ リ ン ク ス が提供する 、 さ ま ざ ま な市場やアプ リ ケーシ ョ ン向けのシ リ アル コ ネ ク テ ィ ビ テ ィ デザ イ ン プ ラ ッ ト フ ォームの価値を さ ら に具体的に説明 し てい き ます。 各々の例では、 容量、 処理能力、 ト ラ ン シーバ性能を適切なバ ラ ン ス で備え る 1 つの FPGA が プ ラ ッ ト フ ォームのベース と な り 、 それに特定のアプ リ ケーシ ョ ン を タ ーゲ ッ ト と し た IP お よ び リ フ ァ レ ン ス デザ イ ンが追加 さ れてい ます。 14 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 デザイ ン例 有線通信製品向けのシ リ アル I/O ソ リ ュ ーシ ョ ン た と えば 8x10GE/2x40GE ラ イ ン カー ド を コ ア と し た有線通信シ ス テ ムの場合、 デー タ プ レーンでは I/O のパフ ォーマ ン ス と 電力密度の最大化が、 コ ン ト ロ ール プ レーン では コ ス ト 効率の高い I/O の実装 が重要 と な り ます ( 図 7 参照 )。 X-Ref Target - Figure 7 TCAM 2xXLAUI or 8xSFI 8x10.3125Gb/s 2x40GE or 8x10GE Optics GTH 2x40GE 8x10GE MAC Packet Proc. DDR3 SDRAM Aurora 16x6.25Gb/s Aurora GTX GTX Virtex-6 HX380T FPGA SRAM Aurora Traffic Mgmt. 100G Interlaken 16x6.25Gb/s Interlaken GTX NPU or Backplane Virtex-6 LX550T FPGA PCIe Gen2x4 PCIe Gen2x4 SRAM Resets Data Plane Control Plane PCIe Gen2x4 PCIe Bridge Control Processor PCIe Gen1x1 Spartan-6 LX45T FPGA Peripherals Processor Bus WP310_07_091509 図 7 : 8x10GE/2x40GE のラ イ ン カ ー ド こ こ では、 8x10GE/2x40GE ラ イ ン カー ド でパケ ッ ト 処理お よ び ト ラ フ ィ ッ ク 管理を行 う デザ イ ン を 例 と し てい ます。 10G の光通信、 MAC、 パケ ッ ト プ ロ セ ッ サは Virtex-6 HX380T FPGA を使用 し て 実装 さ れてい ます。 Virtex-6 HXT FPGA は、 超ハ イ エン ド 設計者が中央局用に 「グ リ ーン」 製品の開発す る ために必要な すべての機能を提供 し ます。 • 既存の電源お よ び冷却フ ッ ト プ リ ン ト で よ り 高度な処理能力 と 性能を実現 • 厳 し い スループ ッ ト と レ イ テ ン シの要求を満たす、 よ り 高速で広いデー タ パ ス でのパケ ッ ト 処理お よ び ト ラ フ ィ ッ ク 管理機能を統合 • SelectIO テ ク ノ ロ ジ を使用 し 、 DDR3、 RLDRAM、 QDR SRAM と の イ ン タ ーフ ェ イ ス を簡潔化 • 主要プ ロ ト コ ル向けの IP と 柔軟なシ リ アル ト ラ ン シーバを使用 し て 40G お よ び 100G ブ リ ッ ジ を実 装 し 、 10Gb/s を上回 る ラ イ ン レー ト をサポー ト ロ ジ ッ ク 、 36 個の 6.5Gb/s GTX ト ラ ン シーバ、 840 個の DDR3 対応 I/O を備え る と い う 点で、 必要な リ ソ ースすべて を提供す る Virtex-6 LX550T FPGA を使用 し て ト ラ フ ィ ッ ク 管理機能が実装 さ れてい ます。 軽量の Aurora プ ロ ト コ ルは、 チ ッ プ間の イ ン タ ーフ ェ イ ス に理想的でパケ ッ ト プ ロ セ ッ サ と ト ラ フ ィ ッ ク 管理ブ ロ ッ ク を接続 し ます。 と 同時に、 100G の Interlaken プ ロ ト コ ルは、 バ ッ ク プ レーン か ら NPU (Network Processing Unit) への ク ラ イ ア ン ト 側の イ ン タ ーフ ェ イ ス を提供 し ます。 Virtex-6 FPGA は コ ン ト ロ ール プ レーンの イ ン タ ーフ ェ イ ス と し て機能する 第 2 世代の PCI Express 用 ブ ロ ッ ク を内蔵 し てい ます。 PCIe 1.0 用ブ ロ ッ ク を内蔵 し た Spartan-6 FPGA は、 リ セ ッ ト 制御機能 と シ ス テ ム周辺機器 と の イ ン タ ーフ ェ イ ス を提供 し ます。 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 15 デザイ ン例 民生品向けのシ リ アル I/O ソ リ ュ ーシ ョ ン テ レ ビは通常、 チ ュ ーナ と パネル デ ィ ス プ レ イ の 2 つの PCB ( プ リ ン ト 回路基板 ) で構成 さ れてい ま す。 チ ュ ーナ用ボー ド は入力規格の範囲全体を カバー し 、 標準的な画像処理 と 多様な カ ス タ ム画像処理 機能を提供 し てい ます。 パネル デ ィ ス プ レ イ 用ボー ド も 、 デー タ をデ ィ ス プ レ イ に送信す る 前に、 多 数の画像処理機能を実行 し ます ( 図 8 参照 )。 X-Ref Target - Figure 8 Video/Tuner Board ATSC NTSC PAL SECAM Flash Tuner Composite YPrPb/RGB Video Decoder COFDM/ VSBz Display Panel Deinterlacer Scaler Gamma Correction PIP/POP OSD Generic Enhancement S-Video Tuner SDRAM Image Processor Component HD Panel Display Board MPEG RSDA/Mini-LVDS/ PPDS Tx TCON Image Enhancement Image Enhancement DDR2/DDR3 SDRAM 3D Color Management Edge Enhancement Dynamic Gamma Correction Color Temperature Adjustment Noise Reduction Peripherals PCIe SCard I/F USB2.0 I2C to GPIO Storage I/F LVDS Display Port V-by1 Spartan-6 LX45T FPGA Gamma Noise Reduction Frame Rate Conversion LED Drivers Spartan-6 LX9 FPGA DDR2/DDR3 SDRAM FPD-Link (LVDS Rx) Display Port V-by-1 Dynamic Backlight Control (Optional) Spartan-6 LX45T FPGA Spartan-6 LX45 FPGA Legend Xilinx Non Xilinx Domain Specific Memory Mixed Signal Market Specific CPU Base Platform Customer Specific WP310_08_091509 図 8 : チ ュ ーナおよび FPD ( フ ラ ッ ト パネル デ ィ ス プ レ イ ) ボー ド には高速な I/O が必要 こ の よ う な コ ン シ ュ ーマ ( メ イ ン ス ト リ ーム ) アプ リ ケーシ ョ ンの設計は、 通常、 コ ス ト を重視す る た め、 Spartan-6 LXT FPGA をベース と し たデザ イ ン プ ラ ッ ト フ ォームが適 し てい ます。 ただ し 、 ザ イ リ ン ク ス の コ ネ ク テ ィ ビ テ ィ プ ラ ッ ト フ ォームが与え る 最 も 大 き な意味を持つ価値は ス ピー ド 、 つま り 設計時間の短期化です。 こ れに よ り 、 メ イ ン ス ト リ ームの設計者は差別化 さ れた ソ リ ュ ーシ ョ ン を市 場に も た ら す こ と がで き る よ う にな り ます。 ザ イ リ ン ク スは IP、 ボー ド 、 リ フ ァ レ ン ス デザ イ ン を包 括的に提供 し てい る ため、 設計者は必要なシ リ アル リ ン ク の作成に早い段階で取 り かか る こ と がで き 、 付加価値追加のための設計に よ り 多 く の時間を費やす こ と がで き ます。 さ ら に、 4Kx2K な ど の高解像度や 240Hz を越え る 高速 リ フ レ ッ シ ュ レー ト が現実 と な り 、 3DTV の よ う な新 し い コ ン シ ュ ーマ向けデ ィ ス プ レ イ アプ リ ケーシ ョ ンが登場 し た こ と で、 ビデオ デー タ ス ト リ ームは大幅に増加 し てい く こ と にな る ため、 ハ イ エン ド TV デザ イ ンには一層高速なシ リ アル I/O リ ン ク が必要 と な っ て き ます。 ザ イ リ ン ク ス のデザ イ ン プ ラ ッ ト フ ォームは拡張性 と 柔軟性を提供 し て お り 、 こ の市場におけ る メ イ ン ス ト リ ーム デザ イ ンの量産移行ス ト ラ テジに対応す る も のです。 16 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日 デザイ ン例 映像放送製品向けのシ リ アル I/O ソ リ ュ ーシ ョ ン プ ロ ダ ク シ ョ ン ス イ ッ チ ャ は最先端の映像放送シ ス テ ムで、 特に生放送においてその重要性を発揮 し ます。 こ のシ ス テ ムは多様な入力信号フ ォーマ ッ ト に対応 し 、 入力信号を異な る 解像度、 ア スペ ク ト 比、 フ レーム比を持つ同等の出力フ ォーマ ッ ト 一式に変換 し ます ( 図 9 参照 )。 X-Ref Target - Figure 9 Video In 1 Video In 2 Video In 3 Cable Equalizer GTX SD/HD/3G-SDI Receiver Cable Equalizer GTX SD/HD/3G-SDI Receiver Cable Equalizer GTX SD/HD/3G-SDI Receiver Audio De-MUX Mix Effects Channel 1 Downstream Keyer Audio De-MUX SD/HD/3G-SDI GTX Transmitter Cable Driver SD/HD/3G-SDI GTX Transmitter Cable Driver PVW Mix Effects Channel 2 SRAM Audio Mixer Crosspoint Matrix GTP EMAC Memory Controller DDR2 SDRAM Video and Audio Processing Virtex-6 LX75T FPGA Video In N Cable Equalizer SD/HD/3G-SDI GTX Receiver Cable Equalizer GTX SD/HD/3G-SDI Receiver Cable Equalizer GTX SD/HD/3G-SDI Receiver PGM GTP EMAC Command and Control Processing EMAC GTX GTP EMAC GPIO Input Module(s) Control Module Virtex-6 LX240T FPGA Spartan-6 LX15T FPGA Auxiliary Bus Button Select Logic Joystick Controller Interface and Logic Touch Panel Display Interface Mix Effects Button Select Logic Rotary Switch Interface and Logic Fader Bar Interface and Logic Legend Xilinx Non Xilinx Domain Specific Memory Mixed Signal Market Specific CPU Base Platform Customer Specific WP310_09_091509 図 9 : 映像放送に使用する プ ロ ダ ク シ ョ ン ス イ ッ チ ャ こ の よ う な アプ リ ケーシ ョ ンに活用で き る 、 ザ イ リ ン ク ス デザ イ ン プ ラ ッ ト フ ォームの重要な価値 と し ては まず、 Virtex-6 デバ イ ス に よ る DSP お よ び ロ ジ ッ ク の映像処理性能の向上が挙げ ら れます。 Virtex-6 FPGA は次 も 提供 し ます。 • メ モ リ 対 DSP お よ び ロ ジ ッ ク 比率の向上 • よ り 大容量のブ ロ ッ ク RAM ( 画像処理性能 と バン ド 幅が工場 し てい る ため、 メ モ リ を増量す る ため だけに大規模デバ イ スへの移行は不要 ) • DSP ブ ロ ッ ク 性能の向上 • 前置加算器 ( プ リ アダー ) の装備 ( フ ィ ル タ 速度を改善、 Virtex-6 FPGA での最大動作速度 600MHz の場合には、 よ り 多数の ピ ク セル と フ レームに対応 ) • 速度 と 消費電力の ト レー ド オ フ で、 30% ∼ 40% ほ ど のダ イ ナ ミ ッ ク 消費電力が低減 さ れ る ため、 ス イ ッ チ ャ 設計の さ ま ざ ま な点において極めて魅力的な価値を付加 • 旧世代 ソ リ ュ ーシ ョ ンに比べ、 チ ャ ネル単位の総コ ス ト を低減 GTP ト ラ ン シーバを備え た Spartan-6 は、 コ ス ト 重視、 チ ャ ネル数の少ない映像ス イ ッ チ ャ お よ び ルー タ ー アプ リ ケーシ ョ ンに有用な映像 I/O ソ リ ュ ーシ ョ ン を提供 し ます。 WP310 (v1.0) 2009 年 9 月 15 日 japan.xilinx.com 17 ま とめ ま とめ 高速シ リ アル I/O が、 メ イ ン ス ト リ ームの コ ン シ ュ ーマ製品か ら 超ハ イ エン ド 機器にお よ ぶアプ リ ケー シ ョ ンに ま で広 く 普及 し てい る こ と は、 デバ イ ス が対応すべ き デー タ 量が膨大にな っ てい る こ と を示す と 同時に、 こ れに見合っ たプ ラ ッ ト フ ォームは、 初心者で も シ リ アル I/O 設計におけ る 課題に十分に対 応で き る 容易な ソ リ ュ ーシ ョ ン を提供す る こ と を証明 し てい ます。 ザ イ リ ン ク ス は、 こ の重要な ソ リ ュ ーシ ョ ン をお客様に展開す る デザ イ ン プ ラ ッ ト フ ォームの開発に、 今後 も 大幅な投資を継続 し てい き ます。 改訂履歴 次に、 こ の ド キ ュ メ ン ト の改訂履歴を示 し ます。 日付 バージ ョ ン 2009/09/15 1.0 改訂内容 初版リリース Notice of Disclaimer The information disclosed to you hereunder (the “Information”) is provided “AS-IS” with no warranty of any kind, express or implied. Xilinx does not assume any liability arising from your use of the Information. You are responsible for obtaining any rights you may require for your use of this Information. Xilinx reserves the right to make changes, at any time, to the Information without notice and at its sole discretion. Xilinx assumes no obligation to correct any errors contained in the Information or to advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection with technical support or assistance that may be provided to you in connection with the Information. XILINX MAKES NO OTHER WARRANTIES, WHETHER EXPRESS, IMPLIED, OR STATUTORY, REGARDING THE INFORMATION, INCLUDING ANY WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OF THIRDPARTY RIGHTS. 本資料は英語版 (v1.0) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。 資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。 日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。 18 japan.xilinx.com WP310 (v1.0) 2009 年 9 月 15 日