Comments
Description
Transcript
量産アプリケーション向けローコスト・ソリューション
量産アプリケーション向けローコスト・ソリューション ルック・アップ・テーブル（LUT）をベースにしたACEXTMプロ クノロジも導入されています。ACEXデバイスにはPLL（Phase- グラマブル・ロジック・デバイス（PLD）ファミリは、価格要 Locked Loop）回路が内蔵されており、ClockLockTMおよび 求の厳しい大量生産のアプリケーションに対応した価値と性能 ClockBoostTM回路によって生成された2本の信号を個別にドラ を提供します。これらのデバイスは、ケーブル・モデム、xDSL イブすることができるため、幅広いクロック・マネージメント モデム、低価格のスイッチやルータなどの通信および民生市場 機能を実現することができます。 向けのアプリケーションに最適です。 ACEXデバイスは、ASIC（Application-Specific Integrated Circuit）やASSP（Application Specific Standard Product） よりもコスト的に有利なだけでなく、迅速な市場参入（fast time-to-market）とプログラマブルな高い柔軟性を実現します。 ACEXデバイスはイン・サーキット・リコンフィギュラビリティ （ICR）をサポートしているため、デザインの変更を短時間で完 了させることができ、製品開発の遅れによるコストの上昇を避 けることができます。また、これらのデバイスはアルテラのパ ワフルな開発ソフトウェアとドロップ・イン感覚で実装可能な 最適化済みのIP（Intellectual Property）メガファンクションに よってサポートされているため、 「time-to-market」の期間をさ らに短縮することができます。これによって、製品のデザイン、 修正、市場への投入、アップデートを最小の期間で完了させる ことができます。 最先端のACEXファミリ コストへの最適化を実現した2.5VのSRAMプロセスで製造され ているACEX 1Kファミリは、10,000ゲートから100,000 ゲートまでの集積度をカバーしています。また、次世代のACEX ファミリ、ACEX 2Kファミリは30,000ゲートから160,000 ゲートの集積度を提供しています。さらに、ACEX 2Kファミリ は幅広い標準I/O規格をサポートしているため、ボード・レベル で高速のコミュニケーション機能を効率的に実現することがで きます。2.5Vで動作するACEX 1Kファミリのデバイスは64 高性能、低価格 大量生産される高性能、高集積のテレコミュニケーション製品 では、性能と価格との間に微妙なバランスが要求されます。 ACEXデバイスは、このような要求に対応しています。ACEXデ バイスは低価格であるにもかかわらず、100MHzを超えるシス テム性能を最小の設計時間で達成することができます。最新の ソフトウェアが実現したフィッティング技術による配置配線と ACEXデバイスのインタコネクト・アーキテクチャによって、さ らに高いデザイン性能が達成されます。 ビット、66MHzのPCI仕様に完全準拠しており、高性能のエン ベデッド・デュアル・ポートRAM機能や最新のパッケージ・テ ACEX 1Kデバイス ピン数／パッケージ・オプション デバイス名 ゲート数 I/Oピン数 電源電圧 ロジック・ エレメント数 RAM ビット数 スピード・ グレード EP1K10 10,000 100-Pin TQFP1, 144-Pin TQFP1, 208-Pin PQFP2, 256-Pin BGA3 60, 102, 130, 130 2.5 V 576 12,288 -1, -2, -3 EP1K30 30,000 144-Pin TQFP1, 208-Pin PQFP2, 256-Pin BGA3 102, 147, 171 2.5 V 1,728 24,576 -1, -2, -3 EP1K50 50,000 144-Pin TQFP1, 208-Pin TQFP1, 256-Pin BGA3, 484-Pin BGA3 102, 147, 186, 249 2.5 V 2,880 40,960 -1, -2, -3 EP1K100 100,000 208-Pin TQFP1, 256-Pin BGA3, 484 Pin BGA3 147, 186, 333 2.5 V 4,992 49,152 -1, -2, -3 注 1 2 3 プラスチック薄型クワッド・フラット・パック プラスチック・クワッド・フラット・パック 実装スペースを削減するFineLine BGATMパッケージ Altera Corporation アルテラのACEX PLDには、ASICの開発で要求されるNRE費用 ACEXデバイスのコスト・パフォーマンス は必要ありません。また、ASICの開発には、市場参入の遅れに よって発生する予期しないコストの増加やリスクも伴います。 ASICでは、設計変更に伴って追加のコストや開発の遅延が発生 し、これによって売上／利益の減少や市場参入機会の縮小を招く 市 場 参入の 遅 れ による コ スト 結果になることがあります。 エンベデッドな機能を構成できる 汎用メモリ・ブロック N RE トータル・ コスト （￥） ACEXデバイスのエンベデッド・アレイ・ブロック（EAB）は、 開 発 コスト 独立したリードとライトのポートを備えたデュアル・ポート 開 発 コスト RAM、同期／非同期のRAM、高性能のFIFO（First-In First-Out） バッファを含む多様な機能を構成できる柔軟性の高いメモリ・ブ デ バ イス・ コ スト デ バ イス・ コ スト ロックとなっています。このため、大容量のメモリを必要とする 複雑なデザインでも１個のACEXデバイスに実装することがで き、しかも小容量の分散化されたRAMを内蔵したデバイスのよ ACEX うに配線やタイミングの性能が低下することもありません。各 ASICs EABのデータ幅とアドレスの深さは、デザインの要求に合せて 柔軟に設定できるため、リソースの最適化をはかることができま す。また、隣接するEABをカスケード接続することによって、 コスト比較：PLD vs. ASIC ACEXファミリは他のすべてのPLDと同じように、コストの点で 従来のASICよりも優れています。デザイン・コスト、開発コス ト、NRE（Non-Recurring Engineering）費用（マスク代） 、市 場参入の遅れに伴うコストの増加分を合計すると、ASICデザイ ンのトータル・コストは、アルテラのACEXソリューションより もはるかに高額となります。 さらに大容量のRAMブロックを必要とする大規模なアレイ構造 のファンクションもトランスペアレントに構成することができま す。ACEXデバイスのEABには、オン・チップのメモリだけでな く、マルチプライヤや演算ユニットのような特殊な演算ファンク ションやシーケンサなどを従来のロジック・アレイ部の場合より も効率的に実装できるため、EABを活用してマイクロプロセッ サやマイクロコントローラ、複雑なディジタル信号処理などの機 エンジニアリング・リソースや開発ツールのコストを含めた 能を実現することもできます。 ASICの開発コストは、非常に高額です。最近のASIC開発には、 多くの人員と長い時間が要求されるソフトウェアとシリコンの検 証にさらに多くのエンジニアリング・リソースが必要になってい ます。シリコンがすでに検証済みとなっているPLDを採用する ことによって、要求されるエンジニアリング・リソースが低減さ れ、さらに迅速な市場参入が可能になります。 ACEX 1Kデバイスの性能 アプリケーション 使用リソース 性 能 単位 LE数 EAB数 16ビットのローダブル・カウンタ 16 0 200 188 128 256×16ビット構成の RAMでのリード・サイクル・スピード1 0 1 212 181 131 MHz 420 0 185 175 122 MSPS2 16ビット、８タップのパラレルFIR（Finite Impulse Response） フィルタ 注 1 2 -1スピード・グレード -2スピード・グレード -3スピード・グレード MHz このアプリケーションでは、入力と出力がレジスタ付きになっています。 Million samples per second. Altera Corporation のアライアンス・プログラム、AMPPSM（Altera Megafunction ACEXとASICおよびASSPとの比較 選択基準 ASIC ASSP Partners Program）を通じて供給されるメガファンクションを ACEX NRE不要 短い開発期間 迅速な市場参入 カスタマイズが容易 提供しています。アルテラのMegaCoreファンクションと AMPPファンクションは非常に広範囲のアプリケーションをカ バーしており、複雑なデザインの簡略化とデザイン・サイクル の短縮を可能にし、プログラマブル・ロジック・ソリューショ ンの性能をさらに向上させます。 高い柔軟性 製品のアップグレード 最先端開発ソフトウェアによるサポート PLLによるクロック・マネージメント ACEXデバイスにはクロック・マネージメントを実現するPLL （Phase-Locked Loop）回路が内蔵されており、クロックの性 能と柔軟性を向上させることができます。ACEXデバイスには、 ClockLockとClockBoost回路による最先端のクロック操作機能 が提供されており、これによってボード上の外部遅延やデバイ ス内部のスキューによる影響を効率的に低減すると共に、入出 力のタイミング性能を改善します。PLLを活用することによっ て、システム全体の性能とデザインの汎用性が高まり、使用さ ACEXデバイスのデザインは、全体のデザイン・サイクルを短縮 するパワフルで使いやすい開発ツール、MAX+PLUS IIによっ てサポートされています。MAX+PLUS IIが実現した最新の フィッティング・テクニックによって、最適な配置配線が実行 され、最高のシステム性能が達成されます。MAX+PLUS IIでは、 最先端のIPコアに対するサポートに加え、主要なEDAベンダか ら供給されている合成ツールおよびシミュレーション・ソフト ウェアとのシームレスなインテグレーションが提供されており、 ACEXデバイスが備えている利点を最小のコストでフルに活用す ることができます。 れるリソースの最適化とクロック機能の強化が達成されます。 豊富なIPが複雑なデザインをサポート アルテラはユーザの設計時間を短縮する手段として、メガファ ンクションと呼ばれる、ACEXデバイスのアーキテクチャに最適 化された設計ずみのファンクション・ブロックを幅広く提供し ています。これらのすぐに使用可能なメガファンクションを活 用することによって、複雑なデザインの作成が簡略化され、デ ザイン・サイクルが大幅に短縮されます。 アルテラは、アルテラが開発したMegaCoreファンクションと、 すぐにアルテラへご連絡ください ACEXデバイスでは、高性能プログラマブル・ロジックの最先端 技術が業界をリードする低価格で実現されています。業界最先 端のプロセス・テクノロジによって、豊富なデバイス機能と大 幅な価格低減を実現しているACEXデバイスは、大量生産される 製品の市場にこれまでに例のない高い価値をもたらします。こ の革新的なACEXデバイス・ファミリの詳細をお知りになりたい 方は日本アルテラまたは販売代理店へご連絡されるか、アルテ ラのwebサイト、http://www.altera.comをご覧ください。 アルテラとサード・パーティのメガファンクション開発ベンダと 〒163-1332 本社 東京都新宿区西新宿6-5-1 新宿アイランドタワー32F 私書箱1594号 TEL. 03-3340-9480 FAX. 03-3340-9487 http://www.altera.com/japan E-mail:[email protected] Altera Corporation 101 Innovation Drive, San Jose, CA 95134 TEL : (408)544-7000 http: //www.altera.com Copyright 2000 Altera Corporation. Altera、ACEX、ACEX 1K、ACEX 2K、AMPP、ClockBoost、ClockLock、FineLine BGA、MAX、MAX+PLUS、MAX+PLUS II、MegaCore、およ び各製品名はAltera Corporationの米国および該当各国における商標またはサービス・マークです。他のブランド名および製品名は該当各社が保有する商標です。この資料は予告なく変更される ことがあります。最新の情報をアルテラのwebサイト、http://www.altera.comで確認してください。All rights reserved. M-GB-ACEX-01/J