リコンフィギュラブル・デバイス

P
P
様々なLSIの位置づけ
 ASICの高い性能と汎用プロセッサの高い汎
用性の両立を目指す
集積回路工学
性能
14.リコンフィギュラブル・デバイス
Reconfigurable Device（再構成可能デバイス）
汎用性
1
4
P
P
分類
PAL (Programmable Array Logic)
 1978年 MMI (Monolithic Memories
Inc.) 社
OUT1=IN1*IN2|~IN3
リコンフィギュラブ
ル・デバイス
IN1
IN2
IN3
OUT2=IN1|IN2*IN3*IN4
IN4
A B C D
A*D
Simple PLD
(PLA/PAL/GAL)
Complex PLD
FPGA
OUT1
1970年代
数～数十ゲート
1980年代
数百ゲート
1990年代～
数千～数百万
ゲート
OUT2
PAL 22V10
6
P
P
PAL (Programmable Array Logic)
 1978年 MMI (Monolithic
A B C Memories
D
Inc.) 社
OUT1=IN1*IN2|~IN3A*D
IN1
IN2
IN3
IN4
7
CPLD
(Complex Programmable Logic Device)
1989年 ALTERA社
AND-ORを大規模化
他のセルから
OUT2=IN1|IN2*IN3*IN4
OUT1
ピ
ン
内
部
配
線
ア
レ
イ
SPLD
SPLD
ピ
ン
I/O
SPLD
ピ
ン
I/O
SPLD
I/O
A*D
I/O
A B C D
AND
アレイ
Clk
他のセルへ
ピ
ン
OUT2
PAL 22V10
8
10
1
P
CPLD
P
(Complex Programmable Logic Device)
1989年 ALTERA社
AND-ORを大規模化
ピ
ン
SPLD
SPLD
ピ
ン
 1985年 XILINX社
SRAM型LUT (Look Up Table)
FPGAメーカの
他のセルから
最大手の一つ。
世界シェアの
AND
40%程度。
LB
LB
LB
LB
アレイ
Clk
他のセルへ
I/O
I/O
SPLD
ピ
ン
内
部
配
線
ア
レ
イ
I/O
I/O
SPLD
FPGA (Field Programmable Gate Array)
コネクションブ
ロック(CB)
ピ
ン
論理ブロック
(LB)
スイッチブ
ロック(SB)
11
P
12
P
FPGA (Field Programmable Gate Array)
 1985年 XILINX社
先程のAlteraと
SRAM型LUT (Look Up
Table)
LB
LB
LB
LB
論理ブロック
(LB)
FPGA (Field Programmable Gate Array)
 1985年 XILINX社
SRAM型LUT (Look Up Table)
Xilinxで世界
シェアの80%
以上を占める
LB
LB
LB
LB
論理ブロック(LB)
LUT
コネクションブ
ロック(CB)
DFF
スイッチブ
ロック(SB)
13
P
14
P
FPGA (Field Programmable Gate Array)
 1985年 XILINX社
SRAM型LUT (Look Up Table)
FPGA (Field Programmable Gate Array)
 1985年 XILINX社
SRAM型LUT (Look Up Table)
1bit 8word SRAM
LUT
DFF
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Y
多
数
決
回
路
の
LUT
A
LB
LB
LB
LB
スイッチブロック(SB)
スイッチ
15
17
2
P
P
FPGA (Field Programmable Gate Array)
3入力LUTを用いた1bit全加算器
 1985年 XILINX社
SRAM型LUT (Look Up Table)
LB
LB
LB
LB
A
0
0
0
0
1
1
1
1
コネクションブロック(CB)
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Y
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Y
A
B
Cin
S
Cout
スイッチ
19
P
21
P
FPGAに関する特許
 Freeman特許
FPGAの特徴
 Ross Freeman (2006年9月失効)
 プログラマブルなロジックセル、プログラマブルな
I/Oセル、プログラマブルなセル間インタフェース
を持つ
 メモリ(LUT)によって論理機能を実現する
 回路構成情報はメモリに記憶され、外部からメモリ
に転送可能
1. 設計フロー
2. ASICとの違い
 Carter特許
 William (Bill) S. Carter (2004年9月失効)
 ロジックセル間を直結する接続線を設ける
これまでは、他社で製造ができなかった
26
23
P
P
FPGA設計 (1/2)






 基本的にはLSIの設計と同じフロー







FPGA設計 (2/2)
要求仕様設計
システム設計（機能設計）
アーキテクチャ設計
論理設計（RTL設計）
機能検証
論理合成
論理検証（ゲートレベル・シミュレーション）
レイアウト（配置配線） ⇒マッピング
DRC（デザイン・ルール・チェック） ⇒不要
LVS（レイアウトと回路図の比較検証） ⇒不要
ポストレイアウト・シミュレーション
製造 ⇒プログラミング
物理的な
回路が変わるわけ
実機検証
ではないため！
PC or
プログラマ
プログラミング FPGA/
CPLD
ここまではASICの設計とほぼ一緒
コンフィギュレーションデータ
29
ASIC: 数ヶ月以上
FPGA: 数秒程度
30
3
P
P
ASICとFPGAの製造コスト
ISP (In System Programming)
 チップを実装後にプログラミングする技術
開
発
総 90nm ASIC
コ
ス
ト 130nm ASIC
 製造過程で書込み作業を追加する必要がなく、テ
スト時に一緒に行える（作業期間の短縮）
 製造者がライン上で書込みできる（予めデバイス
をプログラミングする必要がない）
 組込み後に調整、再プログラミングできる
180nm ASIC
 製造後、出荷後のバグにも柔軟に対応できる！
JTAGを使う
ケースもある！
PLD
数百個
数千個
１万個
数万個
総数
プログラマ
PCB
31
P
P
FPGAとASICの違い
ASIC
FPGA
速度
◎
△
電力
○
×
密度
◎
△
製造期間
×
◎
コスト
多量：◎
少量：×
多量：△
少量：○
書き換え
×
◎
ASICとの混載
 FPGAファミリの中には、ASICと混載し、機能
を変更したり、デバイスの付加価値を付けたり
するものもある。
SRAM
FPGA
CPU
34
P
33
•文字認識回路
•動画像エンコーダ
•動画像デコーダ
•暗号化器
•信号処理回路
•その他…
各種I/O
コントローラ
35
最終製品の中のFPGA
 FPGAは量産には向かなかったのだが…
 最近のFPGA/CPLDの使用例








テレビ
携帯電話の基地局
携帯電話
新幹線の行先表示板
洗車機
音響装置
車載（自動車）
その他、いろいろ
36
4