Comments
Description
Transcript
EasyPath FPGAが 価格面でASICを打破
BUSINESS VIEWPOINTS EasyPath FPGAが 価格面でASICを打破 EasyPathは業界で最も包括的なソリューション Gokul Krishnan Sr. Marketing Manager, Market Specific Products Group Xilinx, Inc. [email protected] Balaji Thirumalai Sr. Marketing Manager, Worldwide Marketing Xilinx, Inc. [email protected] は、量産への最良の移行パスを可能な限り低コストで提供します。 EasyPath FPGA EasyPath FPGAは、ストラクチャードASICに比べて低コスト の量産を可能にする業界唯一のカスタム性に優れた柔軟なソリュー ションです。 EasyPath FPGAは ザ イ リ ン ク ス の 標 準 のFPGAと 同 様 に、 FPGAの歩留まりを大幅に向上させる特許取得のテスト方法を採用 プロセス技術の微細化が進むにつれて、ASICソリューションを使 し、ユーザー固有のテストパターンを使用します。ザイリンクスは 用するリスクは著しく高くなっています。デザインが複雑化するに 1個のFPGAの中で、ユーザーデザインで実際に使用される部分だけ つれて、設計コスト、ユニットコスト、トータルコストを削減しなが をテストするため、歩留まりが大幅に向上します。その結果、ユーザー ら、高レベルのシステム統合、設計の柔軟性、使いやすいデザイン はコスト低減というメリットを得ることになります。 ツール、豊富なIPコア、早いTime-to-Marketという利点を提供する ソリューションが求められています。 高い初期投資費用（NRE） 、再設計に伴うコスト、遅いターンア EasyPath FPGAにより量産へ移行した場合、標準のFPGAに比 べて30から80%の低コスト化が実現できます。EasyPath FPGA は6種類のプラットフォーム、4種類の異なる製品ファミリ、28種の ラウンドタイム、複雑な設計環境、コンバージョン、検証、開発 異なるデバイスで提供しており、幅広いゲートとメモリ数を選択でき などに伴う隠れたコストの発生といったASICのリスクを避けるた ます。 め、これに代わるデバイスに目を向けるユーザーは益々増える傾向 EasyPath FPGAは、標準のFPGAと等価なデバイスなのでコン にあります。本稿ではASICの代替デバイスとしてザイリンクスの バージョンは不要です。ユーザーがデザインをいったん固定すると、 EasyPathTM FPGAとストラクチャードASICの2つを取り上げて解 ザイリンクスはEasyPath FPGAにより8週間で量産出荷を行うこと 説します。 ストラクチャードASICが提供するものは、ゲート、メモリ、I/Oの 組み合せが事前に定義されている点ではFPGAと同様の傾向があり ができます。これは、プロトタイプが終了してから生産までに通常 12から14週間要するストラクチャードASICメーカと比べて大きな 利点になります。 ます。しかし、アーキテクチャの面において目標コストを達成できる よう、エリアを低減する必要があり、その際に柔軟性を犠牲にしなく てはならない傾向があります。さらに、ASIC向けに考案されたデザ インの大半は、まず最初はFPGAでプロトタイプされるので、その後、 ストラクチャードASIC ストラクチャードASICは従来のゲートアレイの変形版といえ ますが、 “sea of gates”の代わりに“sea of modules”方式を採 FPGAからストラクチャードASICへのコンバージョンの際に問題が 用しています。各モジュールのアーキテクチャは、提供ベンダご 発生するという現実は変わりません。これに対しEasyPath FPGA とに異なりますが、一般にNANDゲート、インバータ、フリップ 8 BUSINESS VIEWPOINTS ストラクチャードASICのベンダには、汎用デザインや 図 1 最小のトータルコスト ソリューションを提供する EasyPath FPGA ロジック中心のデザインを専門に手がける企業もあります。 このクラスのデザインは価格競争が厳しさを増しています。 ザイリンクスは、ストラクチャードASICより低価格に設定さ れたSpartan-3TM EasyPath FPGAにより、ストラクチャード ASICベンダより有効なソリューションを提供できるようにな りました。 PowerPCプロセッサやDSP、高速I/O、イーサネット MACなど多くのIPコアやシステム インテグレーションが必 要なデザインで、ストラクチャードASICへ変換することを 決めた場合、採用したベンダのシリコン プラットフォーム 上で再度IPコアを検証しなくてはならない場合がよくあり ます。ザイリンクスのVirtex-4TM EasyPathソリューション を使用した場合は、標準FPGA使用時と同じように広範囲の 検証済みIPコアを利用することができます。IPコアを量産 ソリューションに移行するための新たな追加費用は発生し ません。 注意すべきは、EasyPath FPGA汎用デザイン、IPコア中心のデザ フロップ、マルチプレクサの組み合わせをとります。 ストラクチャードASICは、すべてカスタムのメタル レイヤを使用 インのいずれに対してもストラクチャードASICと比べて競争力があり するスタンダード セルASICとは異なり、デザイン当たりカスタマイズ 費用対効果の高い量産向けソリューションの提供が可能な点に加え、 するマスクレイヤの数が少ないため、コスト削減を図ることができま すべてを信頼性の高い1社の供給メーカから得ることができます。一 す。ストラクチャードASICは最上部のメタルレイヤ（通常2から4層） 方、ストラクチャードASICへ移行を図るとなると、多くの課題に直 のみを使用し、ベースのモジュールはすべて下部のレイヤに埋め込 面します。 まれ、ポートはプログラマブルレイヤ上にでるようになっています。 そして製造段階で必要なロジックを実現できるようにポート間の接 コンバージョンを不要とする手法 ICデザインの大半はまず最初にFPGAでプロトタイプを作成し、つ 続を行います。 いで量産ソリューションへ移行します。これにはターゲット アーキ 最小のトータルコスト ソリューション テクチャでデザインを再設計し、再度検証するというリスクが伴いま 図1はスタンダードセルASIC、ストラクチャードASIC、FPGA、 す。同時に、再設計や変換に伴う費用が発生し、他にも様々な設計 EasyPath FPGAのコストを比較したものです。FPGAはもともと 上の問題が生じます。FPGAからストラクチャードASICへのコンバー NRE費用がゼロのソリューションであるため、幅広く採用されてき ジョンは、シームレスなものでなくリスクに満ちたものといえます。 ました。スタンダードセルASICはNRE費用が高く、ユニットコスト ストラクチャードASICメーカの直面する問題の1つには、FPGA は比較的低いのですが、前に述べたようなオーバーヘッドが伴いま からストラクチャードASICへのコンバージョンによるメモリ マッピ す。ストラクチャードASICの場合、NRE費用を下げることが可能で ングの問題があります。FPGAのメモリは通常、柱状アーキテクチャ すが、ユニットコストはスタンダードASICより高く、標準FPGAよ で、必要に応じてより大規模なメモリ構造を効率よく提供します。 一方、連続した大型ブロックがデザインに必要な場合、ストラク りは低い状況です。 次世代EasyPath FPGAは、ユニット価格、NRE費用ともにスト ラクチャードASICより安価で提供が可能です。業界最小のNRE費 チャードASICのアーキテクチャ内の分散型メモリブロックで構成す るには、問題となる場合があります。 （$75Kから） 、低コストのデザインツール、IPコア、ストラクチャード 物理的に分かれているブロックをつなぎ、論理的に単一のより大 ASICより低いコスト、最短の生産期間、コンバージョンに伴う費用 型ブロックを構成する必要がある場合、配線密度が上昇する可能性 なしという利点を兼ね備えたEasyPath FPGAは、量産向けの業界 がでてきます。これは、メモリ構造のアクセス時間を低下させるだけ でなく、ロジックに残された配線リソースが減少し、デザインの性能 最小のトータルコスト ソリューションといえます。 に影響を及ぼす結果となります。 比類なく豊富なプラットフォーム EasyPath FPGAの場合、コンバージョンは一切必要ありませ ストラクチャードASICのベンダは、IPコア中心のデザインへの対 ん。EasyPath FPGAは、デザインのプロトタイプに使用した標準 応能力によって大きく2つのグループに分類できます。幅広いIPコア FPGAとまったく同じシリコンデバイスです。唯一の違いは、標準 のポートフォリオを持つグループと、通常汎用デザインしか対応でき FPGAが内部リソースが全て完全にプログラマブルであるのに対し、 ないグループの2つです。ザイリンクスが最近提供を開始した次世代 EasyPath FPGAはユーザーデザイン部分に限定される点です。こ EasyPath FPGAは、コスト面、効率面からこの2つのいずれの領域 の結果、EasyPath FPGAで得られるメモリ マッピングと性能は、 にも対応できます。 標準FPGA使用時とまったく同じものです。 ザイリンクスは現在、4種類のファミリ、6種類のプラットフォーム、 ストラクチャードASICメーカの直面するもう1つの問題は、パッド 28種類のデバイスという選択肢を提供しています。これら選択肢に に関する制約です。ASICの場合、プロセス ノードの縮小に伴い多 加え、ザイリンクス ユーザーが既に享受しているFPGAエコシス くのデザインがパッド数の限界に達することは周知のことです。適 テムのすべての利点、すなわち、IBM 社のPowerPC 、MGT、 切なパッド数を得るために、ストラクチャードASICベンダはチップ XtremeDSPTMブロックなどのハードIPコアや、実証済みの600以 サイズを大きくし、実コストの増加分をエンドユーザーに求める場 上のソフトIPコア、低コストのデザインツールを提供します。 合があります。この問題は、ストラクチャードASICのI/OがFPGAの TM TM 9 BUSINESS VIEWPOINTS I/Oに比べて柔軟性を失いつつあるという事実により、さらに深刻に テム全体を診断した後、2つ目のアプリケーション固有のビットスト なります。 リームをロードし、システム製造に関するコストを削減することがで ストラクチャードASICベンダは、I/O構造を小型化し、エリアの密 きることになります。 度を押さえるために、どのような標準にどのように準拠すべきかと ザイリンクスの提供するEasyPath FPGAデバイスのLUTやI/O いう難しい選択に迫られます。入出力I/Oをもつ大型のバスを必要と は、ドライブの強度やスルーレートがテスト済みなため、LUTやI/O するデザインの場合（例えば、SDRAM用のSSTL2バスやテレコム レベルでエンジニアリング チェンジ オーダ（ECO）のようなリビジョン プロトコル用HSTLバス） 、I/O構成のデザインに制約がでてくるの が可能です。多くの場合、ユーザーデザインが完全に機能し、認定さ で、FPGAからASICへ変換する際、ピンの互換性を維持するのが難 れた後でも、I/O駆動能力やスルーレートを柔軟に変更できることが しくなります。最終的にユーザーは、ボードを再設計するか、あるい 非常に重要となります。 はより高集積デバイスへ移行するかという、いずれも望まないオプ 例えば、ルータのラインカードはドライブ強度（スルーレート）を ションを選択せざる得なくなります。EasyPath FPGAの場合、標 ラインカードに対する負荷に応じて1段か2段階調整しなくてはなら 準FPGAと1対1のマッピングが可能なため、このような問題は発生 ない場合があります。EasyPathのユーザーはI/Oに合わせて駆動能 しません。 力を選択でき、必要に応じてこのような柔軟性をインプリメントでき メモリやI/Oとは別に、FPGAからストラクチャードASICへ移行す ます。これにより、再設計やコンバージョンに伴う設計作業が不要と るとなると、IPコアの変換やテストの問題も含め、他にも様々な問題 なり、ASICやストラクチャードASICに見られるような遅延を回避し が生じてきます。より小型のチップを使うために、ストラクチャード 費用の削減が実現します。 ASICへのコンバージョンを考えるFPGAコスト削減プランの場合、設 計変更が生じたり、スケジュール上リスクが発生する恐れがあります。 結 論 一方、EasyPathソリューションは、ASICコンバージョンでも ザイリンクスのEasyPath FPGAは、業界最先端のポートフォリオ マスクプログラムされたFPGAでもありません。コンバージョンが を誇る製品ファミリにより、コンバージョンが不要でシームレスな 不要で、シリコンの変更もないため、リードタイムが長くなったり、 1対1の量産向け低価格ソリューションを提供します。表1に示す タイミングやピン配置に変更が生じることもありません。また、製品 EasyPath FPGAとストラクチャードASICの比較から分かるよう 認定も必要なくなり、消失機能のサポートの必要もなく、設計ミス に、EasyPath FPGAがはるかに優れたソリューションである理由 のリスクもなくなります。設計や認定に伴う隠れた費用や、ASICへ は明らかです。ストラクチャードASICと異なり、EasyPath FPGA のコンバージョンに伴うリスクもなくなるのに加えて、8週間で量産 のユーザーははるかに短期間で、しかもより低価格にて量産へ移行 体制が整うため、ユーザーはより早いTime-to-Marketの利点が得ら することができます。 れると同時に、デザインをより完璧にするための時間をも得ること 次世代EasyPath FPGAの詳細については、www.xilinx.co.jp/ ができます。もちろん、EasyPath FPGAが供給されるまでの間、 easypath/を参照してください。サポートするプラットフォーム、 FPGAで量産生産が可能です。 柔軟性に関する機能についても紹介しています。また、オンライン のコスト アナライザを使って、EasyPath FPGAが業界最小のトー 先例のない柔軟性 タルコスト ソリューションであることを確認することができます。 ASICと比べたFPGAの最大の利点の1つには、仕様変更や設計ミス が生じた際にデザインを柔軟に変更できることです。これまでは、 FPGAからスタンダードセル やストラクチャードASICの ような柔軟性の低いカスタム ソリューションへ移行する場 合、ユーザーはこのような利 表 1 EasyPath FPGA とストラクチャード ASIC の比較 EasyPath FPGAs 選択基準 ストラクチャード ASIC* サンプル プロトタイプまでの時間 4∼8週間 0週間 点なしで行う必要がありまし 量産までのトータル時間 12∼15週間 8週間 た。今日、EasyPath FPGA ベンダのNRE/マスコスト $100K∼$200K $75K により、柔軟性の面で2つの コンバージョンのための設計コスト $250K∼$300K 無 チャードASICより低いコスト コンバージョン用追加設計 ツールコスト $100K∼$200K 無 で容易に量産へ移行すること ユニットコスト 低い 低い リスク 高い 低い イン システム変更の柔軟性 柔軟性なし 柔軟性あり プロトタイプから量産への デザイン コンバージョン 追加エンジニアリング コンバージョン不要 機 能 を 利 用し て、スト ラ ク ができます。 Spartan-3 およびVirtex-4 のEasyPath FPGA は、1個 のカスタムデバイスで2つの アプリケーションをサポート することに匹敵します。 1つは、 *ザイリンクスによる市場分析 診断テスト用アプリケーション で、もう1つは実際のアプリケーションです。EasyPath FPGAは、 2種のデザインあるいは、同じデザインの2バージョンをテストす ることになります。これにより、より多くの柔軟性により、部品表 （BOM） や在庫コストの面からコスト削減が可能になります。例えば、 同一のEasyPath FPGA上で1つのビットストリームを使用してシス 10