Comments
Description
Transcript
CCL-48M ﾕｰｻﾞｰｽﾞﾏﾆｭｱﾙ 051118
CCL-48M USER`S MANUAL サーボシステム位置制御用ＬＳＩ ＣＣＬ－４８Ｍ ユーザーズマニュアル 日本パルスモーター株式会社 MANL No.CCL-48M X2B-A-0507-0.3 X(xxxx)Y 目 次 １．概要 ................................................................ 1 ２．概略仕様............................................................. 1 ３.ブロック図............................................................ 2 ４．端子配置図........................................................... 3 ５．端子－覧............................................................. 4 ６．端子の機能........................................................... 6 ７．内部機能............................................................. 9 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ CPU I／F ............................................................ 9 カウントパルス入力 I／F ............................................. 10 プリスケーラ ....................................................... 10 カウンタ 1 .......................................................... 11 カウンタ 2 .......................................................... 11 コンパレータ 1～4 ................................................... 12 D／A コンバータ用偏差データ出力機能 ................................. 13 偏差量表示用データ出力.............................................. 15 ８．マップ.............................................................. 16 ９．コマンド............................................................ 17 １０．ステータス.......................................................... 18 １１．内部レジスタ........................................................ 19 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ ⑪ R0 カウンタ 1 ....................................................... R1 カウンタ 2 ....................................................... R2 プリスケーラ 1 設定値 ............................................. R3 プリスケーラ 2 設定値 ............................................. R4 プリスケーラ 1 カウント値 ......................................... R5 プリスケーラ 2 カウント値 ......................................... R6 コンパレートデータ 1 ............................................. R7 コンパレートデータ 2 ............................................. R8 コンパレートデータ 3 ............................................. R9 コンパレートデータ 4 ............................................. R10 (動作モード設定レジスタ 1) ...................................... 19 19 19 19 19 19 20 20 20 20 20 ・ＤＡＤ出力サンプリング周期 ........................................ ・カウンタ 1 サブ入力選択 ............................................ ・ＥＮ１，２入力論理設定 ............................................ ・ＣＬＥＡＲ１，２入力論理設定 ...................................... ・ＤＡＤ端子出力データ選択 .......................................... 22 22 22 22 22 ・ＯＵＴ１～４割り込み .............................................. 23 ・カウンタオーバーフロー割り込み..................................... 23 ⑫ R11(動作モード設定レジスタ 2) ....................................... 23 ・カウンタ 1，2 比較範囲選択 ......................................... ・カウンタ 1，2 接続選択 ............................................. ・カウンタ 1 比較方法 ................................................ ・絶対値比較の方式 .................................................. ・コンパレータ入力選択 .............................................. 偏差カウンタとしての使用例 .......................................... 24 24 24 24 24 27 ⑬ R12(拡張ステータス)................................................. 28 ⑭ R13(割り込みステータス)............................................. 29 １２．電気的特性.......................................................... 30 絶対最大定格 ....................................................... 推奨動作範囲 ....................................................... DC 特性 ............................................................. AC 特性 ............................................................. 30 30 30 31 基準クロック ........................................................ リードサイクル ...................................................... ライトサイクル ...................................................... リセットサイクル .................................................... 31 31 31 31 ① ② ③ ④ 動作タイミング ........................................................ 32 １３．タイミング・チャート(0.3V～2.7V) .................................... 33 ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ リードタイミング.................................................... ライトタイミング.................................................... リセットタイミング.................................................. カウント概略タイミング.............................................. カウント入力信号タイミング.......................................... カウント詳細タイミング(2 パルス L→H モード時) ....................... カウントイネーブル制御タイミング .................................... カウンタクリア制御タイミング(2 パルス L→H モード時).................. 偏差量表示用信号のタイミング........................................ 33 33 33 34 35 35 36 36 36 １４．使用回路例.......................................................... 37 ① CPU 接続回路例 ...................................................... 37 ② 偏差量表示回路例.................................................... 38 １５．取り扱い上の注意事項 ............................................... 39 １６．外形寸法図.......................................................... 41 １．概要 ＣＣＬ－４８Ｍは、ＣＭＯＳ構成の汎用カウンタＬＳＩです。 24 ビットのアップ／ダウンカウンタ 2 回路、24 ビットコンパレータを 4 回路及びプリスケーラ 8 ビット 2 回路等で構成されています。偏差カウウンタとして使用した場合はサチレーションゾーン、 インポジションゾーン・アラームゾーン等の設定ができ DAC 用出力(16 ビット.)偏差量表示用出力 等を備えています。 ２．概略仕様 -1- ３.ブロック図 -2- ４．端子配置図 -3- ５．端子－覧 -4- -5- 入力 U ： プルアップ抵抗(50KΩ)内蔵入力 入力 D ： プルダウン抵抗(50KΩ)内蔵入力 出力＊ : プルアップ抵抗(50KΩ)付オープンドレイン出力 (ワイヤードオア可能) Ｘ ： モード設定により変更できます。 入(出)力 : 単独動作モード時のみ出力となります。 ６．端子の機能([ ]内の数字は端子番号) ―――――― RESET [2] ・ローレベルの信号を入力することにより、内部をリセットします。 ・リセット後は全レジスタ(R0～R11)と入出力バッファに 0 を書き込み、カウンタ 1，2 にカウ ント可コマンドを書き込んだ状態になります。 ─── INT [3] ・CPU に対する割り込み要求信号の出力端子です。 ・プルアップ抵抗付オープンドレイン出力ですので、ワイヤードオア接続ができます。 ・割り込みステータス R13 を読み出す事により、リセットされ H レベルに復帰します。 ── CS [4］ ・ローレベルを入力することにより、RD，WR 信号が有効となります。 A0，A1 [5，6] ・CCL-48M 内部アドレスの入力端子です。通常は CPU システムのアドレスバス下位 2 ビットを接 続します。 ── WR [7] ・CS 信号がローレベルの時に有効で、この端子をローレベルからハイレベルに変化させると、 データバスの内容がコマンドバッファまたは入出力バッファに書き込まれます。 ── RD [8] ・CS 信号がローレベルの時に有効で、この端子をローレベルにするとステータスまたは入出力 バッファの内容がデータバス D0～D7 に出力されます。 CLOCK [9](シュミットトリガ入力) ・CCL-48M 内部回路の制御用クロック信号の入力端子です。 ・カウント最高周波数は、このクロック周波数の 1／3 となります。 -6- D0～D7 [11-8] ・3 ステート双方向のデータバスで、CPU システムのデータバスに接続します。 POSI [19](プルダウン抵抗内蔵) (P14 参照) ・DAD 出力データの論理を設定します。 ・L レベルで負論理、H レベルで正論理となります。 BI [20](プルダウン抵抗内蔵) (P14 参照) ・DAD 出力データのコードを設定します。 ・L レベルでオフセットバイナリ、H レベルでバイナリとなります。 L16 [21](プルダウン抵抗内蔵) (P14 参照) ・DAD 出力データのビット長を設定します。 ・L レベルで 12 ビット、H レベルで 16 ビットとなります。 EN1，EN2 [22，23](プルアップ抵抗内蔵) ・カウンタ 1，2 のカウントイネーブル信号の入力端子です。 ・この信号が OFF の間に入力されたカウント用パルスは無視されます。 ・信号の論理設定ができます。(R10 ビット 13 初期状態は正論理) ・48 ビットカウンタ時には、EN1 のみ有効となります。 CLEAR1，CLEAR2 [24，25](プルアップ抵抗内蔵) ・カウンタ 1，2 のクリア信号の入力端子です。 ・エッジ検出入力なので、信号を入力し続けてもリセット後にカウントできます。 ・信号の論理は設定できます。 (R10 ビット 14 初期状態は立ち下がりエッジ) ・48 ビットカウンタ時には、CLEAR1 のみ有効となります。 IN1U／A，IN1D／B，IN2U／A，IN2D／B [28～31](プルアップ抵抗内蔵) ・カウンタのカウントパルスの入力端子です。 ・入力方法、論理を設定できます。(P34 １３.⑤「カウント概略タイミング」参照) (R10 ビット 0～5 初期状態は 2 パルス L→H 入力) UP1，DOWN1 [32，33] ・IN1U／A，IN1D／B 端子に入力された信号が、CLOCK に同期した UP，DOWN パルスに変換されて 出力されます。 ・外部に F／V コンバータを接続することにより速度電圧が得られます。 ・入力 I／F で位相差信号逓倍入力モードを使用した場合には逓倍結果が出力されます。 ・出力パルスは、CLOCK 信号 1 周期幅の正論理パルスです。 UP2，DOWN2 [34，35] ・UP1，DOWN1 と同様に IN2U／A，IN2D／B 端子に入力された信号をもとに出力します。 DAD0～DAD15 [36～41，43～52] ・D／A コンバータ用偏差データの出力端子です。L16 端子により 12 ビット／16 ビットの選択が できます。 -7- ・データコード(バイナリ／オフセットバイナリ)、論理、変化する最短周期の設定ができます。 ・DAD 出力を 12 ビットに設定した場合には、DAD12～DAD15 端子にプリスケーラ出力信号が出力 されます。(正論理、パルス幅＝CLOCK の L レベル幅) DAD12 端子 DAD13 端子 DAD14 端子 DAD15 端子 プリスケーラ 1 のカウントアップパルスの出力 〃 のカウントダウンパルスの出力 プリスケーラ 2 のカウントアップパルスの出力 〃 のカウントダウンパルスの出力 ・DAD 出力が不要の場合には、DAD0～DAD11 端子にコンパレータ出力の 3 信号(＜，＝，＞)を 4 組分出力することができます。 (P20 １１．⑪ R10 「DAD 出力データ選択」を参照) OUT1～4 [53～56] ・コンパレータの出力端子で、比較方法、論理を設定できます。 ZER01 [59] ・カウンタ１がカウント可状態(EN1＝ON，カウンタ 1 動作可コマンド実行後)で、カウンタ 1 の 内容がゼロの時に H レベルになります。 ZER02 [60] ・ZER01 と同様にカウンタ 2 がカウント可状態で、カウンタ 2 の内容がゼロの時に H レベルにな ります。 ・48 ビットカウンタ時には、48 ビットの状態を出力します。 SAT [61] ・DAD 出力はカウンタ 1 の下位 12 ビットあるいは 16 ビットの値を出力しますが、カウンタ 1 の内容がこの範囲外になった場合には SAT 端子が H レベルとなり DAD 出力データがサチレーシ ョン制御(最大または最低値に固定)されます。 ――――― DSPL [62] ・偏差量表示の為の外部ラッチ用のクロックを出力します。 (P15 ７．⑧ 偏差量表示用データ出力」参照) ───── DSPC [63] ・偏差量表示の為の外部シフトレジスタ用のクロックを出力します。 ───── DSPD [64] ・偏差量表示の為のシリアルデータを負論理で出力します。 VDD [27，57]GND[1，10，26，42，58] ・電源入力端子 5V±5%を入力します。(全端子に入力して下さい) -8- ７．内部機能 ① CPU I／F ・A0，A1 端子にアドレスバス 0，1 を接続することにより、4 番地分のエリアを使用します。 (P16「８．マップ」参照) ・0 番地はコマンドの書き込み／ステータスの読み出し用で、1～3 番地はデータの入出力バッ ファヘの書き込み／読み出し用となります。 (1 番地がデータの下位、3 番地が上位) ・データ読み出し 読み出しコマンドを入力するとレジスタの内容が入出力バッファにコピーされますので、そ の後 1～3 番地よりデータを読み出します。 ・データ書き込み 入出力バッファ(1～3 番地)にデータを書き込み後、書き込みコマンドを入力すると入出力 バッファの内容がレジスタに書き込まれます。 ・データの 1 バイトのみの書き換えは、読み出しコマンドを入力して入出力バッファにレジス タの内容をコピー後、データ 1 バイト分を書き換えて書き込みコマンドを入力します。 ─── ・INT端子はプルアップ抵抗(17K～100KΩ)内蔵オープンドレイン出力ですので、CCL-48M を複数 ─── 個 使 用 す る 場 合 に そ れ ぞ れ の INT 端 子 を ワ イ ヤ ー ド オ ア 接 続 す る こ と が で き ま す 。 (内部プルアップ抵抗値が高いため、TTL を接続する場合には外部でもプルアップした方が 確実な H レベルとなります。) -9- ② カウントパルス入力 I／F ・CCL-48M にはカウントパルスの入力端子がアップ／ダウン 2 組有ります。 ・カウントのタイミングは立ち下がり、立ち上がりエッジの選択ができます。 ・カウントパルスとしては次の方式に対応できます。 アップパルスとダウンパルスの入力 (L→H のエッジでカウント) アップパルスとダウンハルスの入力 (H→L のエッジでカウント) パルス(L→H)と方向信号(H＝カウントアップ) パルス(H→L)と方向信号(L＝カウントアップ) 90 度位相差信号 2 逓倍 90 度位相差信号 4 逓倍 ・基準クロックに同期したカウント用内部パルスが UP，DOWN 端子に出力されます。この信号は 90 度位相差信号逓倍モード時には逓倍されています。 F／V コンバータを外部に接続すれば、エンコーダ信号でタコジェネレータの代用ができます。 (図 1 参照) ③ プリスケーラ ・8 ビットのプリスケーラを 2 回路内蔵しています。IN1U／A，IN1D／B 用のプリスケーラ 1(R2， R4)と IN2U／A，IN2D／B 用のプリスケーラ 2(R3，R5)です。 ・R2，R3 に 0～255 を設定することにより、U／A，D／B に入力したカウント用パルスを 1／1～1／256 に分周してからカウントできます。 ・L16 端子を L レベルにすると DAD12～DAD15 端子からプリスケーラの出力パルスを出力するこ とができます。 ・プリスケーラのカウント値は R4，R5 レジスタから読み出せます。 (n は R2，R3 に設定した値) カウントアップ時の値の変化 0→1→2→…→n→0→1→… (n→0 に変化する時にカウンタ R0，R1 がカウントします) カウントダウン時の値の変化 0→n→n-1→…→1→0→n→… (0→n に変化する時にカウンタ R0，R1 がカウントします) ・プリスケーラ 1 はカウンタ 1 リセットコマンド，CLEAR1 信号，R2 の書き込みにより 0 にリセ ットされます。 - 10 - ・プリスケーラ 2 も同様にカウンタ 2 リセットコマンド，CLEAR2 信号，R3 の書き込みにより 0 にリセットされます。 但し、カウンタ 1 が偏差カウンタとして動作している時、または 48 ビットカウンタモー ドの時にはプリスケーラ 1 のリセットタイミングの時だけプリスケーラ 1 と同時にリセット されます。 ・プリスケーラ 1 は、EN1 端子が OFF 時とコマンドによりカウンタ 1 停止中の時には、カウント 動作が停止し IN1U／A，IN1D／B 端子から入力されたカウントパルスを無視します。 ・プリスケーラ 2 も同様に EN2 端子とコマンドにより制御されます。 但し、カウンタ 1 が偏差カウンタとして動作している時、または 48 ビットカウンタモー ドの時にはプリスケーラ 1 と同時にカウント可／停止となります。 ④ カウンタ 1 ・24 ビットのアップ／ダウンカウンタです。 ・カウントパルスの入力はメイン入力とサブ入力の 2 組有り、カウンタ 1 は偏差カウンタとし ても動作できます。(R10 ビット 11) ・偏差カウンタとして動作させる場合には、IN1U／A，IN1D／B 入力と IN2U／A，IN2D／B 入力を 使用します。 ・下位 12 ビットまたは 16 ビットを DAD 端子に出力できます。その場合、上位 12 ビットまたは 8 ビットによりサチレーション制御が行われます。 ・CLEAR1 信号、またはカウンタ 1 リセットコマンドにより 0 にセットされます。 ・EN1 信号、またはカウンタ 1 カウント停止コマンドによりカウント動作を停止できます。 ＜図 2＞ ⑤ カウンタ 2 ・24 ビットのアップ／ダウンカウンタです。 ・カウンタ 1 のボロー／キャリーを入力としてカスケード接続することもできます。 (R11 ビット 2) ・カスケード接続しない場合のパルス入力は図 3 の様に入力信号、プリスケーラ出力から選択 できます。(R10 ビット 6，7) ・CLEAR2 信号、カウンタ 2 リセットコマンドにより 0 にリセットされます。 但し、48 ビットカウンタモード時にはカウンタ 1 のリセットタイミングの時だけカウンタ 1 と同時にリセットされます。 ・EN2 信号、カウンタ 2 停止コマンドによりカウント動作を停止できます。 但し、 48 ビットカウンタモード時にはカウンタ 1 の動作可／停止により同時に制御されます。 ・カウンタ 1 を偏差カウンタとして使用した場合は IN1，IN2 どちらをカウントするかが選択で きます。 - 11 - ⑥ コンパレータ 1～4 ・24 ビットのコンパレータで、＜，＝，＞の判別ができます。 ・比較用データは R6～R9 に設定し、カウンタ 1 またはカウンタ 2 と比較できます。全コンパレ ータで同―カウンタを選択する事もできます。 ・データの範囲は 0～＋16，777，215 または－8，388，608～＋8，388，607 から比較するカウ ンタ毎に選択します。(R11 ビット 0，1) ・カウンタ 1 と比較する場合には絶対値比較もできます。(R11 ビット 3) ・カウンタ 1 を偏差カウンタとして使用した場合はコンパレータを偏差領域内の設定に使用し ます。 ・カウンタ 1 とカウンタ 2 をカスケード接統した場合には、コンパレータ 1 と 2、コンパレータ 3 と 4 もカスケード接続となり、48 ビットのコンパレータ 2 回路となります。(コンパレー タ 1，3 が下位) ・コンパレート結果 12 信号と組合せ信号から選択して OUT1～OUT4 端子に出力できます。(R11 ビット 8～15) OUT1，2 端子に出力できるのは次のうちの 2 信号です。 ・(R6)＜(カウンタ) ・(R6)＝(カウンタ) ・(R6)＞(カウンタ) ・(R7)＜(カウンタ) ・(R7)＝(カウンタ) ・(R7)＞(カウンタ) ・(R6)＜(カウンタ)＜(R7) ・(カウンタ)＜(R6)または(R7)＜(カウンタ) OUT3，4 端子に出力できるのは次のうちの 2 信号です。 ・(R8)＜(カウンタ) - 12 - ・(R8)＝(カウンタ) ・(R8)＞(カウンタ) ・(R9)＜(カウンタ) ・(R9)＝(カウンタ) ・(R9)＞(カウンタ) ・(R8)＜(カウンタ)＜(R9) ・(カウンタ)＜(R8)または(R9)＜(カウンタ) 48 ビットカウンタ時には OUT1～4 端子に次のうちの 4 信号を出力できます。 ・(R7，6)＜(カウンタ R1，0) ・(R7，6)＝(カウンタ R1，0) ・(R7，6)＞(カウンタ R1，0) ・(R9，8)＜(カウンタ R1，0) ・(R9，8)＝(カウンタ R1，0 ) ・(R9，8)＞(カウンタ R1，0) ・(R7，6)＜(カウンタ R1，0)＜(R9，8) ・(カウンタ R1，0)＜(R7，6) または(R9，8)＜(カウンタ R1，0) ⑦ D／A コンバータ用偏差データ出力機能 ・カウンタ 1 の下位 12 ビットまたは 16 ビットを D／A コンバータ用の数値コードに変換して DAD0 ～DAD15 の端子に出力します。 ・D／A コンバータのデータ論理、ビット長、数値コードの選択は POSI，BI，L16 端子を H また は L レベルにしてハード的に設定します。 ・R0 の偏差データが D／A コンバータのビット長以上になった場合にはサチレーション制御され、 最大値または最低値が出力されます。 12 ビット時でカウント値が －2048 以下の時 → －2048 を出力 12 ビット時でカウント値が ＋2047 以上の時 → ＋2047 を出力 16 ビット時でカウント値が－32768 以下の時 → －32768 を出力 16 ビット時でカウント値が＋32767 以下の時 → ＋32767 を出力 ・R0 の比較範囲設定、48 ビット力ウンタモード設定、偏差カウントモードの設定に関係なく、 常に 24 ビット偏差データであるとしてコード変換するので注意して下さい。 - 13 - - 14 - ⑧ 偏差量表示用データ出力 ───── ───── ───── ・偏差量を LED 等で表示するためのデータを出力できます。その為の端子が、DSPD ，DSPC ，DSPL 端子です。 ・シリアルデータで出力するため、外部にシフトレジスタ(SIPO)が必要となります。 (P38. 使用回路例 ②参照) ・データは、偏差量の絶対値 15 ビットと符号 1 ビットで構成され、出力順序は上位ビット→下 位ビット→符号の順です。 (負論理データ、符号は H＝正／L＝負) 出力信号のタイミング - 15 - ８．マップ 入出力バッファは 24 ビットの双方向ラッチバッファーでビット 0 が最下位ビットです。 CCL-48M 内部レジスタの読み出し／書き込みはすべて入出力バッファを経由して行われます。 入出力バッファ 1～3 番地の読み出し／書き込み順序は任意です。 入出力バッファとレジスタ間のデータ転送(コピー)はカウントタイミングと異なるタイミング で行われますので、カウント中でもレジスタの読み出し／書き込みができます。 - 16 - ９．コマンド ＊ カウンタのリセットビットは記憶されないので、リセット解除コマンドは不要です。 ×印は 0 または 1(制御コマンドの組合せも可) 例 0B(HEX)…カウンタ 1，2 をリセットし、カウンタ 1 は 動作可、カウンタ 2 は停止させる。 R4，R5，R12，R13 は読み出し専用レジスタ 注意： 上記以外のコマンドを書き込むと、正規な動作をしなくなる事があります。 - 17 - １０．ステータス ・OUT1～4 端子モニタ OUT1～4 端子の信号の状態を確認できます。 ・カウンタ 1，2 カウント停止中 カウント動作可／停止の制御は EN1，EN2 入力端子からと、CPU からのコマンド書き込 みにより行えます。 カウンタはどちらかが停止状態の時にカウント停止し、ステータスが 1 になります。EN 1，EN2 端子の状態は拡張ステータスで確認する事ができます。 ・入出力バッファ状態 内部レジスタ，入出力バッファ間のデータ転送は、コマンド書き込み後に CLOCK 信号に同 期して行われます。 CPU からレジスタの変更、読み出しを行う周期が CLOCK 信号 4 周期以下の場合にはデータ 転送終了前に書き込み中のデータを変更してしまったり、不定データの読み出しを行ってし まう可能性があります。 その場合に、このステータスが 0 になるのを待って処理を進めます。 ・割り込みリクエスト ─── CCL-48M がINT信号を出力(L レベル)している時に 0 になります。 - 18 - １１．内部レジスタ (R／W:読み出し／書き込み可 R:読み出しのみ可) 注意： 8 ビットのレジスタを読み出した場合、上位 16 ビットはオール 0 となり、書き込み時 には無視されます。 ① R0 カウンタ 1 ・24 ビットアップ／ダウンカウンタです。 ・1 番地が下位バイト、3 番地が上位バイトです。 ・書き込み、読み出しのタイミングは、カウントのタイミングと非同期制御されるのでカウン ト中でも書き込み、読み出しができます。 ② R1 カウンタ 2 ・カウンタ 1 と同様な 24 ビットアップ／ダウンカウンタです。 ③ R2 プリスケーラ 1 設定値 ・プリスケーラ 1 のプリスケール値の設定／読み出しを行います。 ・設定範囲は 0～255 であり、0 の時に 1／1，255 の時に 1／256 に分周されます。 ・このレジスタに書き込みを行うと設定値が記憶されると同時にプリスケーラ 1 がリセットさ れます。 ④ R3 プリスケーラ 2 設定値 ・R2 と同様にプリスケーラ 2 のプリスケール値の設定／読み出しを行います。 ⑤ R4 プリスケーラ 1 カウント値 ・プリスケーラ 1 の現在のカウント値を読み出せます。 ⑥ R5 プリスケーラ 2 カウント値 ・プリスケーラ 2 の現在のカウント値を読み出せます。 - 19 - ⑦ R6 コンパレートデータ 1 ・コンパレータ 1 用の比較データです。 ・1 番地が下位ビット、3 番地が上位ビットです。 ・ 48 ビットカウンタ時には、データ 1 の下位 24 ビットとなります。 ⑧ R7 コンパレートデータ 2 ・R6 と同様にコンパレータ 2 用の比較データです。 ・48 ビットカウンタ時には、データ 1 の上位 24 ビットとなります。 ⑨ R8 コンパレートデータ 3 ・R6 と同様にコンパレータ 3 用の比較データです。 ・48 ビットカウンタ時には、データ 2 の下位 24 ビットとなります。 ⑩ R9 コンパレートデータ 4 ・R6 と同様にコンパレータ 4 用の比較データです。 ・48 ビットカウンタ時には、データ 2 の上位 24 ビットとなります。 ⑪ R10 (動作モード設定レジスタ 1) - 20 - 入力仕様(n は 1 または 2) A／B 相入力の時には A 相を INnU／A に、B 相を INnD／B に接続します。 A 相が B 相より進んでいる時にカウントアップ、遅れている時にカウントダウンします。 (P34 １３．⑤「カウント概略タイミング」参照) 注意： 入力仕様を設定または変更する事によりカウントパルスが入力されたとみなしてカウ ントする場合があります。その場合にはカウンタ停止コマンド実行中に設定して下さい。 - 21 - ・ＤＡＤ出力サンプリング周期 通常 DAD 出力はパルスが入力される毎に変化します。従って 5MHz の入力では DAD 出力が 200nsec 毎に変化する事になります。 DAD 出力の変化する周期を長くしたい場合には、ここで設定します。 設定した周期よりも高速のパルスを入力した場合には DAD 出力は 2 以上ずつ変化すること になります。 ・カウンタ 1 サブ入力選択 カウンタ 1 を偏差カウンタとして使用する場合に 1 にします。 この場合カウンタ 1 の動作は、入力 1 のアップパルスと入力 2 のダウンパルスでカウン トアップし、入力 1 のダウンパルスか入力 2 のアップパルスでカウントダウンします。 ・ＥＮ１，２入力論理設定 カウンタ 1，2 の動作可／停止をハード的に制御するための EN1，EN2 入力信号の論理を 設定します。 設定＝0 L レベルで停止、H レベルで動作可 設定＝1 H レベルで停止、L レベルで動作可 ・ＣＬＥＡＲ１，２入力論理設定 カウンタ 1，2 をハード的にリセットするための CLEAR1，CLEAR2 入力信号の論理を設定 します。 設定＝0 H→L に変化した時にリセット 設定＝1 L→H に変化した時にリセット ・ＤＡＤ端子出力データ選択 D／A コンバータ接続用に DAD０～DAD15 の端子がありますが、D／A コンバータを使用し ない場合にはこれらの端子にコンパレータ 1～4 の全出力信号を出力することができます。 その場合には全て正論理で下記の様になります。 DAD12～15 についには L16 端子レベルによります。 DAD0 端子 ：コンパレータ 1 の(データ)＜(カウンタ) DAD1 端子 ： 〃 の(データ)＝(カウンタ) DAD2 端子 ： 〃 の(データ)＞(カウンタ) DAD3 端子 ：コンパレータ 2 の(データ)＜(カウンタ) DAD4 端子 ： 〃 の(データ)＝(カウンタ) DAD5 端子 ： 〃 の(データ)＞(カウンタ) DAD6 端子 ：コンパレータ 3 の(データ)＜(カウンタ) DAD7 端子 ： 〃 の(データ)＝(カウンタ) DAD8 端子 ： 〃 の(データ)＞(カウンタ) DAD9 端子 ：コンパレータ 4 の(データ)＜(カウンタ) DAD10 端子： 〃 の(データ)＝(カウンタ) DAD11 端子： 〃 の(データ)＞(カウンタ) - 22 - ・ＯＵＴ１～４割り込み このビットを 1 にすると各々の端子に設定したコンパレート信号が ON になった時に両端 子が L レベルになります。 ・カウンタオーバーフロー割り込み ─── このビットを 1 にするとカウンタのキャリー及びボローが発生した時に、INT端子が L レ ベルになります。 ソフトウェアでカウントする事によりカウントビット数を拡張できます。 ─── 注意： ビット 16～21 で 1 に設定した条件がどれか 1 つでも発生するとINT端子が L レベルに なります。 ⑫ R11(動作モード設定レジスタ 2) *カウンタ 1，2 を接続し 48 ビットカウンタとした場合には無視されます。 - 23 - ・カウンタ 1，2 比較範囲選択 カウンタの動作は変化しませんが、カウントデータを数値として認識する方法が変わります。 1 を設定すると、カウントデータの最上位ビットが 1 の場合に負数(2 の補数表現)と認識 します。 ・カウンタ 1，2 接続選択 カウンタ 1，2 を CCL-48M 内部でカスケード接続し 48 ビットカウンタとする場合に 1 にし ます。この選択によりコンパレータもカスケード接続されます。 ・カウンタ 1 比較方法 カウンタ 1 をコンパレート入力とする場合、絶対値比較ができます。 注意： 絶対値比較をする場合には、比較データ 800000H を±8，388，608 と判別させるため カウンタ 1 比較範囲選択のビット 0 を 0 にして正数設定として使用して下さい。 それによってカウンタ 1 と絶対値比較するコンパレートデータ(R6～R9)は 000000H～800000H の値を設定することができます。 ・絶対値比較の方式 │カウント値│ ＜，＝，＞ コンパレータ設定値 ＜，＝，＞は R11 の OUT 出力選択で設定します。 ・コンパレータ入力選択 コンパレートデータ R6～R9 と比較するカウンタを選択します。 - 24 - 注意："＜"…(コンパレートデ－タ)＜(カウンタ) "＝"…(コンパレートデ－タ)＝(カウンタ) "＞"…(コンパレートデ－タ)＞(カウンタ) 48 ビットカウンタ時には R7・R6 がコンパレータ 1 のデータとなり、R9・R8 がコンパレー タ 2 のデータとなります。 ＊この論理選択は出力端子だけであり、割り込みの要因となるのは条件が成立した時です。 - 25 - 注意: "＜"…(コンパレートデータ)＜(カウンタ) "＝"…(コンパレートデータ)＝(カウンタ) "＞"…(コンパレートデータ)＞(カウンタ) ビット 23～16 に関して、48 ビットカウンタ時にはビット 7～0 と同じ定義になります。 ＊ この論理選択は出力端子だけであり、割り込みの要因となるのは条件が成立した時です。 - 26 - 偏差カウンタとしての使用例 レジスタの設定 Ⅰ）R10 ① 偏差カウンタのコマンドパルスはアップパルス／ダウンパルスの 2 パルス入力を立が上 がりエッジでカウントする。 ② フィードバックパルスは A／B 相入力を 4 逓倍してカウントする。 ③ カウンタ 2 はコマンドパルスをカウントする。 ④ DAD 出力のサンプリング同期は入力クロックの 1／16 とする。 ⑤ カウンタ 1 を偏差カウンタとして使用する。 ⑥ EN 入力は負論理とする。 ⑦ CLEAR は負論理とする。 ⑧ DAD に偏差量を出力する。 ⑨ 偏差量がポジションゾーン、アラームゾーンに入ったとき割り込み出力する。 ⑭ 偏差カウンタがオーバーフローしたら割り込みを出力する。 Ⅱ）R11 ⑪ インポジションゾーンを絶対値入力する。 ⑫ 偏差カウンタ、カウンタ 2 を 24 ビットとして使用する。 ⑬ インポジションゾーンを絶対値入力する。 ⑭ R6 をインポジションゾーンデータとして使用する。 ⑮ R7 をアラームゾーンデータとして使用する。 ⑯ インポジションゾーンを(偏差量)＜R6 とする。 ⑫ インポジション出力を負論理とする。 ⑬ アラームゾーンを(偏差量)＞R7 とする。 ⑲ アラーム出力を負論理とする。 - 27 - ⑬ R12(拡張ステータス) ─── ・ビット 7～0 は現在のコンパレート結果を示し、ビット 15～8 はINT出力が H→L に変化した時 のコンパレート結果のラッチデータです。 - 28 - ⑭ R13(割り込みステータス) このステータスは読み出しコマンドにより入出力バッファヘ転送後、自動的にリセットされ ─── ます。また同時にINT出力も H レベルに復帰します。 キャリー割り込み カウンタの値が、FFFFFFH→000000H に変化した時に発生します。 ボロー割り込み カウンタの値が、000000H→FFFFFFH に変化した時に発生します。 - 29 - １２．電気的特性 ① 絶対最大定格 ② 推奨動作範囲 ③ DC 特性 (CCL-48M に流れ込む電流を＋，流れ出す電流を－としています) ＊1 無負荷、基準クロック 15MHz，カウンタ 1，2 が 5MHz カウント時 ＊2 EN1，EN2，CLEAR1，CLEAR2，IN1U／A，IN1D／B，IN2U／A，IN2D／B 端子 ＊3 '＊2'以外の入力端子 ＊4 SINGLE，POSI，BI，L16 端子 ＊5 '＊4'以外の入力端子 ＊6 INT 端子 ＊7 INT 以外の出力端子 - 30 - ④ AC 特性 基準クロック リードサイクル ライトサイクル リセットサイクル - 31 - 動作タイミング # 1 ＝ 5ｔCLK ＋ 31 # 6 ＝ 8ｔCLK ＋ 59 # 2 ＝ ｔCLK － 10 # 7 ＝ 8ｔCLK ＋ 43 # 3 ＝ 5ｔCLK ＋ 48 # 8 ＝ 8ｔCLK ＋ 43 # 4 ＝ ｔPWL － 16 # 9 ＝ 8ｔCLK ＋ 43 # 5 ＝ 8ｔCLK ＋ 42 #10 ＝ 8ｔCLK ＋ 58 注１ A／B 相信号のうち片方の信号が安定状態であれば、もう片方の信号が 6ｔCLK 以下の幅で 変化してもカウントはしません。 - 32 - １３．タイミング・チャート(0.3V～2.7V) ① 基準クロック ② リードタイミング ③ ライトタイミング ④ リセットタイミング - 33 - ⑤ カウント概略タイミング - 34 - ⑥ カウント入力信号タイミング ⑦ カウント詳細タイミング(2 パルス L→H モード時) - 35 - ⑧ カウントイネーブル制御タイミング (2 パルス L→H モード、EN 正論理入力時) ⑨ カウンタクリア制御タイミング(2 パルス L→H モード時) ⑩ 偏差量表示用信号のタイミング - 36 - １４．使用回路例 ① CPU 接続回路例 - 37 - ② 偏差量表示回路例 - 38 - １５．取り扱い上の注意事項 ①設計上の注意 (1)瞬 時 た り と も 絶 対 最 大 定 格 を 越 え な い 様 に し て 下 さ い 。 (2)周 囲 か ら の 発 熱 の 影 響 を 避 け 、 Ｌ Ｓ Ｉ の 周 囲 温 度 は で き る だ け 低 く 保 つ 様 に し て 下 さ い 。 (3)ラ ッ チ ア ッ プ 現 象 が 発 生 す る と 発 熱 、 発 煙 の 恐 れ が あ る た め 以 下 の 点 に 注 意 し て 下 さ い。 ・入出力端子の電圧レベルをＶＤＤよりも上げない、またＧＮＤより下げないで下さい。 電源投入時のタイミングも考慮して下さい。 ・異常ノイズがＬＳＩに加わらない様にして下さい。 ・未使用入力端子の電位をＶＤＤまたはＧＮＤに固定して下さい。 ・出力短絡をしないで下さい。 ・高電圧発生回路からの誘導、静電気などからの保護して下さい。 (4)ノ イ ズ 、 サ ー ジ 、 静 電 気 な ど に よ る 過 電 圧 が Ｌ Ｓ Ｉ に 加 わ ら な い 様 に し て 下 さ い 。 ②輸送・保管上の注意 (1)Ｌ Ｓ Ｉ お よ び 包 装 は 、 丁 寧 に 取 り 扱 っ て 下 さ い 。 投 げ た り 、 落 と し た り す る と Ｌ Ｓ Ｉ を 破 損 さ せる原因になります。 (2)水 ぬ れ の 心 配 が あ る 場 所 や 直 射 日 光 の 当 た る 場 所 で は 保 管 し な い で 下 さ い 。 (3)有 毒 ガ ス （ 腐 食 性 ガ ス 等 ） の 発 生 す る 場 所 や 塵 埃 の 多 い 所 に は 保 管 し な い で 下 さ い 。 (4)保 管 に は 帯 電 防 止 処 理 さ れ た 収 納 容 器 を 使 用 し 、 Ｌ Ｓ Ｉ に 荷 重 が 加 わ ら な い 様 に し て 下 さい。 ③実装上の注意 (1)静 電 気 に よ る 破 損 を 防 ぐ た め 次 の 点 に 注 意 し て 下 さ い 。 ・作業領域内に設置された装置、治具等はアースをして下さい。 ・ 作 業 台 表 面 は 導 電 性 マ ッ ト 等 (抵 抗 成 分 を も つ も の )で ア ー ス し て 下 さ い 。 作業台表面が低抵抗の金属の場合、帯電したＬＳＩが直接接触すると急激に放電 が生じ、ＬＳＩを破損するおそれがあります。 ・ＬＳＩ表面をバキュームでピックアップする場合は、ピックアップの先端に導電性ゴム などを使用し帯電防止して下さい。また、ＬＳＩのリード端子との接触部はできるだけ抵 抗成分の高いものを使用して下さい。 ・ＬＳＩ端子と接触する可能性のあるピンセットは静電気防止用のものを使用し、できる だけ金属ピンセットの使用は避けて下さい。 ・ＬＳＩ実装基板は間隔を開けて帯電防止したボード入れに置くなどして、直接重ね合わ せない様にして下さい。摩擦帯電および放電が生じる原因となります。 (2)作 業 者 は リ ス ト ス ト ラ ッ プ を 着 け 、 １ Ｍ Ω 程 度 の 抵 抗 を 通 し て ア ー ス し て 下 さ い 。 (3)は ん だ ご て は こ て 先 を ア ー ス し 、 低 電 圧 用 の も の を 使 用 し て 下 さ い 。 (4)Ｌ Ｓ Ｉ ま た は そ の 収 納 容 器 は 、 高 電 界 発 生 部 (CRT上 な ど )の 近 く に は 置 か な い で 下 さ い 。 (5)全 体 加 熱 は ん だ 付 け 方 法 を 使 用 さ れ る 場 合 に は 、 １ ２ ５ ℃ ２ ０ 時 間 の 高 温 排 湿 処 理 を お願いします。 - 39 - (6)熱 ス ト レ ス 軽 減 の た め 赤 外 線 リ フ ロ ー に よ る は ん だ 付 け 実 装 に つ い て は 遠 ・ 中 赤 外 線 によるリフローを推奨します。 製品の流れ 遠赤外線ヒータ（プリヒータ） 中赤外線ヒータ（リフローヒータ） ・共晶はんだの場合 パッケージ表面及び基板表面温度は、最大２３０℃で、２１０℃以上が３０秒以内で 実施して下さい。 温度℃ 230 210 150 120 時間 30～ 60秒 30秒 以 内 ・鉛フリーはんだの場合 パッケージ表面及び基板表面温度は、最大２６０℃で、２２０℃以上が６０秒以内で 実施して下さい。 温度℃ 260 220 180 160 時間 60～ 120秒 60秒 以 内 (7)リ フ ロ ー 時 、 冷 却 時 の 温 度 昇 降 は 、 ３ ℃ ／ sec 以 下 で 実 施 し て 下 さ い 。 (8)リ フ ロ ー 回 数 は ２ 回 ま で と し て 下 さ い 。 (9)温 風 リ フ ロ ー の 場 合 は 遠 赤 外 線 リ フ ロ ー の 場 合 と 同 じ で す 。 (10)は ん だ ご て の 場 合 に は 、 リ ー ド 部 温 度 が ２ ６ ０ ℃ 以 下 １ ０ 秒 以 内 ま た は 、 ３ ５ ０ ℃ 以 下 ３秒以内で実施願います。 - 40 - ④その他の注意事項 (1)悪 環 境 下 （ 湿 度 、 腐 食 性 ガ ス 、 ゴ ミ な ど ） で 使 用 さ れ る 場 合 に は 、 防 湿 コ ー テ ィ ン グ 等 の使用についてもご検討下さい。 (2)パ ッ ケ ー ジ の 樹 脂 材 料 は 難 燃 性 材 料 を 使 用 し て い ま す が 、 不 燃 性 で は あ り ま せ ん の で 焼けたり燃えたりすると発煙、発火する場合があります。発火および可燃物の近くでの 使用は避けて下さい。 (3)本 Ｌ Ｓ Ｉ は 民 生 機 器 （ 事 務 機 、 通 信 機 器 、 計 測 機 器 、 家 電 な ど ） に 使 用 さ れ る こ と を 意 図 して設計されています。高い品質、信頼性が要求され、その故障や誤動作が直接人命 を脅かしたり、人体に危害を及ぼす恐れのある装置（原子力制御、航空宇宙機、交通 信号、燃焼制御、各種安全装置など）に使用する際にはご注意下さい。 - 41 - １７．外形寸法図 64 ピン、プラスチック QFP(14×20) 外形図(単位:㎜) ≪注意≫ 本マニュアルは改良のため予告なく変更する場合があります。 また、マニアル内に記載された参考例、引用例は、第三者の特許あるいは著作権で保護さ れている可能性があります。本書はそれらを認可し譲渡するものではありません。 2005 年 11 月 18 日 改訂 No.DH00004-1 - 42 -