LE24CBK23MC - ON Semiconductor

注文コード No. N A 2 0 6 9
LE24CBK23MC
CMOS LSI
デュアルポートEEPROM
Two Wire Serial Interface
(2Kbit+2Kbit)
http://onsemi.jp
概要
デュアルポート EEPROM は、2 つの独立したバンクで構成されており、それぞれのバンクは専用の
制御端子により独立制御が可能である。2 つのバンクはそれぞれ独立した制御が可能であるが、内
部電源系統を共有している。また、インタフェースには 2 線式シリアルインタフェースを採用して
おり、システムの大幅なコストダウンと実装面積の低減化、低消費電力を実現するのに最適なデバ
イスである。
また、コンバインモードを搭載しており、COBM#端子を『L』に設定する事で 2 バンク構成(2k-bit
+ 2k-bit)を疑似的に 1 バンク構成 (4K-bit)として使用することが可能である。16 バイトのページ
ライト機能と合わせて使用することで書き込み出荷工程数の削減ができる。
本製品は、自社 CMOS EEPROM 技術を採用することにより、高速動作、高信頼性を実現している。
本製品のインタフェースは I2C bus 互換プロトコルであるため、小規模なパラメータ格納用不揮発
性メモリとして最適である。
また DDC2TM にも対応しており、ディスプレイ機器の EDID データ格納用メモリとしての使用も可能
である。
特長
・容量
・バンク構成
・単一電源
・インタフェース
・動作周波数
・低消費電流
：2Kbit(256×8bits)＋2Kbit(256×8bits)、トータル容量 4kbit
：2 バンク(2kbit + 2kbit)
：2.5～5.5V
：2 線式シリアル(I2C バス*), VESA DDC2TM 準拠**
：400kHz(max)
：スタンバイ時：5μA(max)
：読み出し時：0.8mA(max)
・ページライト機能 ：16 バイト
・リード機能
：シーケンシャルリード、ランダムリード
・書き換え回数
：106 回
・データ保持
：20 年
・出荷時データ
：FFh (全アドレス)
・高信頼性
：自社独自のシンメトリーメモリアレイ構成(USP6947325)を採用
SCL1,SDA1,SCL2,SDA2 端子にノイズフィルタ搭載
低電源電圧時の書き込み禁止機能搭載
*：I2C バスはフィリップス社の商標です。
※この製品は米国SST 社(Silicon Storage Technology, Inc.)のライセンスを受けています。
Semiconductor Components Industries, LLC, 2013
October, 2013
62012 SY 20120111-S00002 No.A2069-1/20
LE24CBK23MC
外形図
unit:mm (typ)
3434
4.9
0.64
6.0
3.9
8
1
2
0.2
0.4
(0.55)
0.15
(1.5)
1.75 MAX
1.27
SANYO : SOP8J(200mil)
ピン配置図
ピン名称
PIN.1
SCL2
クロック入力端子
PIN.2
SDA2
データ入出力端子
(Bank2 用)
SCL2
1
8
VDD
PIN.3
COBM#
バンク/コンバインモード切り替え
SDA2
2
7
WP#
PIN.4
GND
接地端子
COBM#
3
6
SCL1
PIN.5
SDA1
データ入出力端子
PIN.6
SCL1
クロック入力端子
PIN.7
WP#
ライトプロテクト端子
PIN.8
VDD
電源端子
GND
4
5
(Top view)
SDA1
(Bank1 用)
No.A2069-2/20
LE24CBK23MC
ブロック図
Bank1
X decoder
Address generator
Serial controller
Condition detector
Bank2
X decoder
Write controller
Serial controller
Input Buffer
EEPROM Array
(2K-bit)
Serial-Parallel converter
Address generator
WP#
High voltage generator
Y decoder & Sense AMP
Condition detector
COBM#
Bank Controller & Mode Decoder
SDA2
I/O Buffer
SDA1
I/O Buffer
SCL2
Input Buffer
SCL1
Input Buffer
Write controller
High voltage generator
EEPROM Array
(2K-bit)
Y decoder & Sense AMP
Serial-Parallel converter
動作概略
Bank１の制御信号は、SCL1,SDA1、Bank2 の制御信号は、SCL2,SDA2 である。各バンクの制御信号
は、一方のバンクの状態に関係なく独立制御が可能。2 つの独立した EEPROM が 1 パッケージに搭載
されているように扱う事が出来る。従って Bank1 側と Bank2 側は、2 系統の独立したシステムに対
して同時に使用する事が可能となっている。
COBM#端子により、バンクモード(2k+2k)とコンバインモード(内部を 4k-bit として扱う)の切り替
えが可能。コンバインモードでは Bank1 側の制御信号(SCL1,SDA2)を使用し、Bank1 と Bank2 の両方
へのアクセス。これにより 2 バンク構成(2k-bit+2k-bit)を疑似的に 1 バンク構成(4k-bit)として使
用する事が出来、1 系統の制御信号(SCL1,SDA1)にて Bank1 と Bank2 の領域へのアクセスが可能。コ
ンバインモードとバンクモードでのデータの相関性は保証され、コンバインモードでのライト、バ
ンクモードでのリードなど、モード状態を切り替えながらの使い方も可能である。
No.A2069-3/20
LE24CBK23MC
絶対最大定格
項目
記号
条件
定格値
unit
電源電圧
－0.5～＋6.5
V
DC 端子電圧
－0.5～＋5.5
V
－1.0～＋6.5
V
－65～＋150
℃
端子に対する瞬時電圧
保存周囲温度
＜20ns
Tstg
注：絶対最大定格以上のストレスが印加された場合、破壊を起こす恐れがある。
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能
的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。
動作範囲
項目
記号
条件
定格値
unit
動作電源電圧
2.5～5.5
V
動作周囲温度
－40～＋85
℃
DC電気的特性
項目
読み出し時消費電流
記号
ICC11
条件
VDD=2.5V～5.5V
min
typ
unit
max
f=400kHz
(Bank1 or Bank2 の
0.8
mA
1.6
mA
5
mA
8
mA
5
μA
1 バンク分の読み出し時)
読み出し時消費電流
ICC12
f=400kHz
(Bank1 & Bank2
同時読み出し時)
書き込み時消費電流
ICC21
f=400kHz
tWC=5ms
(Bank1 or Bank2 の
1 バンク分の書き込み時)
書き込み時消費電流
ICC22
f=400kHz
tWC=5ms
(Bank1 & Bank2
同時書き込み時)
待機時消費電流
ISB
VIN=VDD or GND
入力リーク電流
ILI
VIN=GND～VDD
－2.0
＋2.0
μA
出力リーク電流(SDA)
ILO
VOUT=GND～VDD
－2.0
＋2.0
μA
入力｢L｣レベル電圧
VIL
VDD*0.3
V
入力｢H｣レベル電圧
VIH
入力｢L｣レベル電圧(WP#ピン)
VIL_WP
VDD<4.0V
入力｢H｣レベル電圧(WP#ピン)
VIH_WP
※1)
低レベル出力電圧
VOL
IOL=0.7mA、VDD=2.5V
0.2
V
IOL=3.0mA、VDD=2.5V
0.4
V
IOL=3.0mA、VDD=5.5V
0.4
V
IOL=6.0mA、VDD=4.5V
0.6
V
0.7
VDD*0.7
V
VDD*0.2
VDD*0.7
V
V
※1：WP#ピンの VIH 実力値は 2.0V(VDD=5.0V)
端子容量/Ta=25℃,f=100kHz
項目
記号
条件
min
max
typ
unit
入出力容量
CI/O
VI/O=0V(SDA)
2
5
pF
入力容量
CI
VIN=0V(SCA 以外)
2
5
pF
注：この特性はサンプル値であり、100%テストされているわけではない。
No.A2069-4/20
LE24CBK23MC
AC 電気的特性
Fast Mode
項目
記号
VDD=2.5V～5.5V
min
typ
unit
max
スレーブ時 SCL クロック周波数
fSCLS
SCL クロック｢L｣時間
tLOW
1200
ns
SCL クロック｢H｣時間
tHIGH
600
ns
SDA 出力遅延時間
tAA
100
SDA 出力保持時間
tDH
100
ns
スタートコンディションセットアップ時間
tSU.STA
600
ns
スタートコンディションホールド時間
tHD.STA
600
ns
データ入力セットアップ時間
tSU.DAT
100
ns
データ入力ホールド時間
tHD.DAT
0
ns
ストップコンディションセットアップ時間
tSU.STO
600
ns
SCL・SDA 立ち上がり時間
tR
300
ns
SCL・SDA 立ち下がり時間
tF
300
ns
バス解放時間
tBUF
ノイズサプレッション時間
tSP
100
ns
書き込み時間
tWC
5
ms
0
400
900
1200
kHz
ns
ns
Standard Mode
項目
記号
VDD=2.5V～5.5V
min
typ
unit
max
スレーブ時 SCL クロック周波数
fSCLS
SCL クロック｢L｣時間
tLOW
4700
ns
SCL クロック｢H｣時間
tHIGH
4000
ns
SDA 出力遅延時間
tAA
100
SDA 出力保持時間
tDH
100
ns
スタートコンディションセットアップ時間
tSU.STA
4700
ns
スタートコンディションホールド時間
tHD.STA
4000
ns
データ入力セットアップ時間
tSU.DAT
250
ns
データ入力ホールド時間
tHD.DAT
0
ns
ストップコンディションセットアップ時間
tSU.STO
4000
ns
SCL・SDA 立ち上がり時間
tR
1000
ns
SCL・SDA 立ち下がり時間
tF
300
ns
バス解放時間
tBUF
ノイズサプレッション時間
tSP
100
ns
書き込み時間
tWC
5
ms
0
100
3500
4700
kHz
ns
ns
No.A2069-5/20
LE24CBK23MC
バスタイミング
tF
tHIGH
tLOW
tR
SCL
tSP
tSU.STA
tHD.STA
tHD.DAT
tSU.DAT
tSU.STO
SDA/IN
tSP
tBUF
tDH
tAA
SDA/OUT
ライトサイクルタイミング
tWC
SCL
SDA
D0
各端子の機能説明
(Bank1 用)
SCL1(シリアルクロック入力)端子
SCL1 端子は Bank1 側の領域をアクセスするためのシリアルクロック入力端子であり、SCL1 クロッ
ク信号の立ち上がり、立ち下がりエッジで信号処理を行う。
抵抗で VDD 電位にプルアップし、他のオープンドレイン(あるいはオープンコレクタ)出力のデバ
イスとワイヤードオア接続して使用する。
コンバインモード時は、SCL1 端子は Bank1,Bank2 の両バンクを制御するシリアルデータ入出力端
子になる。
SDA1(シリアルデータ入出力)端子
SDA1 端子は Bank1 側の領域への入出力にシリアルデータ転送を行うためのもので、信号入力端子
と、Nch 型トランジスタオープンドレイン出力端子から構成される。
SDA1 ラインも SCL1 ライン同様、抵抗で VDD 電位にプルアップし、他のオープンドレイン(あるい
はオープンコレクタ)出力のデバイスとワイヤードオア接続して使用する。
コンバインモード時は、SCL1 端子は Bank1,Bank2 の両バンクを制御するシリアルデータ入出力端
子になる。
(Bank2 用)
SCL2(シリアルクロック入力)端子
SCL2 端子は Bank2 側の領域をアクセスするためのシリアルクロック入力端子であり、SCL2 クロッ
ク信号の立ち上がり、立ち下がりエッジで信号処理を行う。
抵抗で VDD 電位にプルアップし、他のオープンドレイン(あるいはオープンコレクタ)出力のデバ
イスとワイヤードオア接続して使用する。
コンバインモード時は、SCL2 端子は無効である。
SDA2(シリアルデータ入出力)端子
SDA2 端子は Bank2 側の領域への入出力にシリアルデータ転送を行うためのもので、信号入力端子
と、Nch 型トランジスタオープンドレイン出力端子から構成される。
SDA2 ラインも SCL2 ライン同様、抵抗で VDD 電位にプルアップし、他のオープンドレイン(あるい
はオープンコレクタ)出力のデバイスとワイヤードオア接続して使用する。
コンバインモード時は、SCL2 端子は無効である。
次ページへ続く。
No.A2069-6/20
LE24CBK23MC
前ページより続く。
(共通端子)
WP#(ライトプロテクト)端子
WP#端子が｢L｣の時は、ライトプロテクトがイネーブルとなり、Bank1 内のすべてのメモリ領域、
及び Bank2 の全てのメモリ領域への書き込みが禁止される。リード動作については、WP#端子に関係
なく全領域へのアクセスが可能である。
COBM#(コンバインモード)端子
COBM#端子は、EEPROM 内部の動作をバンクモード/コンバインモードに切り替える為の端子である。
「H」状態でバンクモード、「L」状態でコンバインモードとして動作する。尚、コンバインモード時
は、SCL2 及び SDA2 端子はドントケアとして扱われる。
動作説明
1.スタートコンディション
SCL ラインが｢H｣レベルの時に、SDA ラインを｢H｣から｢L｣へ変化させることで、スタートコンディ
ションとなる。EEPROM としてのスレーブ動作はスタートコンディションで始まる。
2.ストップコンディション
SCL ラインが｢H｣レベルの時に、SDA ラインを｢L｣から｢H｣へ変化させることで、ストップコンディ
ションとなる。読み出しシーケンスの際、ストップコンディションを受け取ると、読み出し動作は
中断され、デバイスはスタンバイモードとなる。書き込みシーケンスの際、ストップコンディショ
ンを受け取ると、書き込みデータの取り込みを終了し、EEPROM の書き換え動作を開始する。
tSU.STA
tHD.STA
tSU.STO
SCL
SDA
3.データ転送
SCL ラインが｢L｣である期間に SDA ラインを変化させることで、データ転送を行う。SCL ラインが
｢H｣である期間に SDA ラインが変化すると、スタートあるいはストップコンディションとして認識さ
れる。
tSU.DAT
tHD.DAT
SCL
SDA
4.アクノリッジ
データ転送は、8 ビット連続して転送され、続いて 9 番目のクロックサイクル期間において、デー
タを受信するシステムバス上のデバイスが SDA ラインを｢L｣にして、データを受信したというアクノ
リッジ信号を返す。EEPROM の書き換え動作中は、アクノリッジ信号は返さない。
SCL
1
8
9
SDA
SDA
tAA
tDH
No.A2069-7/20
LE24CBK23MC
5.デバイス・アドレッシング
通信を行うために、システム上のマスタデバイスは、スレーブデバイスに対して、スタートコン
ディションを発生させる。引き続き、7 ビット長のデバイスアドレスと 1 ビット長のリード/ライト
命令コードを、SDA バス上に送ることで固有のスレーブデバイスと通信することができる。
デバイスアドレスの上位 4 ビットはデバイスコードと呼び、本製品は｢1010｣に固定されている。
LE24CBK23MC は、デバイスコードに続く 3 ビットのスレーブアドレス(Bank1:SA2,SA1、Bank2:SB2,SB1)
を内部に有し、出荷時はそれぞれ SA0=0,SA1=0,SA2=0 及び SB0=0,SB1=0,SB2=0 に設定されている。
SDA から入力されたデバイスコード＋スレーブアドレスと本製品のデバイスコード＋実装時に設
定したスレーブアドレスを比較し一致した場合には、9 番目のクロックサイクル期間において本製
品がアクノリッジを返し、リード/ライト命令コードに従いリードまたはライト動作を行う。もし一
致しなければスタンバイモードとなる。尚、スレーブデバイスを切り替えた直後に読み出しを実行
する際は、ランダムリードコマンドを使用する。
Bank1
1
0
0
1
SA2
SA1
SA0
or
A8
MSB
R/W
LSB
・内部スレーブアドレスは、出荷初期状態ではSA2=0,SA1=0,SA0=0にて設定されている。
・バンクモード(2k-bit)での有効アドレスはA7～A0。スレーブアドレスSA2,SA1,SA0が有効。
・コンバインモード(2k+2k-bit)での有効アドレスはA8～A0。スレーブアドレスSA2,SA1はドントケ
ア。
A8=0：Bank1領域、A8=1：Bank2領域を選択する。
有効アドレス
スレーブアドレス
バンクモード(COBM#=｢H｣)
A7 – A0
SA2,SA1,SA0
コンバインモード(COBM#=｢L｣)
A8 – A0
SA2,SA1
A8=0：バンク1領域選択
ただし、SA2,SA1はドントケア
A8=1：バンク2領域選択
Bank2
1
0
1
0
SB2
MSB
SB1
SB0
R/W
LSB
・内部スレーブアドレスは、出荷初期状態ではSB2=0,SB1=0,SB0=0にて設定されている。
・コンバインモード(2k+2k-bit)時、Bank2側の通信は無効。
バンクモード(COBM#=｢H｣)
コンバインモード(COBM#=｢L｣)
有効アドレス
スレーブアドレス
A7-A0
SB2,SB1,SB0
-
-
No.A2069-8/20
LE24CBK23MC
6.内部モード
COBM#端子が｢H｣の状態でバンクモード、COBM#端子が｢L｣の状態でコンバインモードとして機能す
る。
6-1.バンクモード
COBM#端子が｢H｣の状態で、バンクモードとして機能する。バンクモードでは、Bank1,Bank2 の各
バンクは、それぞれの専用制御信号により制御を行う。2 つのバンクは独立した状態にあり、一方
のバンクの状態に関係なく独立制御が可能。2 つの独立した EEPROM が 1 パッケージに搭載されてい
るように扱うことが出来る。したがって Bank1 側と Bank2 側とで別々のシステムにある MCU に接続
する使い方が可能になる。
LE24CBK23MC
00h
SCL1
SDA1
Bank1
(2k-bit)
FFh
WP#
00h
SCL2
SDA2
Bank2
(2k-bit)
FFh
6-2.コンバインモード
COBM#端子が｢L｣の状態でコンバインモードとして機能する。コンバインモードでは、Bank1 の制
御信号である SCL1,SDA1 を使用して Bank1,Bank2 の両バンクの制御を行う。コンバインモードは、2
つのバンク構成(2K-bit＋2K-bit)を擬似的にシングルバンク構成(4K-bit)として使用するモードで
ある。コンバインモード時は、Bank2 側の制御信号(SCL2,SDA2)はドントケアとして扱われる。
コンバインモードでは 4K-bit のシングルバンクとして処理するため、最上位アドレスが A7 から
A8 に変更になり、A8 は有効なアドレスとなる。Bank1 側の領域を制御する場合は A8=0, Bank2 側の
領域を制御する場合は A8=1。
コンバインモードとバンクモードとでのデータの相関性は保証され、コンバインモードでのライ
ト、バンクモードでのリードなど モード状態を切換えながらの使い方も可能である。
Bank1
1
0
1
X
0
MSB
X
A8
R/W
LSB
LE24CBK23MC
SCL1
SDA1
WP#
000h
Bank1
(2k-bit)
0FFh
100h
Bank2
(2k-bit)
SCL2
SDA2
1FFh
No.A2069-9/20
LE24CBK23MC
7.EEPROM 書き込み動作
7-1.バイトライト
EEPROM が、スタートコンディションに続き、7 ビット長のデバイスアドレスと、ライト命令コー
ドの｢0｣を受け取ると、アクノリッジを発生する。続けて、8 ビット長のワードアドレスを受け取り、
アクノリッジを発生、さらに 8 ビットの書き込みデータを受け取り、アクノリッジを発生した後、
ストップコンディションを受け取ることで、指定したメモリアドレスの EEPROM の書き換え動作が開
始される。書き換え時間はストップコンディション後、tWC 期間で終了する。EEPROM の書き換え動
作中は、入力が無効となり、アクノリッジ信号は返さない。
SDA
0
1
1
S0
0 S2 S1 / W
A8
Data
A7 A6 A5 A4 A3 A2 A1 A0
ACK
R/W
D7 D6 D5 D4 D3 D2 D1 D0
Stop
Start
Word Address
ACK
ACK
7-2.ページライト
本製品は、最大 16 バイトのページ書き込みが可能である。基本的なデータ転送手順は、バイトラ
イトと同様に、スタートコンディションに続き、7 ビット長のデバイスアドレスと、ライト命令コー
ド｢0｣、ワードアドレス(n)、データ(n)の順に、9 ビットごとのアクノリッジ｢0｣を確認しながら入
力する。データ(n)入力後にストップコンディションを入力しないで書き込みデータ(n+1)を入力す
るとページライトモードに入る。以降、連続的に 8 ビットの書き込みデータの受け取りと、アクノ
リッジの発生を繰り返し、最大ページサイズ分の書き込みデータを受け取ることができる。
書き込みデータ(n+1)を入力した時点で、ワードアドレスの下位 4 ビット(A0～A3)は自動的にイン
クリメントされ(n+1)番地になる。このように書き込みデータを次々と入力することができ、書き込
みデータ入力ごとにページ内のワードアドレスがインクリメントされる。もし、書き込みデータが
16 バイトを越える場合やページの最終アドレスを越える場合は、ページ内ワードアドレスがロール
オーバーする。また、同一アドレスに書き込みデータが 2 度以上入力されることになるが、その場
合は最後に入力された書き込みデータが有効になる。最後に、ストップコンディションを受け取る
ことで、書き込みデータを受け取ったページサイズに相当する EEPROM の書き換え動作が、指定した
メモリアドレスから始まる。
1
0
1
S0
0 S2 S1 / W
A8
Data(n)
A7 A6 A5 A4 A3 A2 A1 A0
ACK
R/W
Data(n+1)
D7 D6 D5 D4 D3 D2 D1 D0
D7 D6
ACK
ACK
D1 D0
ACK
Data(n+x)
D7 D6
D1 D0
D7 D6
ACK
D1 D0
D7 D6
D1 D0
D7 D6
ACK
D1 D0
Stop
SDA
Start
Memory Address(n)
ACK
No.A2069-10/20
LE24CBK23MC
0
1
S0
0 S2 S1 / W
A8
1
0
NO ACK
R/W
1
S0
0 S2 S1 / W
A8
Start
1
Start
SDA
Start
7-3.アクノリッジポーリング
アクノリッジポーリングは、EEPROM の書き換え動作の終了を知るために用いる。ストップコンデ
ィションを受け取り、いったん EEPROM が書き換えを開始すると、全ての動作は禁止され、マスタデ
バイスの送出する信号に応答することはできない。従って、EEPROM の書き換え動作の終了を知るた
めには、マスタデバイスから EEPROM(スレーブデバイス)に対してスタートコンディション・デバイ
スアドレス・ライト命令コードを送出し、スレーブデバイスの応答を検出する。
すなわち、スレーブデバイスがアクノリッジを返さなければ、書き換え動作中であることを示し、
アクノリッジを返せば、書き換え動作が終了したということを知ることができる。
NO ACK
R/W
1
0
1
S0
0 S2 S1 / W
A8
ACK
R/W
No.A2069-11/20
LE24CBK23MC
8.EEPROM リード動作
8-1.カレントアドレスリード
EEPROM の内部アドレスは、書き込み＊・読み出し動作とも、最後にアクセスしたメモリアドレス
の＋1 番地を保持する。したがって、マスタデバイスが EEPROM のアドレス・ポインタの位置を認識
している場合、ワードアドレスを指定することなしに、現在のアドレス・ポインタのメモリアドレ
スより、データを読み出すことができる。
カレントアドレスリードではライトと同様に、スタートコンディションに続き、7 ビット長のデ
バイスアドレスと、リード命令コードの｢1｣を受け取ると、EEPROM がアクノリッジを発生する。こ
の後、(n+1)番地のデータ 8 ビットが上位からシリアルに出力される。8 ビット出力された後、アク
ノリッジを返さず、ストップコンディションを入力することで EEPROM はリード動作を終了しスタン
バイ状態となる。
もし、前回の読み出しアドレスが最終番地の場合、カレントアドレスリードのアドレスは、ロー
ルオーバーし 0 番地となる。
＊: ページ書込み後のカレントアドレスは、書き込むデータが 1Byte 以上 16Byte 未満の場合は、指定したワードアドレスに
書き込む Byte 数+1 番地となり、書き込むデータが 16Byte 以上の場合は、指定したワードアドレスとなる。また、バイ
トライトでページ内の最終番地(A3～A0=1111b)をワードアドレスとして指定した場合、書き込み後の内部アドレスは
ページ内の最初の番地(A3～A0=0000b)となる。
SDA
1
0
1
S0
0 S2 S1 / R
A8
Stop
Start
Device Address
D7 D6 D5 D4 D3 D2 D1 D0
NO ACK
ACK
R/W
8-2.ランダムリード
ランダムリードは、任意のメモリアドレスを指定しデータを読み出すモードである。アドレスの
指定は、ダミーのライト入力により行う。
まず、EEPROM が、スタートコンディションに続き、7 ビット長のデバイスアドレスと、ライト命
令コードの｢0｣を受け取るとアクノリッジを発生する。続けて、8 ビット長のワードアドレスを受け
取り、アクノリッジを発生する。ここまでの動作で、EEPROM 内のアドレスカウンタにワードアドレ
スがロードされる。次に再度スタートコンディションを入力しカレントリードを行う。これにより
ダミーライト入力でロードされたワードアドレスのデータが出力される。データ出力後、アクノリッ
ジを返さず、ストップコンディションを入力するとリードを終了しスタンバイ状態となる。
0
1
S0
0 S2 S1 / W
A8
A7 A6 A5 A4 A3 A2 A1 A0
ACK
R/W
Dummy Write
1
ACK
0
1
S0
0 S2 S1 / R
A8
Data(n)
D7
ACK
R/W
D0
Stop
1
Device Address
Word Address
Start
SDA
Start
Device Address
NO ACK
Current Address Read
No.A2069-12/20
LE24CBK23MC
8-3.シーケンシャルリード
データを連続してリードするモードでカレントアドレスリード、ランダムリード共に動作が可能
である。8 ビットのデータが出力された後、アクノリッジ｢0｣を入力しストップコンディションを発
行せずリードを続けると、アドレスがインクリメントされ、次のアドレスのデータが出力される。
このようにデータ出力後にアクノリッジ｢0｣を入力し続けると、アドレスインクリメントしながら
次々とデータが出力される。アドレスが最終番地* になった場合は、0 番地にロールオーバーして連
続リードされる。動作の終了はカレントアドレスリード，ランダムリードと同様にアクノリッジを
返さず、ストップコンディションを入力することで終了する。
1
0
1
S0
0 S2 S1 / R
A8
Data(n)
D7 D6
ACK
R/W
D1 D0
Data(n+x)
Data(n+1)
D7 D6
ACK
D1 D0
D7 D6
ACK
D1 D0
Stop
SDA
Start
Device Address
NO ACK
No.A2069-13/20
LE24CBK23MC
アプリケーションノート
1)ソフトウェアリセット
電源立ち上がり後の誤動作の回避およびコマンド入力中のリセットを行うために下図のソフトウ
ェアリセット(スタートコンディション＋ダミークロック 9 回＋スタートコンディション)を実行し
動作を開始すること。ダミークロック入力期間中は SDA バスを開放(プルアップによる H)とするこ
と。ダミークロック期間中では EEPROM より ACK 出力ならびにリードデータが出力されることが考え
られるので強制的に H を入力すると過電流が流れてしまう。
また、このソフトウェアリセット機能は EEPROM への書き込み期間中(tWC)働かないので注意する
こと。
SCL
1
2
8
9
SDA
2)SDA 端子のプルアップ抵抗
SDA 端子は I2C バスプロトコルの機能上、必ずプルアップ抵抗(数 kΩ～数 10kΩ)を接続すること。
この抵抗値(RPU)は本製品を制御するマイコン等の VIL、IIL および本製品の VOL-IOL 特性より適切
な値を選択すること。一般に抵抗値が大きいと動作周波数が制限され、小さいと動作消費電流が増
加する。
RPU の最大値
SDA バスに接続されるデバイスの入力リークの総和(IL)と RPU で決まるバスの電位がマイコンお
よび EEPROM の入力 H レベル(VIH min)を十分満足できるよう設定すること。ただし SDA 立ち上がり
時間 tR、立下り時間 tF を満足する抵抗値に設定すること。
RPU 最大値=(VDD－VIH)/IL
例えば
VDD=3.0V、IL=2μA の場合
RPU 最大値=(3.0V－3.0V×0.8)/2μA=300kΩ
RPU
RPU の最小値
当社 EEPROM の低レベル出力電圧(VOL max)に
応じた抵抗値を設定すること。
SDA
EEPROM
CBUS
IL
IL
RPU 最小値=(VDD－VOL)/IOL
例えば
VDD=3.0V、VOL=0.4V、IOL=1mA の場合
RPU 最小値=(3.0V－0.4)/1mA=2.6kΩ
RPU の推奨設定値
RPU は動作周波数の要求と消費電力の兼ね合いで設定される。仮に SDA の負荷容量を 50pF、SDA
出力データの取り込みを 500ns とした場合、RPU は RPU=500ns/50pF=10kΩ程度となる。
No.A2069-14/20
LE24CBK23MC
3)電源投入時の注意
本製品は電源投入時の不用意な書き込みを防止するためのパワーオンリセット回路を搭載してい
る。パワーオンリセット回路を安定に動作させるため以下の条件を守ること。また、書き込み期間
中の電源の瞬断に対してはそのデータは保証されない。
項目
VDD=2.5～5.5V
記号
電源立ち上げ時間
tRISE
電源立ち下げ時間
tOFF
電源立ち下げ電圧
Vbot
min
typ
unit
max
100
10
ms
ms
0.2
V
tRISE
VDD
tOFF
Vbot
0V
注
1) SDA=H かつ SCL=L または H にすること。
2) SDA,SCL が Hi-Z にならないようにすること。
A.上記 注 1 が守れない場合および電源立ち上がり時に SDA が L になってしまう場合
電源安定後、以下のように SCL,SDA をコントロールし、SCL,SDA を共に H とする。
VDD
VDD
tLOW
SCL
SCL
SDA
SDA
tDH
tSU.DAT
tSU.DAT
B.上記 注 2 が守れない場合
電源安定後、ソフトウェアリセットを実行すること。
C.上記 注 1,2 共に守れない場合
電源安定後、上記 A を実行後、ソフトウェアリセットを実行すること。
4)SCL,SDA 端子のノイズフィルタ
本製品には SCL および SDA 端子にノイズを除去するためのフィルタ回路を搭載している。この
機能により 100ns 以下のパルスは認識されない。
5)低電源電圧時の書き込み禁止機能
本製品には電源電圧監視回路を搭載し、動作電源電圧範囲の保証以下での不用意な誤書込みを禁
止している。Typ.1.3V 以下では書き込み動作が開始されないことでデータを保護する。
6)スレーブアドレス設定
本製品にはスレーブアドレス端子が無いが、スレーブアドレス S0,S1,S2 の情報を内部的に保持し
ている。本製品のスレーブアドレスは出荷時 S0=0,S1=0,S2=0 に設定されている。デバイスアドレッ
シング時、デバイスコードに引き続き、このスレーブアドレスコードの実行をすること。
No.A2069-15/20
LE24CBK23MC
7)ライトプロテクト動作の注意
本製品は WP#=L の時に全てのメモリ領域への書き込みが禁止される。ライトプロテクトを確実に
機能させるため、スタートコンディションからストップコンディションの全期間において WR#=L を
保持し、下記条件を守ること。
項目
記号
VDD=2.5V～5.5V
Min.
Typ.
単位
Max.
WP#セットアップ時間
tSU.WP
600
ns
WP#ホールド時間(書き込み期間)
tHD.WP
600
ns
tSU.WP
tHD.WP
WP#
SCL
SDA
8)モード切換え時の注意
本製品は COBM#の状態により、バンクモード動作またはコンバインモード動作を選択する。本製
品がアクティブな状態(Bank1 もしくは Bank2 に対してアクセスしている状態。書き込み期間中も含
む)に COBM#端子の状態を変更することは認められない。
各モードでのアクセスを確実に機能させるため下記条件を守ること。
項目
記号
VDD=2.5V～5.5V
Min.
Typ.
単位
Max.
COBM#セットアップ時間
tSU.COBM
10
µs
COBM#ホールド時間(書き込み期間)
tHD.COBM
5
ms
COBM#
tSU.COBM
tHD.COBM
SCL1
or
SCL2
SDL1
or
SDL2
No.A2069-16/20
LE24CBK23MC
9)コンバインモードを使用した ROM ライタでの書き込み
本製品は Pin3 の COBM#端子を｢L｣にすることで、コンバインモードとなり、2 バンク構成(2k-bit +
2k-bit)を擬似的に 1 バンク構成(4K-bit)として使用することが可能である。これにより一般的な
4K-bit EEPROM として ROM ライタでの書込みが行える。
LE24C04x
LE24CBK23MC
SCL2
1
8
VDD
S0
1
8
VDD
SDA2
2
7
WP#
S1
2
7
WP
COBM#
3
6
SCL1
S2
3
6
SCL
GND
4
5
SDA1
GND
4
5
SDA
一般的な 4k-bit EEPROM 製品の Pin3(スレーブピン:S2)に対し、LE24CBK23MC では COBM#端子が割
り当てられている。
コンバインモードには、COBM#=｢L｣にすることでエントリされる。コンバインモード時は、SCL2,
SDA2 の端子はドントケア(｢H｣or｢L｣or OPEN のいずれでも良い)。
ROM ライタの接続例
LE24CBK23MC
1
MSB
SCL2
1
8
VDD
SDA2
2
7
WP#
COBM#
3
6
SCL1
GND
4
5
SDA1
0
1
0
SA2
SA1
A8
R/W
LSB
コンバインモード時は、スレーブアドレス(SA2,SA1)はドントケアであり、いずれの組み合わせで
もエントリ可能である(SA2=1,SA1=1 or SA2=1,SA1=0 or SA2=0,SA1=1 or SA2=0,SA1=0)。
メモリ空間(4k-bit)
000h
Bank1
(2k-bit)
A8=0
Bank2
(2k-bit)
A8=1
0FFh
100h
コンバインモード時の最上位アドレスは A8 になる。A8
により、Bank1/Bank2 の領域を選択する。Bank1 側の領域
を制御する場合は A8=0、Bank2 側の領域を制御する場合は
A8=1 になる。
1FFh
No.A2069-17/20
LE24CBK23MC
10)システム構成イメージ
(HDMI システム)
本製品で 2 つの HDMI ポートを同時にサポートすることができる。各ポートは、一方のポートの状
態に関係なく常時アクセス(リード動作、ライト動作)が可能である。
DDC
Port 1
LE24CBK23MC
Port 2
Level Shifter
I2C
Level Shifter
I2C
TMDS
DDC
TMDS
LCD-TV
No.A2069-18/20
LE24CBK23MC
11)周辺回路構成図
HDMI Receiver との接続例
VDD(3V)*1
*2
DDC+5V
*2
*5 RPU
DDC_CLK
8:VDD
DDC_DAT
LE24CBK23MC
GND
6:SCL1
5:SDA1
*2
DDC+5V
*4
7:WP#
*5 RPU
3:COBM#
DDC_CLK
1:SCL2
DDC_DAT
2:SDA2
GND
4:GND
*5 RPU
VDD(3V)
*3
*3
Level Shifter
Level Shifter
SCL1(3V)
SDA1(3V)
HDMI
Receiver
SCL2(3V)
SDA2(3V)
*1：HDMI Receiver などのシステム電源(3V)である。
*2：逆流防止用ダイオード
接続された HDMI コネクタ(DDC+5V)のいずれか、またはシステム電源(3V)から電源を供給される
ことで本デバイスの動作が可能である。ただし逆流防止ダイオードにより降下した電圧が本デ
バイスの保証動作電圧内になるように電源電圧を設定しなければならない。
*3：レベルシフタ
5V 系の HDMI コネクタ側と 3V 系システムを接続する場合、一般的にレベルシフタの挿入が必要
になる。
ただし HDMI Receiver 側で入力信号が 5V をサポートしている場合には必要ない。
*4：ライトプロテクト
一般に HDMI 用途での使用では実装後、本デバイスはリードオンリとしての使用と想定される。
誤アクセスによるライト防止のため、WP#端子をグランドレベルにする事でライトプロテクト機
能を有効にする。
再設定が必要な際は、ジャンパ等で論理｢H｣レベルに接続する事でライト動作は可能になる。
*5：I2C 並びに DDC インタフェースのためのプルアップ抵抗。抵抗値の設定は、アプリケーションノー
ト 2)を参照すること。
No.A2069-19/20
LE24CBK23MC
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A2069-20/20