Comments
Description
Transcript
低価格
低価格225 MHzの 16×16クロスポイント・スイッチ AD8114/AD8115* 特長 機能ブロック図 16×16高速非ブロッキング・スイッチ・アレイ AD8114；G＝＋1 SER/PAR D0 D1 D2 D3 D4 AD8115；G＝＋2 A0 A1 A2 A3 スイッチ・アレイのシリアル設定機能またはパラレル設定機能 複数のシリアル・データ出力を“ディジーチェイン”接続可能 CLK DATA IN なしに複数のデバイスを接続可能 UPDATE 小型のアレイについては、AD8108/AD8109（8×8）またはAD8110/ AD8111（16×8）スイッチ・アレイを参照 CE 5ビットのパラレル・ロード付き 80ビット・シフト・レジスタ 80 パラレル・ラッチ RESET 完結型のソリューション 80 デコード デコード16×5:16デコーダ バッファ付き入力 プログラマブルな高インピーダンス出力 AD8114/AD8115 16個の出力アンプ：AD8114（G＝＋1）、AD8115（G＝＋2） 256 150Ω負荷を駆動 優れたビデオ性能 25 MHz、0.1 dBのゲイン平坦性 0.05％/0.05度の微分ゲイン/微分位相誤差（RL＝150Ω） 優れたAC性能 −3 dB帯域幅：225 MHz 16の入力 スルー・レート：375 V/μs 低消費電力：700 mW（1ポイント当たり2.75 mW） DATA OUT 個別セットまたは 全出力を"OFF"にリセット 高インピーダンス出力ディスエーブル機能により、 出力バスの負荷 スイッチ・ マトリクス 16 OUTPUT バッファ G = +1, G = +2 イネーブル/ディスエーブル 複数の16×16スイッチで大規模なスイッチ・アレイを構成可能 16 の出力 5 MHzで−70 dBの低いオール・ハッスル・クロストーク RESETピンを使用して、 全出力をディスエーブル可能（キャパシタ を通してグランドに接続すると、 “パワーオン” リセット機能が実 現可能） 100ピンのLQFPパッケージを採用（14 mm×14 mm） アプリケーション 次の高速信号のルーティング AD8114 /AD8115には16個の独立な出力バッファが内蔵されてい ます。クロスポイント出力をパラレル接続した際に、OFF状態の ビデオ（NTSC、PAL、S、SECAM、YUV、RGB） チャンネルが出力バスの負荷にならないようにするため、 これらの 圧縮ビデオ信号（MPEG、Wavelet） 出力バッファを高インピーダンス状態にすることができます。 3レベル・デジタル・ビデオ（HDB3） AD8114とAD8115のゲインは、それぞれ＋1と＋2です。これらは、 データ通信 電源電圧±5 Vで動作し、アイドル消費電流は70 mAです。チャンネ テレコム ルのスイッチングは、シリアル・デジタル制御（複数デバイスの ディジーチェイン接続が可能）またはパラレル制御を使用して行 概要 い、アレイ全体の再書込みを行わずに、個々の出力の更新が可能で AD8114/AD8115は、高速な16×16ビデオ・クロスポイント・ス イッチ・マトリクスで、200 MHz以上で−3 dB信号帯域幅と1％整 定で50 ns以下のチャンネル・スイッチ時間を提供します。 す。 AD8114/AD8115は100ピンのLQFPパッケージを使用しており、 −40∼＋85℃の工業用拡張温度範囲で供給されます。 −70 dBのクロストークと−90 dBのアイソレーション（@5 MHz）により、AD8114/AD8115は多くの高速アプリケーションで 使用することができます。 微分ゲインと微分位相はそれぞれ0.05％ と0.05度より優れており、 75Ω終端負荷駆動時に25 MHzまで延びた 0.1 dBの平坦性と組み合わせると、 AD8114/AD8115はすべてのタイ プの信号スイッチング用に最適です。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。 *特許申請中 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003 新大阪第２森ビル AD8114/AD8115 ―仕様 （特に指定のない限り、VS＝±5 V、TA＝＋25℃、RL＝1 kΩ） パラメータ ダイナミック性能 −3 dB帯域幅 ゲイン平坦性 伝搬遅延 整定時間 スルー・レート ノイズ/歪み性能 微分ゲイン誤差 微分位相誤差 クロストーク（オール・ハッスル） 入出力間のOff時アイソレーション 入力電圧ノイズ DC性能 ゲイン誤差 ゲイン整合 AD8114/AD8115 Min Typ 条件 200 mV p-p、RL＝150Ω 2 V p-p、RL＝150Ω 0.1 dB、200 mV p-p、RL＝150Ω 0.1 dB、2 V p-p、RL＝150Ω 2 V p-p、RL＝150Ω 0.1％、2 Vステップ、RL＝150Ω 2 Vステップ、RL＝150Ω 150/125 出力ディスエーブル容量 出力リーク電流 出力電圧範囲 電圧範囲 入力特性 入力オフセット電圧 入力電圧範囲 入力容量 入力抵抗 入力バイアス電流 スイッチング特性 イネーブルのオン時間 スイッチング時間、2 Vステップ スイッチング過渡電圧（グリッチ） 電源 電源電流 電源電圧範囲 PSRR 動作温度範囲 温度範囲 θJA 単位 225/200 100/125 25/40 20/40 5 40 375/450 MHz MHz MHz MHz ns ns V/μs NTSCまたはPAL、RL＝1 kΩ NTSCまたはPAL、RL＝150Ω NTSCまたはPAL、RL＝1 kΩ NTSCまたはPAL、RL＝150Ω f＝5 MHz f＝10 MHz f＝10 MHz、RL＝150Ω、1チャンネル 0.01 MHz ∼ 50 MHz 0.05 0.05 0.05 0.05 −70/−64 −60/−52 −90 16/18 ％ ％ Degrees Degrees dB dB dB nV/√Hz 無負荷 RL＝1 kΩ RL＝150Ω 無負荷、チャンネル間 RL＝1 kΩ、チャンネル間 0.05/0.2 0.05/0.2 0.2/0.35 0.01/0.5 0.01/0.5 0.75/1.5 DC、イネーブル状態 ディスエーブル状態 ディスエーブル状態 ディスエーブル状態 無負荷 IOUT＝20 mA 短絡電流 0.2 10 5 1 ±3.3 ±3 65 ゲイン温度係数 出力特性 出力インピーダンス Max ±3.0 ±2.5 ワースト・ケース（全設定） 温度係数 無負荷 任意のスイッチ設定状態 ±3/±1.5 1 選択した出力当たり UPDATEの50％から1％整定まで AVCC、出力イネーブル状態、無負荷 AVCC、出力ディスエーブル状態 AVEE、出力イネーブル状態、無負荷 AVEE、出力ディスエーブル状態 DVCC、出力イネーブル状態、無負荷 DC f＝100 kHz f＝1 MHz 64 動作時（自然空冷） 動作時（自然空冷） 3 10 ±3.5 5 10 2 0.08/0.6 0.04/1 ％ ％ ％ ％ ％ ppm/℃ Ω MΩ pF μA V V mA 15 5 mV μV/℃ V pF MΩ μA 60 50 20/30 ns ns mV p-p 70/80 27/30 70/80 27/30 16 ±4.5 to ±5.5 80 66 46 mA mA mA mA mA V dB dB dB −40 to ＋85 40 ℃ ℃/W 仕様は予告なく変更されることがあります。 −2− REV.0 AD8114/AD8115 タイミング特性（シリアル） 規定値 パラメータ 記号 Min シリアル・データ・セットアップ時間 t1 20 CLKパルス幅 t2 100 ns シリアル・データ・ホールド時間 t3 20 ns CLKパルス・セパレーション、シリアル・モード t4 100 ns CLKからUPDATEまでの遅延 t5 0 ns UPDATEパルス幅 t6 50 ns CLKから有効なDATA OUTまで、シリアル・モード t7 伝搬遅延、UPDATEからスイッチONまたはOFFまで − データ・ロード時間、CLK＝5 MHz、シリアル・モード − CLK、UPDATEの立上がり時間と立下がり時間 − 100 ns RESET時間 − 200 ns t2 1 CLK 0 1 DATA IN 0 t1 Typ Max ns 200 ns 50 ns 16 ns t4 立下がりエッジで シリアル・レジスタに データをロード t3 OUT7 (D4) OUT7 (D3) OUT00 (D0) t5 1 = ラッチ UPDATE 0 = トランスペアレント 単位 t6 Lowレベル時にシリアル・ レジスタからデータを パラレル・ラッチに転送 t7 DATA OUT 図1．タイミング図、シリアル・モード 表Ⅰ．ロジック・レベル VIH VIL RESET、SER/PAR RESET、SER/PAR VOH VOL IIH IIL RESET、SER/PAR RESET、SER/PAR IOH IOL DATA OUT CLK、DATA IN、 CLK、DATA IN、 CLK、DATA IN、 CLK、DATA IN、 CE、UPDATE CE、UPDATE DATA OUT DATA OUT CE、UPDATE CE、UPDATE DATA OUT 2.0 V min 0.8 V max 2.7 V min 0.5 V max 20μA max −400μA min −400μA max 3.0 mA min REV.0 −3− AD8114/AD8115 タイミング特性（パラレル） 規定値 パラメータ 記号 Min Max 単位 データ・セットアップ時間 t1 20 CLKパルス幅 t2 100 ns ns データ・ホールド時間 t3 20 ns CLKパルス・セパレーション t4 100 ns CLKからUPDATEまでの遅延 t5 0 ns UPDATEパルス幅 t6 50 ns 伝搬遅延、UPDATEからスイッチONまたはOFFまで − 50 ns CLK、UPDATE立上がり時間と立下がり時間 − 100 ns RESET時間 − 200 ns t2 t4 1 CLK 0 t1 D0–D4 A0–A2 t3 1 0 t5 t6 1 = ラッチ UPDATE 0 = トランスペアレント 図2．タイミング図、パラレル・モード 表Ⅱ．ロジック・レベル VIH VIL RESET、SER/PAR RESET、SER/PAR VOH VOL CLK、D0、D1、D2、D3、 CLK、D0、D1、D2、D3、 IIH IIL RESET、SER/PAR RESET、SER/PAR IOH IOL DATA OUT CLK、D0、D1、D2、D3、 CLK、D0、D1、D2、D3、 D4、A0、A1、A2、A3 D4、A0、A1、A2、A3 D4、A0、A1、A2、A3 D4、A0、A1、A2、A3 CE、UPDATE CE、UPDATE DATA OUT DATA OUT CE、UPDATE CE、UPDATE DATA OUT 2.0 V min 0.8 V max 2.7 V min 0.5 V max 20μA max −400μA min −400μA max 3.0 mA min −4− REV.0 AD8114/AD8115 絶対最大定格1 最大消費電力 電源電圧 ……………………………………………………… 12.0 V AD8114/AD8115により安全に消費できる最大電力は、接合温度 内部消費電力2 の上昇に対応して制限されます。プラスチック・パッケージを使用 AD8114/AD8115 100ピン・プラスチックLQFP（ST）…… 2.6W するデバイスの安全な最大接合温度は、 プラスチックのガラス遷移 入力電圧 ……………………………………………………… ±VS 温度により決定されます。この温度は約＋150℃です。パッケージ 消費電力ディレーティング曲線に従う からチップに対して加えられる応力が変化するため、 一時的にこの 出力短絡時間 ………… 保存温度範囲 …………………………………… −65 ∼ ＋125℃ 規定値を超えた場合でも、 パラメータ性能がシフトすることがあり 端子温度範囲（ハンダ処理10 sec） ……………………… ＋300℃ ます。＋175℃の接合温度を長時間超えるとデバイス故障の原因に 注 1 上記の絶対最大定格を超えるストレスを加えるとデバイスに永久的な損傷を与えることがあ ります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作セク ションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長 時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。 2 自然空冷のデバイスに対する仕様（TA＝＋25℃）： 100ピン・プラスチックLQFP（ST） ：θJA＝40℃/W なります。 AD8114/AD8115は内部で短絡保護が行われていますが、すべて の条件下で最大接合温度 （＋150℃） を超えないことを保証するため には十分ではありません。正常な動作を保証するためには、図3に 示す最大消費電力ディレーティング曲線に従う必要があります。 5.0 TJ = +150˚C 最大消費電力 – W 4.0 3.0 2.0 1.0 0 –50 –40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 周囲温度 – ˚C 図3．最大消費電力と温度の関係 オーダー・ガイド モデル 温度範囲 パッケージ パッケージ・オプション AD8114AST −40 ∼ ＋85℃ 100ピン・プラスチックLQFP（14 mm×14 mm） ST-100 AD8115AST −40 ∼ ＋85℃ 100ピン・プラスチックLQFP（14 mm×14 mm） ST-100 AD8114-EB 評価ボード AD8115-EB 評価ボード 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ れることなく放電されることもあります。このAD8114/AD8115には当社独自のESD保護回路が備えられていますが、高エ ネルギーの静電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失 を避けるために、適切なESD予防措置をとるようお奨めします。 REV.0 −5− WARNING! ESD SENSITIVE DEVICE AD8114/AD8115 表Ⅲ．動作真理値表 SER/ CE UPDATE CLK DATA IN DATA OUT RESET PAR 動作/コメント 1 0 X 1 X X Data i X Data i-80 X 1 X 0 0 1 D0 . . . D4、 A0 . . . A3 パラレル・ モードでは無し 1 1 0 0 X X X 1 X X X X X X 0 X ロジック内で変化なし。 シリアルDATA INライン上のデータがシリアル・ レジスタにロードされます。シリアル・レジスタ の先頭に入力されたビットが、クロックの80サイ クル後にDATA OUTに出力されます。 パラレル・データ・ラインD0∼D4上のデータが アドレスA0∼A3に配置された80ビットのシリア ル・シフトレジスタにロードされます。 80ビット・シフトレジスタ内のデータがスイッ チ・アレイを制御するパラレル・ラッチにロード されます。 これらのラッチはトランスペアレント型です。 非同期動作、全出力がディスエーブルされます。 ロジックの他の部分は不変です。 パラレル データ (出力 イネーブル) SER/PAR D0 D1 D2 D3 D4 S D1 Q D0 データ入力 (SERIAL) S D1 D Q Q D0 CLK S D1 D Q Q D0 CLK S D1 D Q Q D0 CLK D Q CLK S D1 S D1 Q D Q D0 CLK Q D0 D Q CLK S D1 S D1 Q D Q D0 CLK Q D0 S D1 D Q Q D0 CLK S D1 D Q Q D0 CLK S D1 D Q Q D0 CLK S D1 D Q Q D0 CLK データ 出力 D Q CLK CLK CE UPDATE 出力 アドレス OUT0 EN OUT1 EN A0 OUT4 EN A1 OUT5 EN A2 OUT6 EN OUT3 EN 4 /16デコーダ A3 OUT2 EN OUT7 EN OUT8 EN OUT9 EN OUT10 EN OUT11 EN OUT12 EN OUT13 EN OUT14 EN OUT15 EN LE D LE D LE D LE D LE D LE D LE D LE D LE D LE D LE D LE D OUT0 B0 OUT0 B1 OUT0 B2 OUT0 B3 OUT0 EN OUT1 B0 OUT14 EN OUT15 B0 OUT15 B1 OUT15 B2 OUT15 B3 OUT15 EN Q Q Q Q CLR Q Q CLR Q Q Q Q Q CLR Q RESET (出力イネーブル) デコード 256 スイッチ・マトリクス 16 出力イネーブル 図4．ロジック回路図 −6− REV.0 AD8114/AD8115 ピン機能の説明 ピン名 ピン番号 ピンの説明 INxx アナログ入力；xx＝チャンネル番号00 ∼ 15 DATA IN CLK DATA OUT UPDATE 58、60、62、64、66、68、70、72、 4、6、8、10、12、14、16、18 96 97 98 95 RESET CE 100 99 SER/PAR 94 OUTyy 53、51、49、47、45、43、41、39、 37、35、33、31、29、27、25、23 3、5、7、9、11、13、15、17、19、57、 59、61、63、65、67、69、71、73 1、75 2、74 20、56 21、55 54、50、46、42、38、34、30、26、22 52、48、44、40、36、32、28、24 84 83 82 81 80 79 78 77 76 85−93 AGND DVCC DGND AVEE AVCC AVCCxx/yy AVEExx/yy A0 A1 A2 A3 D0 D1 D2 D3 D4 NC シリアル・データ入力、TTL互換。 クロック、TTL互換。立下がりエッジ検出。 シリアル・データ出力、TTL互換。 “Low”でイネーブル（トランスペアレント）。シリアル・レジスタを直接スイッ チ・マトリクスに接続。“High”のときデータをラッチ。 出力をディスエーブル、アクティブ“Low” 。 チップ・イネーブル、 “Low”でイネーブル。データを入力してラッチするために は、 “low”である必要があります。 “Low”でシリアル・データ・モードを、 “High”でパラレル・データ・モードを、 それぞれ選択。解放は不可。 アナログ出力；yy＝チャンネル番号00 ∼ 15 入力とスイッチ・マトリクスのアナログ・グランド。解放は不可。 デジタル回路用の＋5V デジタル回路用のグランド 入力とスイッチ・マトリクス用の−5 V 入力とスイッチ・マトリクス用の＋5 V チャンネル番号xxとyyにより共用される出力アンプに対する＋5 V。解放は不可。 チャンネル番号xxとyyにより共用される出力アンプに対する−5 V。解放は不可。 パラレル・データ入力、TTL互換（出力セレクトLSB） 。 パラレル・データ入力、TTL互換（出力セレクト） 。 パラレル・データ入力、TTL互換（出力セレクト） 。 パラレル・データ入力、TTL互換（出力セレクトMSB） 。 パラレル・データ入力、TTL互換（入力セレクトLSB） 。 パラレル・データ入力、TTL互換（入力セレクト） 。 パラレル・データ入力、TTL互換（入力セレクト） 。 パラレル・データ入力、TTL互換（入力セレクトMSB） 。 パラレル・データ入力、TTL互換（出力イネーブル） 。 接続なし VCC VCC ESD VCC ESD 入力 ESD 出力 ESD RESET ESD ESD AVEE AVEE a. アナログ入力 DGND b. アナログ出力 c. リセット入力 VCC VCC 2kΩ ESD ESD 出力 入力 ESD ESD DGND DGND d. ロジック入力 e. ロジック出力 図5．I/Oの回路図 REV.0 20kΩ −7− AD8114/AD8115 76 D4 78 D2 77 D3 79 D1 81 A3 80 D0 82 A2 84 A0 83 A1 86 NC 85 NC 88 NC 87 NC 89 NC 91 NC 90 NC 93 NC 92 NC 96 DATA IN 95 UPDATE 94 SER/PAR 98 DATA OUT 97 CLK 100 RESET 99 CE ピン配置 75 DVCC DVCC 1 DGND AGND 2 3 IN08 AGND 4 5 72 IN07 71 AGND IN09 6 70 IN06 AGND 7 8 69 AGND 68 IN05 AGND 9 IN11 10 67 AGND 66 IN04 IN10 ピン1の表示 74 DGND 73 AGND AGND 11 65 AGND IN12 12 AGND 13 64 IN03 63 AGND AD8114/AD8115 上面図 (実寸ではありません) IN13 14 AGND 15 62 IN02 61 AGND 60 IN01 IN14 16 AGND 17 IN15 18 59 AGND 58 IN00 AGND 19 AVEE 20 57 AGND 56 AVEE AVCC 21 55 AVCC 54 AVCC00 53 OUT00 AVCC15 22 OUT15 23 52 AVEE00/01 51 OUT01 AVCC01/02 50 OUT03 47 AVEE02/03 48 OUT02 49 OUT04 45 AVCC03/04 46 AVEE04/05 44 AVCC05/06 42 OUT05 43 AVEE06/07 40 OUT06 41 OUT07 39 OUT08 37 AVCC07/08 38 OUT09 35 AVEE08/09 36 AVCC09/10 34 AVEE10/11 32 OUT10 33 AVCC11/12 30 OUT11 31 AVEE12/13 28 OUT12 29 OUT13 27 AVCC13/14 26 AVEE14/15 24 OUT14 25 NC = 接続なし −8− REV.0 代表的な性能特性― AD8114/AD8115 1 0.1 0 0.4 ゲイン 200mV p-p 平坦性 0.5 2 0.2 ゲイン 0 –1 0 –2 –0.1 0.3 200mV p-p 2V p-p VO ：図内に表示 RL = 150Ω –4 –0.3 –5 –0.4 –6 –0.5 ゲイン – dB –0.2 –3 平坦性 – dB ゲイン – dB –1 0.2 0.1 –2 平坦性 0 –3 –4 VO ：図内に表示 RL = 150Ω –5 –0.1 200mV p-p 2V p-p –0.2 –0.3 –6 –7 0.1 1 10 周波数 – MHz 2V p-p –0.4 –7 –0.6 1000 100 平坦性 – dB 1 –8 0.1 1 10 –0.5 1000 100 周波数 – MHz 図6．AD8114の周波数応答；RL＝150Ω 図9．AD8115の周波数応答；RL＝150Ω 3 0.4 3 0.5 2 0.3 2 0.4 0.2 1 0.1 0 1 200mV p-p ゲイン 0 200mV p-p ゲイン 0.3 0.2 –0.1 VO AS SHOWN RL = 1kΩ –3 2V p-p –0.2 –1 0.1 平坦性 –2 0 –3 –4 –0.3 –4 –5 –0.4 –5 –0.1 VO：図内に表示 RL = 1kΩ 200mV p-p 2V p-p 平坦性 – dB 0 –2 ゲイン – dB –1 平坦性 – dB ゲイン – dB 平坦性 –0.2 –0.3 2V p-p –0.5 –6 –7 0.1 1 10 –6 –0.6 1000 100 –0.4 –7 0.1 1 10 周波数 – MHz 周波数 – MHz 図7．AD8114の周波数応答；RL＝1 kΩ 図10．AD8115の周波数応答；RL＝1 kΩ 10 4 3 2 VO = 200mV p-p 8 RL ：図内に表示 RL = 1kΩ 6 CL = 18pF 0 –1 RL = 150Ω –2 CL = 18pF RL = 1kΩ 2 0 RL = 150Ω –2 –3 –4 –4 –6 –5 –8 1 10 100 –10 0.1 1000 周波数 – MHz 1 10 100 1000 周波数 – MHz 図8．AD8114の周波数応答と負荷インピーダンスの関係 REV.0 VO = 200mV p-p RL ：図内に表示 4 ゲイン – dB ゲイン – dB 1 –6 0.1 –0.5 1000 100 図11．AD8115の周波数応答と負荷インピーダンスの関係 −9− AD8114/AD8115 0 –20 –20 –30 –30 –40 オール・ハッスル –50 –60 –70 –40 オール・ハッスル –50 –80 –80 –90 –90 1 10 隣接 –60 –70 隣接 –100 0.1 RL = 1kΩ RT = 37.5Ω –10 クロストーク – dB クロストーク – dB –10 0 RL = 1kΩ RT = 37.5Ω 100 –100 0.1 1000 1 10 周波数 – MHz 図12．AD8114のクロストークと周波数の関係 1000 図15．AD8115のクロストークと周波数の関係 0 0 VO = 2V p-p –10 VO = 2V p-p –10 RL = 150Ω RL = 150Ω –20 –20 –30 –30 –40 –40 歪み – dBc 歪み – dBc 100 周波数 – MHz –50 2次高調波 –60 –70 –50 2次高調波 –60 –70 –80 3次高調波 –90 –90 –100 –100 1 3次高調波 –80 50 10 1 50 10 基本波周波数 – MHz 基本波周波数 – MHz 図13．AD8114の歪みと周波数の関係 図16．AD8115の歪みと周波数の関係 VO = 2V STEP RL = 150Ω 0.1%/DIV 0.1%/DIV VO = 2V STEP RL = 150Ω 0 5 10 15 20 25 5ns/DIV 30 35 40 45 0 図14．AD8114の整定時間 5 10 15 20 25 5ns/DIV 30 35 40 45 図17．AD8115の整定時間 − 10 − REV.0 AD8114/AD8115 100k 100k 入力インピーダンス – Ω 1M 入力インピーダンス – Ω 1M 10k 1k 100 0.1 1 10 100 10k 1k 100 0.1 500 1 周波数 – MHz 図18．AD8114の入力インピーダンスと周波数の関係 100 出力インピーダンス – Ω 100 出力インピーダンス – Ω 1000 10 1 10 1 10 周波数 – MHz 100 0.1 0.1 1000 10 周波数 – MHz 100 1000 周波数の関係 1M 100k 100k 出力インピーダンス – Ω 1M 出力インピーダンス – Ω 1 図22．AD8115のイネーブル状態出力インピーダンスと 周波数の関係 10k 1k 10k 1k 100 100 1 10 周波数 – MHz 100 10 0.1 1000 図20．AD8114のディスエーブル状態出力インピーダンスと 1 10 周波数 – MHz 100 1000 図23．AD8115のディスエーブル状態出力インピーダンスと 周波数の関係 REV.0 500 1 図19．AD8114のイネーブル状態出力インピーダンスと 10 0.1 100 図21．AD8115入力インピーダンスと周波数の関係 1000 0.1 0.1 10 周波数 – MHz 周波数の関係 − 11 − –40 –40 –50 –50 –60 –60 OFF時アイソレーション – dB OFF時アイソレーション – dB AD8114/AD8115 –70 –80 –90 –100 –110 –120 –70 –80 –90 –100 –110 –120 –130 –130 –140 0.1 1 10 100 –140 0.1 500 1 10 100 500 周波数 – MHz 周波数 – MHz 図24．AD8114のOFF時アイソレーション、入出力間 図27. AD8115のOFF時アイソレーション、入出力間 –20 –20 –30 –30 –40 –40 –50 –50 PSRR – dB PSRR – dB +PSRR –PSRR –60 +PSRR –60 –70 –70 –80 –80 –90 –90 –100 0.03 1 0.1 –PSRR –100 0.03 10 1 0.1 周波数 – MHz 図25．AD8114のPSRRと周波数の関係 図28．AD8115のPSRRと周波数の関係 170 170 150 150 130 130 電圧ノイズ – nV/√Hz 電圧ノイズ – nV/√Hz 10 周波数 – MHz 110 90 70 110 90 70 50 50 30 30 16nV/√Hz 10 10 100 1k 10k 100k 1M 18nV/√Hz 10 10 10M 100 1k 10k 100k 1M 10M 周波数 – Hz 周波数 – Hz 図26．AD8114の電圧ノイズと周波数の関係 図29．AD8115の電圧ノイズと周波数の関係 − 12 − REV.0 AD8114/AD8115 VO = 200mV STEP RL = 150Ω 0.15V VO = 200mV STEP RL = 150Ω 0.15V 0.10V 0.10V 0.05V 0.05V 0V 0V –0.05V –0.05V –0.10V –0.10V –0.15V –0.15V 50mV 25ns 図30．AD8114のパルス応答、小信号 図33．AD8115のパルス応答、小信号 VO = 2V STEP RL = 150Ω 1.5V 25ns 50mV VO = 2V STEP RL = 150Ω 1.5V 1.0V 1.0V 0.5V 0.5V 0V 0V –0.5V –0.5V –1.0V –1.0V –1.5V –1.5V 500mV 25ns 500mV 図31．AD8114のパルス応答、大信号 20ns 図34．AD8115のパルス応答、大信号 +5V UPDATE +5V UPDATE 0V 0V +2V INPUT 1 AT +1V +1V INPUT 0 AT –1V VOUT INPUT 1 AT +1V –0V INPUT 0 AT –1V –1V 10ns REV.0 VOUT 10ns 図32．AD8114のスイッチング時間 図35．AD8115のスイッチング時間 − 13 − –0V –2V AD8114/AD8115 5V 5V UPDATE UPDATE 0V 0V 0.05V 0.05V 0V 0V –0.05V –0.05V 50ns 図36．AD8114のスイッチング過渡電圧（グリッチ） 図39．AD8115のスイッチング過渡電圧（グリッチ） 240 260 240 220 220 200 200 180 180 160 160 140 頻度 頻度 50ns 140 120 120 100 100 80 80 60 60 40 40 20 20 0 –12 –10 –8 –6 –4 0 –2 2 オフセット電圧 – mV 4 8 6 0 –14 –12 –10 –8 –6 –4 –2 0 2 4 6 オフセット電圧 – mV 10 図40．AD8115のオフセット電圧分布 44 44 40 40 36 36 32 32 28 28 24 24 頻度 頻度 図37．AD8114のオフセット電圧分布 20 20 16 16 12 12 8 8 4 4 0 –20 –16 0 –12 –12 –8 –4 0 4 8 12 8 10 12 14 16 18 16 20 オフセット電圧ドリフト – µV/˚C 図38．AD8114のオフセット電圧ドリフト分布（−40℃∼＋85℃） –8 –4 0 4 8 12 オフセット電圧ドリフト – µV/˚C 16 20 図41．AD8115のオフセット電圧ドリフト分布（−40℃∼＋85℃） − 14 − REV.0 AD8114/AD8115 動作原理 AD8114（G＝＋1）とAD8115（G＝＋2）は、16本の出力を持つク ロスポイント・アレイで、各出力は16本の入力の内の任意の1つに 接続することができます。 出力の行により構成された16個のスイッ チ可能な相互コンダクタンス・ステージは各出力バッファに接続さ れ、16対1のマルチプレクサを構成しています。16行の相互コンダ クタンス・ステージの各々は、並列に16本の入力ピンに接続されて おり、アレイ全体として256個の相互コンダクタンス・ステージを 構成しています。各出力のデコーディング・ロジックは、相互コン ダクタンス・ステージの1つを選択して（全く選択しないことも 可） 、出力ステージを駆動します。相互コンダクタンス・ステージ はNPNの入力差動対であり、 折り畳まれたカスコード出力ステージ へ電流を流します。補償ネットワークとエミッタ・フォロアの出力 バッファが出力ステージにあります。 電圧帰還によりゲインが設定 され、 AD8114はゲイン1に、 AD8115は帰還ネットワークを持つゲイ ン2のアンプに、それぞれ設定されます。 このアーキテクチャは、逆側終端されたビデオ負荷（150Ω）を小 さい微分ゲイン誤差と小さい微分位相誤差で、 かつ比較的小さい消 費電力で駆動することができます。 使用しない出力と相互コンダク タンス・ステージをディスエーブルすると、さらに消費電力を削減 することができます。各相互コンダクタンス・ステージをイネーブ ルすると、入力バイアス電流が少し増加します。 AD8114とAD8115の機能により、大規模なスイッチ・マトリクス の構成を簡単に行うことができます。両デバイスの未使用出力を ディスエーブルして高インピーダンス状態にすることが可能なた め、複数のIC出力をバス接続することができます。AD8115の場合、 ゲイン2の帰還ネットワークのインピーダンスが出力の負荷になら ないように、帰還アイソレーション方式が採用されています。入力 バッファの追加が不要なため、 さらに信号の劣化を導入することな く、高入力抵抗と低入力容量が容易に実現できます。イネーブルで のグリッチを制御するために、 ディスエーブルされた出力電圧をイ ネーブル状態の通常電圧範囲内（±3.3 V）に維持しておくことが推 奨されます。必要に応じて、出力負荷抵抗をグランドに接続して、 ディスエーブルされた出力が範囲外にドリフトしないようにするこ とができます。 フレキシブルなTTL互換ロジック・インターフェースにより、マ トリクスのプログラムが簡単になります。 ラッチの最初の列に対す るパラレル・ロードまたはシリアル・ロードにより、各出力がプロ グラムされます。グローバル・ラッチが同時に全出力を更新しま す。パワーオン・リセット・ピンを使用して、全出力をディスエー ブルすることにより、バスの競合を回避することができます。 アプリケーション AD8114/AD8115には、クロスポイント・マトリクスのプログラ ミングを変更する2つのオプションがあります。 1つ目のオプション は、マトリクス全体をその都度更新する80ビットのシリアル・ワー ドを使用する方法です。2つ目のオプションは、1本の出力のプログ ラミングをパラレル・インターフェースを使用して変更する方法で す。このシリアル・オプションでは、信号数が少なくて済みますが、 プログラミングの変更に時間（クロック・サイクル数）を要します。 一方、パラレル・プログラミング方式では、信号数が多くなります が、1本の出力を1回で変更することができ、プログラミングに要す るクロック・サイクル数が少なくて済みます。 シリアル・プログラミング シリアル・プログラミング・モードでは、デバイス・ピンCE、 CLK、DATA IN、UPDATE 、SER/PARを使用します。最初のステッ プは、SER/PARにLowをアサートして、シリアル・プログラミング・ REV.0 モードをイネーブルすることです。 デバイスにデータをクロックで 入力するためには、チップのCEはLowである必要があります。複数 のデバイスが並列接続されている場合、 CE信号を使用して、 個々の デバイスをアドレス指定することができます。 データがデバイスのシリアル・ポートにシフト入力されている 間、UPDATE信号はHighである必要があります。UPDATEがLowの ときに、データのシフト入力が続いていても、トランスペアレント 非同期ラッチがデータのシフトを可能にし、 マトリクスへ出力しま す。これにより、シフト中のデータに従って、マトリクスは自分自 身を各中間状態に更新しようとします。 DATA INでデータは、 CLKの各立下がりエッジでクロック駆動さ れます。 プログラミングには合計80ビットがシフト入力される必要 があります。各16本の出力に対して、その入力ソースを指定する4 ビット（D0∼D3）、その後ろに出力のイネーブル状態を指定する1 ビット（D4）が存在します。D4がLow（出力をディスエーブル）の 場合、 その出力に接続される入力が存在しないため、 対応する4ビッ ト（D0∼D3）は意味を持ちません。 上位出力アドレス・データが先にシフト入力され、続いて下位出 力アドレス・データがシフト入力されます。この時点で、UPDATE をLowにすることができます。これにより、直前にシフト入力され たデータに従って、デバイスのプログラミングが開始されます。 UPDATEレジスタは非同期で、UPDATEがLowのとき（かつCEが Low） 、トランスペアレントになります。 複数のAD8114/AD8115デバイスをシステム内でシリアルにプロ グラムする場合は、1つのデバイスのDATA OUT信号をシリアル・ チェイン内の次のデバイスのDATA INに接続します。CLK、CE、 UPDATE、 SER/PARの各ピンは並列に接続し、 上記のように動作さ せます。チェイン内の先頭デバイスのDATA INピンにシリアル・ データを入力し、最後のデバイスまでリップル接続します。した がって、チェイン内の最終デバイスのデータは、プログラミング・ シーケンスの始めにくる必要があります。プログラミング・シーケ ンスの長さは、 80ビットにチェイン内のデバイス数を乗算した値に なります。 パラレル・プログラミング パラレル・プログラミング・モードを使用する場合は、マトリク スに対する変更を行うときにデバイス全体を再プログラムする必要 はありません。実際、パラレル・プログラミングを使用すると、1本 の出力の変更を1 回で行うことができます。これは1 C L K / UPDATEサイクルしか必要としないため、パラレル・プログラミン グを使うと大幅に時間を節約することができます。 パラレル・プログラミングを使用する際に重要な考慮事項は、 RESET信号はAD8114/AD8115内の全レジスタをリセットしないと いうことです。この信号をLowにすると、RESET信号は各出力を ディスエーブル状態に設定するだけです。これは、パワーアップ時 に、2本のパラレル出力を同時にアクティブにしないことを保証す る際に便利です。 初期のパワーアップ後、 RESET信号がアサートされていても、デ バイス内の内部レジスタ値は一般にランダムになります。パラレ ル・プログラミングを使って1本の出力をプログラムする場合、そ の出力は正常にプログラムされますが、 パワーアップ時の内部レジ スタの値に応じて、 デバイスの他の部分はランダムなプログラム状 態になってしまいます。したがって、パラレル・プログラミングを 使用する場合は、パワーアップ後に、必ず全出力を所望状態にプロ グラムすることが必要です。これにより、マトリクスのプログラミ ングでは、常に既知状態で行われることが保証されます。それ以 降、パラレル・プログラミングを使って、1本または複数本の出力を 1回で変更することができます。 − 15 − AD8114/AD8115 同様に、最初のパワーアップ後にCEとUPDATEをLowにすると、 シフトレジスタ内のランダムなパワーアップデータがマトリクスに プログラムされてしまいます。したがって、クロスポイントが未知 状態にプログラムされるのを防止するため、 最初にパワーアップし た後に、CEとUPDATEの両方にLowロジック・レベルを入力しない ようにします。 最初のパワーアップ後にシリアルまたはパラレル・プログラミ ングにより、シフトレジスタ全体を1回で所望の状態にプログラム すると、 マトリクスを未知状態にプログラムしてしまう可能性をな くすことができます。 パラレル・プログラミングを使って出力の設定を変更するとき は、SER/PARとUPDATEをHighにし、CEをLowにします。CLK信 号はHigh状態にある必要があります。書込み対象出力の4ビット・ アドレスをA0∼A3に入力します。最初の4データ・ビット（D0∼ D3）では、 アドレス指定した出力に書込む入力を指定する情報を指 定します。4番目のデータ・ビット（D4）では、出力のイネーブル状 態を指定します。D4をLow（出力をディスエーブル）すると、D0∼ D3上のデータは無視されます。 アドレス信号とデータ信号を設定すると、 これらの信号をCLK信 号のHighからLowの変化でシフトレジスタにラッチすることができ ます。ただし、UPDATE信号がLowになるまで、マトリクスはプロ グラムされません。このため、先ず、UPDATEがHighの間に連続す るCLKの立下がりエッジを使って、 新しいデータを一部または全部 の出力に対してラッチ入力し、その後でUPDATEをLowにして、そ のすべての新しいデータを有効にすることができます。この方法 は、パラレル・プログラミングを使用する場合、パワーアップ後に 始めてデバイスをプログラミングする際に使用する方法です。 パワーオン・リセット AD8114/AD8115をパワーアップする際、一般に出力をディス エーブル状態で立上がらせることが望まれます。 RESETピンをLow にすると、全出力がディスエーブル状態になりますが、RESET信号 はAD8114/AD8115内の全レジスタをリセットしません。この機能 はパラレル・プログラミング・モードで動作する場合に重要です。 パワーアップ後の内部レジスタのプログラミングについては、 その 節を参照してください。シリアル・プログラミングでは、毎回マト リクス全体をプログラムするため特別の注意は不要です。 パワーアップ後にシフトレジスタのデータはランダムになって しまうため、 マトリクスのプログラムに使用することはできません （すなわち、マトリクスを既知状態にする必要があります）。このよ うなことを生じさせないために、パワーアップ後、最初にCEと UPDATEの両方にロジックLowを入力しないでください。まず、シ フトレジスタに所望のデータをロードし、 次にUPDATEをLowにし てデバイスをプログラムします。 RESETピンにはDVDDに接続された20 kΩのプルアップ抵抗が付 いており、 この抵抗を使って簡単なパワーアップリセット回路を構 成することができます。キャパシタをRESETとグランドの間に接 続すると、デバイスが安定するまでRESETをLowにしておくことが できます。このLow状態により、すべての出力がディスエーブルさ れます。このキャパシタがプルアップ抵抗を介してHigh状態に充 電されると、 デバイスのすべてのプログラミング機能が使用可能に なります。 としない大規模なクロスポイント・アレイの入力部分と内部選択部 分にも使用することができます。AD8114の出力は、ディスエーブ ル状態で非常に高いインピーダンスを持ちます。 AD8115は、出力で終端されたケーブルを駆動する際に使うデバ イスとして使用することができます。このデバイスはゲインが2で あり、ビデオ・ラインを駆動するためのゲイン2のバッファの追加 を不要にします。 出力ディスエーブル状態の高インピーダンスによ り、出力を並列接続する際に信号の品質低下を最小に抑えます。 大規模なクロスポイント・アレイの作成 AD8114/AD8115は、 16×16より大きなディメンジョンを持つクロ スポイント・アレイを構成するための高集積ビルディング・ブロッ クです。出力ディスエーブル、チップ・イネーブル、ゲイン1とゲイ ン2のオプションなどの様々な機能は、大規模なアレイを構成すると きに役立ちます。クロスポイント・アレイのサイズをカスタマイズ する必要がある場合、AD8108やAD8109、1対の（ゲイン1およびゲイ ン2）の8×8ビデオ・クロスポイント・スイッチ、またはAD8110と AD8111、1対の（ゲイン1およびゲイン2）の16×8ビデオ・クロスポ イント・スイッチなどと組み合わせて使用することができます。 大規模クロスポイントを構成する際に最初に考慮すべきことは、 所要デバイス数を最小にすることです。AD8114/AD8115の16×16 アーキテクチャには256“ポイント”が含まれており、このポイント 数は4×1クロスポイント（またはマルチプレクサ）の64倍です。PC ボード領域、消費電力、デザイン工数の節約は、これらの小型デバ イスを使用する場合と比較すると明確です。 非ブロッキング・クロスポイントの場合、所要ポイント数は入力 数と出力数の積になります。非ブロッキングでは、ある入力を1つ または複数の出力にプログラムしても、 その入力を別の出力にも接 続できることを制限しないことが必要とされます。 非ブロッキング・クロスポイント・アーキテクチャによっては、 上で計算した最小値より多いデバイス数を必要とすることもありま す。また、この最小値より少ないデバイス数で構成できるブロッキ ングアーキテクチャも存在します。 これらのシステムは統計的に使 用可能な接続性を持ち、 この統計的に使用可能な接続性はシステム 全体のデザインで決定されます。大規模クロスポイント・アレイ構 成の基本概念は、入力同士を水平方向に並列に接続し、次に垂直方 向に出力同士を“ワイヤードOR”接続することです。このときの水 平と垂直の意味は、図を見ると明らかになります。図42に、4個の AD8114またはAD8115を使用する32×32クロスポイント・アレイの 概念を示します。 入力00∼15 16 16 AD8114 または AD8115 16 AD8114 または AD8115 RTERM 16 入力16∼31 16 16 AD8114 または AD8115 16 16 AD8114 または AD8115 RTERM 16 16 図42. 4個のAD8114または4個のAD8115を使用する 32×32クロスポイント・アレイ ゲインの選択 16×16クロスポイントにはアナログ回路パスのゲインが異なる2 つのバージョンがあります。AD8114デバイスは単位ゲインを持ち、 アナログ・ロジックのスイッチングと単位ゲインを必要とするアプ リケーションに使用できます。AD8114は、出力信号の終端を必要 各入力は2個のデバイスの32本の各入力にユニークに対応させ、 それぞれ終端されます。出力同士を対にしてワイヤードOR接続し ます。ワイヤードOR接続された1つの対からの出力だけを同時にイ − 16 − REV.0 AD8114/AD8115 ランク1 (8×AD8114) 128:32 8 入力00∼15 AD8114 16 8 RTERM 8 入力16∼31 AD8114 16 8 RTERM 8 入力32∼47 AD8114 16 8 ランク2 32:16非ブロッキング (32:32 ブロッキング) RTERM 8 8 入力48∼63 AD8114 16 8 1kΩ 8 AD8115 RTERM 8 16 8 RTERM 8 1kΩ 8 8 AD8115 入力80∼95 AD8114 16 出力00–15 非ブロッキング 8 1kΩ 入力64∼79 AD8114 8 8 8 出力00∼15 非ブロッキング 追加16出力 (ブロッキングへ) 8 1kΩ RTERM 8 入力96∼111 AD8114 16 8 RTERM 8 入力112∼127 AD8114 8 16 RTERM 図43．非ブロッキング128×16アレイ（128×32ブロッキング） ネーブルするようにします。 デバイスをプログラムするソフトウェ アは、これを実現するように正しく作成する必要があります。 デザイン内でクロスポイント・デバイスをさらに追加すると、 ワイヤードOR接続する出力数を少なくすることができます。図43 に、8個のAD8114と2個のAD8115を使用して、ゲイン2を持つ非ブ ロッキングの128×16クロスポイントで、かつ出力でのワイヤード OR接続を4本の出力に制限したシステムのブロック図を示します。 さらに、 ランク2の2個のAD8115の各々からの下位8本の出力を使っ て、1つのブロッキング128×32クロスポイント・アレイを実現する ことができます。ただし、この方法には欠点があります。カスケー ド接続された種々のデバイスのオフセット電圧が累積され、 デバイ スの帯域幅制限が生じてしまいます。その上、デバイスの追加によ り消費電流が増え、ボード・スペースも増加します。繰り返しにな りますが、システム全体のデザイン仕様により、トレードオフの方 法が決定されます。 多チャンネル・ビデオ AD8114/AD8115の優れたビデオ仕様により、コンポジット・ビ デオのクロスポイント・スイッチを構成するための最適な候補に なっています。AD8114/AD8115の高度な集積度とコンポジット・ ビデオはシステム・ビデオ・チャンネル当たり1クロスポイント・ チャンネルしか必要でないという事実を利用することにより、 集積 度の高いものを実現することができます。ただし、A D 8 1 1 4 / AD8115を使ってルーティングできる他のビデオ・フォーマットに よっては、ビデオ・チャンネル当たり複数のクロスポイント・チャ ンネルを必要とするものもあります。 システムによっては、 ツイストペア線を使ってビデオ信号を伝送 するものもあります。これらのシステムでは、低価格なケーブル、 コネクタ、終端方法を使用できるため、差動信号を使用してコスト を抑えます。また、クロストークを削減し、同相モード信号を除去 することができ、 この機能はノイズの多い環境または送信装置と受 信装置の間で同相モード電圧が生じる環境で動作する装置に対して REV.0 は重要になります。 このようなシステムではビデオ信号を差動にします。すなわち、 信号の正バージョンおよび負（すなわち反転）バージョンを使いま す。これらの相補信号をツイストペアの2本の各々の線を使用して 伝送すると、一次同相モード電圧をゼロにすることができます。受 信端では、各信号を差動で受信して、シングル・エンド信号に戻し ます。 これらの差動信号をスイッチングする場合は、ビデオ・チャンネ ルを構成する2本の差動信号を処理するため、スイッチング・エレ メント内では2チャンネルが必要になります。このため、差動ビデ オの1チャンネルがクロスポイント・チャンネルの対（入力と出力） に割り当てられます。1個のAD8114/AD8115で、差動ビデオ8チャ ンネルを16本の入力と16本の出力に割り当てることができます。 これにより、1つの8×8差動クロスポイント・スイッチが実現でき ます。 このようなデバイスのプログラミングでは、 入力と出力を対にし てプログラムする必要があります。この情報は、AD8114/AD8115 のプログラミングフォーマットとシステムの条件を調べることによ り少なくすることができます。 この他に、1ビデオ・チャンネル当たり複数のアナログ回路を必 要とするアナログ・ビデオフォーマットもあります。衛星テレビ、 デジタル・ケーブルボックス、高品質VCRなどのようなシステムで 広く採用されているSビデオまたはY/Cビデオと呼ばれる2回路 フォーマットがあります。このフォーマットでは、ビデオ信号の輝 度部分（ルミナンスすなわちY）を1チャンネルで、カラー部分（す なわち、クロミナンス、クロマまたはC）を2つ目のチャンネルで伝 送します。 Sビデオでは2つの別々の回路を1ビデオチャンネルに対して使用 するため、クロスポイント・システムを作成するときは、差動ビデ オ・システムの場合と同様に、1ビデオ・チャンネルを2クロスポイ ント・チャンネルに割り当てる必要があります。ビデオフォーマッ トの違いの他は、これら2システムは同じです。 − 17 − AD8114/AD8115 この他に、ビデオ情報の伝送に3チャンネルを使うビデオフォー マットもあります。ビデオ・カメラは、イメージ・センサーから直 接RGB（赤、緑、青）を発生します。RGBはコンピュータ内部でグ ラフィックス用に使用される普通のフォーマットです。RGBはY、 R−Y、B−Yフォーマットに変換することができます。これはYUV フォーマットと呼ばれることもあります。これら3回路ビデオ規格 はコンポジット・アナログ・ビデオと呼ばれます。 このコンポーネント・ビデオ規格では、1ビデオ・チャンネル当 たり3クロスポイント・チャンネルを使ってスイッチング機能を処 理することが必要になります。 2回路ビデオフォーマットと同様に、 入力と出力は3本1グループとして割り当てられ、適切なロジック・ プログラムを行って、ビデオ信号のルーティングを行います。 クロストーク 多数のアナログ信号チャンネルを処理する放送ビデオのような 多くのシステムは、 システム内の種々の信号が他の信号から干渉を 受けないようにする厳しい条件を持っています。クロストークは、 他の近接チャンネルからあるチャンネルへ信号が混入することを表 す用語です。 システム内で近接して多数の信号が存在する場合、明らかに AD8114/AD8115を使用するシステムもこれに該当しますが、クロ ストーク問題は複雑な問題になります。複数のAD8114/AD8115を 使用するシステムの仕様を定めるためには、 クロストークの性質と 用語の定義を理解しておく必要があります。 クロストークの種類 クロストークは3つの方法で伝搬します。これらは、電界、磁界、 コモン・インピーダンスの共有の3種類に分類されます。この節で はこれらの影響について説明します。 どの導体も、 電界の放射器と電界の受信器の両方になることがで きます。電界クロストークメカニズムは、送信器により発生された 電界が浮遊容量（例えば自由空間）を伝搬し、受信器に結合されて 電圧を誘導するときに発生します。この電圧は、それを受信する チャンネル内では不要なクロストーク信号になります。 導体に流入する電流は、その電流の回りに磁界を発生します。こ れらの磁界は、 電流が流入したその導体に接続されている導体に電 圧を発生させます。これら他のチャンネル内の不要な誘導電圧が、 クロストーク信号になります。 クロストークが発生したチャンネル は、1つのチャンネルから別のチャンネルに信号を結合する相互イ ンダクタンスを持つということができます。 多チャンネル・システム内の電源、グランド、その他の信号の各 リターン・パスは、一般に、多くのチャンネルによって共用されま す。 1つのチャンネルから流出する電流がこれらのパスの1つに流入 すると、インピーダンスの両端に発生する電圧が、コモン・イン ピーダンスを共有する他のチャンネルに対する入力クロストーク信 号になります。 これらすべてのクロストーク源はベクタ量であり、 全クロストー クを得るとき単純にこれらの振幅を加算するだけでは済みません。 実際、 ある構成内で並列に追加した回路を駆動するときに実際にク ロストークを減少させるための条件が存在します。 クロストークの領域 実用的なAD8114/AD8115回路の場合、デバイスを電源と計測装 置に接続するためにある種の回路ボードに実装することが必要にな ります。 デバイスに固有なクロストークの他にクロストークを追加 しないようなキャラクタライゼーションボード （評価ボードもこの 目的で使用可）を作成するように十分な注意が要ります。ただし、 これにより、システムのクロストークはデバイスに固有なクロス トークとデバイスが実装される回路ボードのクロストークの組み合 わせであるという問題が生じます。 クロストークの影響を小さくす るためには、クロストークのこれらの2つの領域を分離することが 重要になります。 さらに、 クロストークはクロスポイントに対する入力間とクロス ポイントの出力間でも発生します。 また入力から出力に対しても発 生します。次に、クロストークに関係しているシステムの部分を調 べる方法について説明します。 クロストークの測定 クロストークは、1チャンネルまたは複数のチャンネルに信号を 入力して選択したチャンネル上のその信号の相対強度を測定するこ とにより、測定されます。測定値は、一般に、テスト信号振幅に対 する減衰をdBで表します。クロストークは次式で表されます。 ） ｜XT｜＝20 log10（Asel（s）/Aテスト（s） ここで、s＝jwはラプラス変換変数であり、Asel（s）は選択した チャンネルに誘導されたクロストーク信号の振幅で、Aテスト（s） はテスト信号の振幅です。クロストークは周波数の関数ですが、テ スト信号振幅の関数ではないと見ることができます（一次近似）。 さらに、 クロストーク信号は対応するテスト信号に関係した位相を 持ちます。 ネットワークアナライザは、 注目の周波数範囲でクロストークを 測定する際に広く使用されています。 この装置はクロストーク信号 の振幅と位相の両情報を提供します。 クロスポイント・システムまたはデバイスの規模が大きくなる と、 理論的なクロストークの組み合わせと順列の数は極端に大きく なります。例えば、AD8114/AD8115の16×16マトリクスについて、 1つのチャンネル（例えばIN00入力）に対して考えられるクロス トーク項数を調べることができます。IN00をAD8114/AD8115の出 力の1つに接続するようにプログラムします。この出力で測定を行 います。先ず、テスト信号を他の15本の入力の各々に1回に1つずつ 入力することに対応するクロストーク項を測定することができま す。このときIN00には信号を何も入力しません。その後で、並列テ スト信号を他の全15本の入力に、1回に2本ずつ、全組み合わせにつ いて入力したときに対応するクロストーク項を測定します。 その後 で、1回に3本ずつ入力して同様に測定する等々を続け、テスト信号 を他の全15本の入力に並列に入力する最後の1通りだけの入力方法 に至るまで続けます。 これらの各ケースは、理論上互いに異なっており、計測システム の分解能に応じて固有な値を得ることができますが、 これらすべて の項を測定することは実用的には困難であり、 各値を特定すること はできません。さらに、この説明は、ただ1つの入力チャンネルにつ いてのクロストーク・マトリクスにすぎません。同様のクロストー ク・マトリクスが他の各入力に対しても存在します。さらに、入力 を他の出力（測定に使用していない出力）に接続する組み合わせと 順列を考慮すると、数値はすぐに天文学的になります。複数の AD8114/AD8115による大規模クロスポイント・アレイを作成する 場合、数値はさらに大きくなります。 明らかに、これらのケースの部分集合を選び出して、クロストー クの実用的な測定のガイドとして使用すべきです。 1つの一般的な方法は、 “オール・ハッスル”クロストークを測定 することです。この用語は、選択した以外の他の全システム・チャ ンネルを並列に駆動している間に、 選択したチャンネルに対するク ロストークを測定することを意味します。一般に、この測定では − 18 − REV.0 AD8114/AD8115 ワースト・ケースのクロストーク値が得られますが、クロストーク 信号はベクタ量であるため、常にワースト・ケースであるとは限り ません。 他の有効なクロストーク測定値は、いずれかの端点での1つの隣 接チャンネルまたは2つの隣接チャンネルにより発生された測定値 です。これらのクロストーク測定値は、一般に、離れたチャンネル 間の測定値より大きな値になり、他の1チャンネル・クロストーク 測定値または2チャンネル・クロストーク測定値に対してワース ト・ケース測定値として使用できます。 入力でのクロストークと出力でのクロストーク AD8114/AD8115のフレキシブルなプログラミング機能を使って、 入力側または出力側のいずれでクロストークがより大きく発生して いるかを診断することができます。幾つかの例を示します。ある入 力チャンネル（この例では中央にあるIN07）によりOUT07（これも 中央にあります）を駆動するようにプログラムします。IN07に対す る入力はグランドに終端しただけで （50Ωまたは75Ωを経由） 、 信号 は入力しません。 他の全入力は同じテスト信号で並列に駆動し （実際には分配アン プを使用）、OUT07以外の他の全出力をディスエーブルします。グ ランドに接続されたIN07はOUT07を駆動するようにプログラムさ れているため、IN07には信号を入力しません。他の出力は駆動され ていないため （すべてディスエーブルされています） 、 出力される信 号は、他の15本のハッスル入力信号に起因することになります。こ のため、この方法では、IN07のクロストークに寄与するすべての ハッスル入力を測定します。もちろん、他の入力チャンネルおよび ハッスル入力の組み合わせに対してこの方法を使うことができます。 出力クロストーク測定では、1つの入力チャンネルを駆動し（例 えばIN00 ） 、ある出力（中央のIN07）以外の全出力をIN00に接続す るようにプログラムします。OUT07は、IN15（IN00より非常に離れ ています）に接続するようにプログラムします。IN15はグランドに 終端します。そうすると、無信号の入力から受信するため、OUT07 には信号が出力されません。OUT07で測定されるすべての信号は 他の16本のハッスル出力の出力クロストークに起因することになり ます。この場合も、この方法は、他のチャンネルおよび他のクロス ポイント・マトリクスの組み合わせを測定できるように変更するこ とができます。 クロストークに対するインピーダンスの影響 入力側クロストークは、 入力を駆動する信号源の出力インピーダ ンスの影響を受けます。駆動信号源のインピーダンスが小さいほ ど、クロストークの振幅は小さくなります。入力側での支配的なク ロストークメカニズムは容量性結合です。 高インピーダンス入力で は、大きな電流は発生せず、磁界による誘導クロストークは発生し ません。ただし、大きな電流が入力終端抵抗とそれらを駆動する ループを通して流れることがあります。 このため、入力側のPCボー ドが磁界結合のクロストークに寄与することがあります。 回路の点から、入力クロストークメカニズムは、抵抗性負荷を結 合するキャパシタに似ています。低い周波数では、クロストークの 振幅は次式で与えられます。 ｜XT｜＝20 log10 （ [ RS CM ）×s] ここで、 RSは信号源抵抗、 CMはテスト信号回路と選択された回路 の間の相互容量、sはラプラス変換変数です。 式から、 このクロストークメカニズムはハイパス特性を持ってい ることが分かります。入力回路の結合容量を小さくし、ドライバの REV.0 出力インピーダンスを小さくすることにより、 クロストークを小さ くできることも分かります。 75Ω終端のケーブルで入力を駆動する 場合、この信号を低出力インピーダンス・バッファでバッファリン グすることにより、入力クロストークを小さくすることができます。 出力側では、 軽い負荷を駆動することによりクロストークを小さ くすることができます。AD8114/AD8115は、標準の150Ωビデオ負 荷を駆動する際に、 仕様として優れた微分ゲインと微分位相を持っ ていますが、 大きな出力電流に起因して達成可能な最小値より少し 大きなクロストークになってしまいます。これらの電流は、出力ピ ンとAD8114/AD8115のボンディング・ワイヤーの相互インダクタ ンスを経由してクロストークを導入します。 回路の点から、この出力クロストークメカニズムは、負荷抵抗を 駆動する巻線間に相互インダクタンスを持つ変成器に似ています。 低い周波数では、クロストークの振幅は次式で与えられます。 ｜XT｜＝20 log10（Mxy×s/RL ） ここで、 Mxyは出力Xと出力Yの間の相互インダクタンスで、RLは 出力を測定するところの負荷抵抗です。 相互インダクタンスを小さ くし、RLを大きくすることにより、このクロストークメカニズムを 最小化することができます。導体間の間隔を大きくし、平行部分の 長さを短くすることにより、 相互インダクタンスを小さく抑えるこ とができます。 PCBのレイアウト システム回路ボードにより発生される追加クロストークを最小 にするよう最大の注意が必要です。注意しなければならない領域 は、グランド、シールド、信号配線、電源バイパスです。 AD8114/AD8115のパッケージは、クロストークを最小に抑えるよ うにデザインされています。各入力はアナログ・グランド・ピンに より他の各入力から分離されています。これらすべてのAGNDは、 回路ボードのグランド・プレーンに直接接続する必要があります。 これらのグランド・ピンは、シールド、低インピーダンス・リター ン・パス、入力に対する物理的な分離を提供します。これらすべて がクロストークの削減に役立ちます。各出力は2本の隣接出力から ある極性または別の極性のアナログ電源ピンにより分離されていま す。これらの各アナログ電源ピンは、2本の隣接出力だけの出力ス テージに電源を供給しています。これらの電源ピンは、シールド、 物理的分離、出力に対する低インピーダンス電源を提供していま す。これら各電源ピンの各バイパスは0.01μFチップ・キャパシタ を直接グランド・プレーンに接続して行い、コモン・インピーダン スを共用するメカニズムを通して発生する高周波出力クロストーク を最小にします。 また、各出力にはアナログ・グランド・ピンAGND00∼AGND07 の近くに個別に接続されているオンチップ補償キャパシタがありま す。この技術は、IC内とパッケージ・ピン内のコモン・インピーダ ンスを共用することにより、 これらのパスに流入する電流が生じな いようにして、クロストークを削減します。これらのAGNDxx信号 はすべて直接グランド・プレーンに接続します。 入力信号と出力信号は、上下のレイヤー上のグランド・プレーン に挟まれていて、 かつ間を通るグランドにより相互に分離されてい る場合、クロストークが最小になります。レイヤー間の接続は、で きるたけICの近傍に配置して、 入力と出力を中間レイヤーに接続し ます。入力信号と出力信号が表面を通過するのは、入力終端抵抗と 出力直列逆側終端抵抗の場所だけに限定します。また、ICパッケー ジから出てきたら直ぐに、 可能な限りこれらの信号を相互に離して 配線します。 − 19 − AD8114/AD8115 NC P1-3 AVEE AGND AVCC P1-4 P1-5 NC P1-7 P1-6 + + DVCC JUMPER AVCC 0.01 µF + 0.1 µF 10 µF 0.1 µF 10 µF 1, 75 0.1 µF 10 µF 75Ω 58 INPUT 00 57,59 AGND 75Ω 60 INPUT 01 61 AGND INPUT 00 INPUT 01 AVEE 0.01 µF 21, 55 0.01 µF 20, 56 AVCC DVCC AVEE NO CONNECT: 85-93 AVCC OUTPUT 00 AVEE OUTPUT 01 75Ω 62 INPUT 02 63 AGND 75Ω 64 INPUT 03 65 AGND OUTPUT 03 75Ω 66 INPUT 04 67 AGND OUTPUT 04 75Ω 68 INPUT 05 69 AGND 75Ω 70 INPUT 06 71 AGND INPUT 02 INPUT 03 INPUT 04 INPUT 05 AVCC OUTPUT 02 AVEE AVCC AVEE INPUT 06 72 INPUT 07 75Ω 3,73 AVCC INPUT 07 75Ω 75Ω 6 INPUT 09 7 AGND 75Ω 8 INPUT 10 9 AGND 75Ω 10 INPUT 11 11 AGND INPUT 09 INPUT 10 INPUT 11 OUTPUT 06 AVEE AD8114/ AD8115 OUTPUT 07 AVCC OUTPUT 08 AVEE OUTPUT 09 AVCC OUTPUT 10 75Ω 12 INPUT 12 13 AGND OUTPUT 11 75Ω 14 INPUT 13 15 AGND OUTPUT 12 75Ω 16 INPUT 14 17 AGND OUTPUT 13 75Ω 18 INPUT 15 19 AGND INPUT 12 INPUT 13 INPUT 14 INPUT 15 AVEE AVCC AVEE AVCC 98 AVCC 54 53 0.01 µF DATA OUT OUTPUT 14 51 0.01µF AVEE DATA IN OUTPUT 15 R P2-2 2,74 100 99 97 49 0.01µF AVEE 48 47 0.01µF OUTPUT 03 AVCC 46 45 0.01µF 75Ω OUTPUT 04 AVEE 44 43 0.01µF 75Ω OUTPUT 05 AVCC 42 41 0.01µF 75Ω OUTPUT 06 AVEE 40 39 0.01µF 75Ω OUTPUT 07 AVCC 38 37 0.01µF 75Ω OUTPUT 08 AVEE 36 35 0.01µF 75Ω OUTPUT 09 AVCC 34 33 0.01µF 75Ω OUTPUT 10 AVEE 32 31 0.01 µF 75Ω OUTPUT 11 AVCC 30 29 0.01 µF 75Ω OUTPUT 12 AVEE 28 27 0.01 µF 75Ω OUTPUT 13 AVCC 26 25 0.01 µF 75Ω OUTPUT 14 AVEE 24 23 0.01 µF 75Ω OUTPUT 15 R R シリアル・モードの ジャンパ端子 P3-14 R P3-13 R P3-12 R P3-11 R P3-10 R P3-9 R P3-8 R P3-7 P3-6 P3-5 P3-2 75Ω DVCC R R P3-1 OUTPUT 02 R33 20kΩ C R P2-6 75Ω 94 R R OUTPUT 01 SER /PAR D4 D3 D2 D1 D0 A3 A2 A1 A0 95 84 83 82 81 80 79 78 77 76 P2-3 P2-1 75Ω AVCC 22 UPDATE CLK DGND P2-4 RESET P2-5 OUTPUT 00 AVCC 50 R 96 75Ω AVEE 52 AGND 4 INPUT 08 5 AGND INPUT 08 OUTPUT 05 CE P1-2 P3-4 P1-1 P3-3 DVCC DGND 注 R = オプションの50Ω終端抵抗 C = オプションの平滑用キャパシタ 図44．評価ボードの回路図 − 20 − REV.0 AD8114/AD8115 図45．部品面のシルクスクリーン 図46．ボード・レイアウト（部品面） REV.0 − 21 − AD8114/AD8115 図47．ボード・レイアウト（信号レイヤー） 図48．ボード・レイアウト（グランド・プレーン） − 22 − REV.0 AD8114/AD8115 図49．ボード・レイアウト（回路面） 図50．回路面のシルクスクリーン REV.0 − 23 − AD8114/AD8115 ビデオ・アプリケーション用に最適化されているため、全信号入 このボードには、32個のBNCタイプ・コネクタがあります（入力 力と全信号出力は75Ω抵抗で終端されています。 ストリップライン 用16個と出力用16個） 。コネクタはデバイスを取り囲んで昇順で配 技術を使って、 信号入力ラインと信号出力ラインの特性インピーダ 置してあります。図47に示すように、16本のすべての入力信号パ ンスを75Ωに維持しています。 図 51に、入力パターンまたは出力パ ターンと16本のすべての信号出力パターンは、 同じ長さになってい ターンの1つの断面図を示します。またPCBレイヤーの配置も同時 ます。このようにすると、位相関係と信号間の入出力間遅延が保存 に示してあります。4レイヤーの未使用領域はグランド・プレーン されるオール・ハッスル・クロストークの測定などのテストで便利 で埋め尽くしていることに注意して下さい。そのために、インピー です。 ダンスの制御に加えて入力パターンと出力パターンが良くシールド されています。 3本の電源ピンAVCC、DVCC 、AVEEは、高品質で低ノイズの± 5 Vに接続します。同じ±5 V電源をアナログとデジタルに対して使 用する場合は、 別々のケーブルを評価ボードのアナログ電源ピンと w = 0.008" (0.2mm) デジタル電源ピンに接続する必要があります。 一般的な規則として、各電源ピン（または隣接電源ピンのグルー 最上位レイヤー b = 0.0514" (1.3mm) a = 0.008" (0.2mm) t = 0.00135" (0.0343mm) プ）は、 0.01μFキャパシタを使ってローカルにデカップリングする 必要があります。スペース上の制約がある場合は、アナログ電源ピ 信号レイヤー ンをデカップリングした後に、 デジタル電源ピンをデカップリング h = 0.025" (0.63mm) することが重要です。 0.1μFのキャパシタをピンのできるだけ近く 電源レイヤー に配置すると、 多数の電源ピンのデカップリングに使用することが 最下位レイヤー できます。最後は、10μFのキャパシタを使って、ボードに電源を 接続する電源ラインをデカップリングすることです。 図51．入力パターンと出力パターン部分の断面図 MOLEX 0.100"センタ・ クリンプ端子ハウジング D-SUB 25ピン(雄) 14 1 RESET 1 CLK CE UPDATE DATA IN 6 DGND D-SUB-25 2 3 4 5 6 25 MOLEX 端子ハウジング 3 1 4 5 2 6 信号 CE RESET UPDATE 25 13 DATA IN CLK DGND 評価ボード側 PC側 図52．評価ボード―PC間接続ケーブル − 24 − REV.0 AD8114/AD8115 評価ボードのPC側からの制御 コンピュータソフトウェアはPCのパラレル・ポートを使用して 評価ボードには、 Windows（R）ベースの制御ソフトウェアとボー シリアル・プログラミングのみをサポートしケーブルを用意してい ドのデジタルインターフェースとPCのプリンタポートを接続する ますが、評価ボードにはパラレル・プログラミングに使用できるコ カスタム・ケーブルが添付されています。このケーブルの接続を図 ネクタもあります。SER/PAR信号はパラレル・プログラミングを 52に示します。ソフトウェアを動作させるためにはは、Windows 行うときはロジックHighにする必要があります。評価ボードのパ 3.1またはそれ以降が必要です。ソフトウェアをインストールする ラレル・プログラミングに対しては、ケーブルもソフトウェアも用 ときは、 “Disk＃1 of 2” と表示されているディスクをPCに挿入して、 意されていません。ユーザーが用意する必要があります。 SETUP.EXEという名前のファイルを実行します。それ以降のイン ソフトウェアは、 設定の揮発性および不揮発性の記憶を提供しま ストールについての説明は、スクリーン上に表示されます。インス す。揮発性記憶の場合、2つまでの設定を保存することができ、メモ トールを開始する前に、 動作中の他の全Windowsアプリケーション リ1バッファとメモリ2バッファを使って読出すことができます。 こ を終了させる必要があります。 れらの機能は電卓のメモリと同じです。設定の不揮発性記憶の場 クロスポイント制御ソフトウェアを起動すると、 使用するプリン タポートの指定を要求してきます。大部分のPCはLPT1と呼ばれる 合、Save Setup機能とLoad Setup機能を使うことができます。この 機能により設定をディスク上のデータファイルに保存します。 プリンタポートしか持っていませんが、PRNポートを使うラップ PCプリンタ・ポートのデータライン上のオーバーシュート トップ・コンピュータもあります。 図53に、初期リセット状態（全出力OFF）にある制御ソフトウェ プリンタポートによっては、データライン上で大きなオーバー アのメイン・スクリーンを表示します。マウスを使って、スクリー シュートを発生するものもあります。シリアル・クロック（D-Sub- ン上に表示された16×16アレイ内の該当するラジオボタンをクリッ 25コネクタのピン6）として使用するピンでオーバーシュートが発 クするたけで、任意の入力を1つまたは複数の出力に接続すること 生すると、通信時に問題が発生することがあります。評価ボードの ができます。ボタンをクリックする毎に、ソフトウェアが必要とさ CLKラインとグランドの間にキャパシタを接続すると、このオー れる80ビット・データストリームを評価ボードに自動的に送信して バーシュートをなくすことができます。 このキャパシタをハンダ付 ラッチさせます。Off列内の該当するボタンをクリックすることに けするために評価ボードの回路面にパッドが用意されています より、出力をOFFにすることができます。全出力をOFFにするとき （C33） 。プリンタポートからのオーバーシュートに応じて、この は、RESETをクリックします。 キャパシタは0.01μF程度の大きさにする必要があります。 図53．スクリーン表示と制御ソフトウェア WindowsはMicrosoft Corporationの登録商標です。 REV.0 − 25 − AD8114/AD8115 外形寸法 サイズはインチと（mm）で示します。 100ピン・プラスチック薄型クワッド・フラットパック（LQFP） （ST−100） 0.063 (1.60) MAX 0.630 (16.00) SQ 0.551 (14.00) SQ 0.030 (0.75) 0.024 (0.60) 0.018 (0.45) 100 1 76 75 実装面 上面図 (ピン・ダウン) STANDOFF 0.003 (0.08) MAX 25 51 26 50 0.057 (1.45) 0.055 (1.40) 0.053 (1.35) 0.006 (0.15) 0.002 (0.05) 0.008 (0.20) 0.004 (0.09) 0.020 (0.50) BSC 0.011 (0.27) 0.009 (0.22) 0.007 (0.17) 78 3.58 08 注記がない限り中心値はTYP値 − 26 − REV.0 AD8114/AD8115 REV.0 − 27 − うにやさ ゅ い し ちき PRINTED IN JAPAN D4125-2.7-11/99,1A AD8114/AD8115 み る 「この取扱説明書はエコマーク認定の再生紙を使用しています。」 ど りをまも − 28 − REV.0