AXI4-Lite インターフェイスから DRP インターフェイスへのブリッジ

ア プ リ ケーシ ョ ン ノ ー ト : AXI4-Lite
AXI4-Lite イ ン タ ー フ ェ イ スから DRP イ ン タ ー
フ ェ イ スへのブ リ ッ ジ
XAPP1214 (v1.0) 2014 年 6 月 24 日
著者 : Luis Bielich
概要
こ のアプ リ ケーシ ョ ン ノ ー ト では、AXI4-Lite イ ン タ ーフ ェ イ ス を 1 つ以上のダ イ ナ ミ ッ ク リ コ ン フ ィ
ギ ュ レーシ ョ ン ポー ト (DRP) イ ン タ ー フ ェ イ ス へブ リ ッ ジす る カ ス タ ム IP を使用 し た リ フ ァ レ ン ス
デザ イ ン を紹介 し ます。 こ のカ ス タ ム IP は Vivado® IP パ ッ ケージ ャ ーで作成 し てい ます。 DRP は、 新
し い ビ ッ ト ス ト リ ーム を必要 と せず、 ク ロ ッ ク マネージ メ ン ト ブ ロ ッ ク 、 シ リ アル ト ラ ン シーバー、
XADC (ザ イ リ ン ク ス アナ ロ グ デジ タ ル コ ンバー タ ー )、PCI Express® ブ ロ ッ ク を リ コ ン フ ィ ギ ュ レー
シ ョ ンす る 際に一般的に使用 さ れ る ポー ト です。 こ れ ら のマ ク ロ は ソ ース コー ド に記述 さ れた属性で コ
ン フ ィ ギ ュ レーシ ョ ン さ れ ますが、 デザ イ ンの動作中に DRP イ ン タ ーフ ェ イ ス を利用 し て リ プ ロ グ ラ
ム可能です。
は じ めに
DRP イ ン タ ー フ ェ イ ス は、 FPGA に統合 さ れた マ ク ロ 内の レ ジ ス タ に メ モ リ マ ッ プ さ れた イ ン タ ー
フ ェ イ ス です。 こ れ ら の レ ジ ス タ にア ク セ スすれば、 FPGA を リ プ ロ グ ラ ムす る 必要がな く な る ため、
マ ク ロ の柔軟性が向上 し ます。
DRP イ ン タ ーフ ェ イ ス はシ ン プルな イ ン タ ーフ ェ イ ス ですが、 MicroBlaze™ プ ロ セ ッ サに も ARM®
プ ロ セ ッ サに も DRP イ ン タ ーフ ェ イ ス があ り ません。し たがっ て、こ れ ら のプ ロ セ ッ サがマ ク ロ の DRP
イ ン タ ーフ ェ イ ス と 通信す る には、 通常 AXI4 ま たは AXI4-Lite イ ン タ ーフ ェ イ ス か ら DRP イ ン タ ー
フ ェ イ スへのブ リ ッ ジが必要にな り ます。
ま た、 アプ リ ケーシ ョ ン か ら 複数の DRP イ ン タ ーフ ェ イ スへのア ク セ ス が必要 と な る こ と も よ く あ り
ます。 た と えば、 マルチ レーン ト ラ ン シーバー アプ リ ケーシ ョ ン で各 ト ラ ン シーバーに専用の DRP イ
ン タ ーフ ェ イ ス があ る 場合な ど です。 こ の場合、 DRP イ ン タ ーフ ェ イ ス を使用 し て ト ラ ン シーバーの位
相 ロ ッ ク ループ (PLL) レー ト の変更や、 シ ス テ ム内ア イ ス キ ャ ン な ど を実行で き ます。 こ れ ら のアプ
リ ケーシ ョ ン では複数の DRP イ ン タ ーフ ェ イ ス にア ク セ スす る 必要があ り ますが、 イ ン タ ー コ ネ ク ト
のサ イ ズ を な る べ く 小 さ く す る ために、 AXI イ ン タ ー コ ネ ク ト 側の ス レーブ ポー ト は 1 つにす る のが
理想です。 イ ン タ ー コ ネ ク ト に追加す る マ ス タ ー イ ン タ ーフ ェ イ ス を増やす と 、 AXI イ ン タ ー コ ネ ク
ト のサ イ ズはす ぐ に大 き く な っ て し ま い ます。 こ のアプ リ ケーシ ョ ン ノ ー ト で紹介す る パ ッ ケージ化 さ
れた IP は、 1 つの AXI ス レーブ ポー ト のみで複数の DRP イ ン タ ーフ ェ イ ス にア ク セ ス で き ます
(図 1)。
X-Ref Target - Figure 1
図 1 : 1 つの AXI イ ン タ ー フ ェ イ スで複数の DRP イ ン タ ー フ ェ イ スにア ク セス
ハー ド ウ ェ アの
説明
AXI4-Lite-to-DRP ブ リ ッ ジ IP は AXI4-Lite 仕様に準拠 し てお り 、 ザ イ リ ン ク ス の DRP イ ン タ ーフ ェ
イ ス と の通信 も サポー ト し てい ます。 こ の IP は、 1 つの AXI4-Lite ス レーブ イ ン タ ーフ ェ イ ス で最大
32 の DRP イ ン タ ーフ ェ イ ス を駆動で き ます。 AXI 要求を 1 つ受け取 る と すぐ に DRP に変換 し ます。
DRP イ ン タ ーフ ェ イ ス は Ready パルス で応答後、 次の AXI 要求を受け取 り ます。 こ の IP が受け取 る
のは一度に 1 つの AXI 要求のみですが、 AXI ト ラ ンザ ク シ ョ ンの入力が継続 し てい る限 り 動作を継続
し ます。
© Copyright 2014 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx
in the United States and other countries. All other trademarks are the property of their respective owners.
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
1
ハー ド ウ ェ アの説明
DRP イ ン タ ーフ ェ イ ス を複数使用する 場合は、 すべての DRP イ ン タ ーフ ェ イ ス を連続 し た ア ド レ ス で
指定 し ます。 各 DRP イ ン タ ーフ ェ イ ス に必要な空間は 2(DRP ア ド レ ス幅 + 2) です。 こ のブ リ ッ ジは AXI
ア ド レ ス の下位 2 ビ ッ ト を無視す る ため、 「+2」 と な っ てい ます。 詳細は、 「ア ド レ ス オ フ セ ッ ト 」 を
参照 し て く だ さ い。
DRP デー タ 幅は AXI デー タ に直接マ ッ プ し 、その幅が一致 し ない場合は AXI デー タ の上位ビ ッ ト が無
視 さ れます。 DRP のデー タ 幅は通常 16 ビ ッ ト で、 AXI のデー タ 幅は 32 ビ ッ ト 固定です。 つま り 、 書
き 込みの場合は AXI イ ン タ ーフ ェ イ ス の上位 16 ビ ッ ト が無視 さ れ、 読み出 し の場合は上位 16 ビ ッ ト
が 0 の ま ま と な り ます。
[Customize IP] ダ イ ア ロ グ ボ ッ ク ス には、 パ ッ ケージ化 さ れた こ の IP に関す る オプシ ョ ンが 3 つ表示
さ れます (図 2)。
•
•
•
[Drp Count] : DRP イ ン タ ーフ ェ イ ス数
[Drp Addr Width] : DRP ア ド レ ス幅
[Drp Data Width] : DRP デー タ 幅
X-Ref Target - Figure 2
図 2 : IP のオプ シ ョ ン
[Drp Count]
[Drp Count] では、 DRP イ ン タ ーフ ェ イ ス の数を増減で き ます。 DRP イ ン タ ーフ ェ イ ス を増やす と 、 必
要な AXI ア ド レ ス空間 も 大 き く な り 、 その値 も こ の [Customize IP] ダ イ ア ロ グ ボ ッ ク ス に表示 さ れま
す。 図 2 に示す よ う に、 こ の IP で DRP ア ド レ ス幅を 7 ビ ッ ト に設定 し 、 DRP イ ン タ ーフ ェ イ ス の数
を 8 に設定す る と 4KB のア ド レ ス空間が必要 と な り ます。
[Drp Addr Width]
DRP ア ド レ ス 幅は、 ス レ ーブの DRP イ ン タ ーフ ェ イ ス に合わせて設定 し ま す。 た と えば 7 シ リ ーズ
デバ イ ス の MMCM の DRP ア ド レ ス 幅は 7 ビ ッ ト で、 GTH ト ラ ン シーバーの DRP ア ド レ ス 幅は
9 ビ ッ ト です。 こ こ で設定 し た ア ド レ ス幅が、 IP の DRP イ ン タ ーフ ェ イ スすべてに適用 さ れ ます。 IP
を ア ド レ ス幅の異な る 複数の DRP イ ン タ ーフ ェ イ ス と 接続す る 場合は、 最 も 広い DRP イ ン タ ーフ ェ
イ ス のア ド レ ス幅を指定 し て く だ さ い。 ス レーブ イ ン タ ーフ ェ イ ス はすべて連続 し てお り 、 [Drp Addr
Width] の値に基づいて各 DRP イ ン タ ーフ ェ イ ス のべース ア ド レ ス のオ フ セ ッ ト が決ま り ます。
[Drp Data Width]
DRP イ ン タ ーフ ェ イ ス のデー タ 幅は通常 16 ビ ッ ト です。 今後、 DRP イ ン タ ーフ ェ イ ス のデー タ 幅が拡
大 し た場合に こ のオプシ ョ ン を使用 し ます。
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
2
ハー ド ウ ェ アの説明
必要な AXI ア ド レ ス範囲
必要な AXI ア ド レ ス範囲は [Customize IP] ダ イ ア ロ グ ボ ッ ク ス の下部に表示 さ れます (図 3)。 その計
算式を式 1 に示 し ます。
(DRP イ ン タ ー フ ェ イ ス数) * 2(DRP ア ド レ ス幅 + 2)
式1
こ の式で求めた ア ド レ ス空間の値は、 [Address Editor] タ ブの [Range] 列の値 と 一致 し てい る 必要があ
り ます (図 3)。
X-Ref Target - Figure 3
図 3 : 必要な AXI ア ド レ ス範囲 と [Address Editor] の対応関係
各 DRP イ ン タ ーフ ェ イ ス のオ フ セ ッ ト も [Customize IP] ダ イ ア ロ グ ボ ッ ク ス に表示 さ れ ます (図 4)。
DRP オ フ セ ッ ト を求め る 計算式を式 2 に示 し ます。
2(DRP ア ド レ ス幅 + 2)
式2
X-Ref Target - Figure 4
図 4 : [Customize IP] ダ イ ア ログ ボ ッ ク スに表示 さ れる DRP オ フ セ ッ ト
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
3
制限
ア ド レス オフセ ッ ト
AXI イ ン タ ーフ ェ イ ス か ら DRP イ ン タ ーフ ェ イ スへのア ド レ ス マ ッ プには 2 ビ ッ ト のオ フ セ ッ ト があ
り ます。 こ の よ う な実装 と し たのは、 境界に整列 し ていない転送をサポー ト し ない こ と でブ リ ッ ジ を軽
量 に 抑 え る た め で す。 し た が っ て、 AXI ア ド レ ス の 下位 2 ビ ッ ト は 無 視 さ れ ま す。 た と え ば、
AXI4-Lite-to-DRP ブ リ ッ ジのベース ア ド レ ス が 0xC0000000 の場合、ア ド レ ス 0xC0000010 にア ク セ
スする と DRP イ ン タ ーフ ェ イ ス のア ド レ ス 0x004 へのア ク セ ス と な り ます。 ア ド レ ス 0xC0000011 へ
のア ク セ ス を要求 し た場合 も ア ド レ ス の下位 2 ビ ッ ト が無視 さ れ る ため、 DRP イ ン タ ーフ ェ イ ス のア
ド レ ス 0x004 へのア ク セ ス と な り ます。 ソ フ ト ウ ェ ア側で こ のア ド レ ス マ ッ プ を考慮す る 必要があ り
ます。 表 1 に、 こ のブ リ ッ ジの動作例をい く つか示 し ます。
表 1 : AXI と DRP のア ド レ スの対応関係の例
AXI
AXI
ア ド レス オフセ ッ ト
デー タ
変換後の DRP
ア ド レス
変換後の DRP
デー タ
x0
x00001234
x0
x1234
x4
x00005678
x1
x5678
x8
x00009ABC
x2
x9ABC
xC
x0000DEF0
x3
xDEF0
…
…
…
…
2 ビ ッ ト のオ フ セ ッ ト があ る ため、 次の DRP イ ン タ ーフ ェ イ ス のア ド レ スへのオ フ セ ッ ト は、 DRP ア
ド レ ス幅に 2 を足 し た値を基準に求め ます。 表 2 に、 連続す る DRP イ ン タ ーフ ェ イ ス にア ク セ スす る
際に指定す る ベース ア ド レ ス の例を示 し ます。
表 2 : 連続する DRP イ ン タ ー フ ェ イ スのベース ア ド レ スの例
DRP 0 ベース
DRP 1 ベース
DRP 2 ベース
DRP 3 ベース
ア ド レス
ア ド レス
ア ド レス
ア ド レス
7
0
x200
x400
…
8
0
x400
x800
…
9
0
x800
x1000
…
10
0
x1000
x2000
…
…
…
…
…
…
DRP ア ド レ ス幅
デ コ ー ド エ ラ ー応答
Vivado IP イ ン テ グ レー タ ーで割 り 当て ら れ る ア ド レ ス空間の大 き さ は 2 のべ き 数です。 DRP イ ン タ ー
フ ェ イ ス の数が 2 のべ き 数でない場合、 DRP イ ン タ ーフ ェ イ ス か ら AXI 空間へマ ッ プ さ れないア ド レ
ス空間が発生 し ます。 こ のマ ッ プ さ れていない領域へのア ク セ ス要求があ る と 、 ブ リ ッ ジはデ コー ド エ
ラ ー応答を返 し ます。 た と えば DRP ア ド レ ス幅が 7 で 3 つの DRP イ ン タ ーフ ェ イ ス があ る 場合、 AXI
ア ド レ ス空間 x600-x7FF はマ ッ プ さ れず、 rresp ま たは bresp 信号でデコ ー ド エ ラ ーを示 し ます。
レ イテンシ
レ イ テ ン シには、 ブ リ ッ ジ デザ イ ンに よ る 固定レ イ テ ン シ と 、 DRP の Ready パルス応答に よ る可変レ
イ テ ン シの 2 つが含まれ ます。 可変レ イ テ ン シは DRP ス レーブに よ っ て異な る ほか、 マ ク ロ 内でア ク
セ スす る レ ジ ス タ の種類に よ っ て も 異な り ます。固定レ イ テ ン シは、書 き込み要求の場合は 4 サ イ ク ル、
読み出 し 要求の場合は 3 サ イ ク ルです。
制限
AXI イ ン タ ーフ ェ イ ス か ら 書 き 込みス ト ロ ーブ (WSTRB) は使用で き ません。 ブ リ ッ ジは、 WSTRB が
常に High と 想定 し ま す。 WSTRB ではな く Read-Modify-Write の使用を推奨 し ま す。 通常、 DRP レ
ジ ス タ はバ イ ト 境界に整列 し ていないため、 DRP イ ン タ ーフ ェ イ ス では一般に Read-Modify-Write を
使用 し ます。 こ のため、 ソ フ ト ウ ェ アで WSTRB 機能ではな く Read-Modify-Write を実行す る 必要が
あ り ます。
境界に整列 し ていない要求はサポー ト し てい ません。 要求は、 AXI4-Lite イ ン タ ーフ ェ イ ス の 32 ビ ッ
ト デー タ 幅の境界に整列 し てい る必要があ り ます。
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
4
リ フ ァ レ ン ス デザイ ンの実行
リ フ ァ レ ン ス デザ
イ ンの実行
こ のアプ リ ケーシ ョ ン ノ ー ト に関連す るデザ イ ン フ ァ イ ルは、 こ ち ら か ら ダ ウ ン ロ ー ド し て く だ さ い。
こ のサンプル デザ イ ンは Vivado Design Suite 2014.2 で作成 し てお り 、 シ ミ ュ レーシ ョ ン ま たはハー ド
ウ ェ アで AXI ト ラ フ ィ ッ ク を カ ス タ マ イ ズで き ます。 シ ミ ュ レーシ ョ ン用には、 テ ス ト ベンチに AXI
モデルが含まれてお り 、 AXI_model.sv フ ァ イ ルで ト ラ フ ィ ッ ク を変更で き ます。 ハー ド ウ ェ アの場合
は、 KC705 ボー ド で [Hardware Manager] ページか ら Tcl ス ク リ プ ト を実行 し 、 JTAG-to-AXI IP か ら
カ ス タ ム AXI ト ラ フ ィ ッ ク を生成 し ます。 図 5 にサンプル デザ イ ンのブ ロ ッ ク 図を示 し ます。
X-Ref Target - Figure 5
dĞƐƚďĞŶĐŚ
dŽƉ>ĞǀĞůĞƐŝŐŶ
:d'ƚŽ
y/
y/ϰͲ>ŝƚĞ
/ŶƚĞƌĐŽŶŶĞĐƚ
y/DŽĚĞů
y/ϰͲ>ŝƚĞ
y/ϰͲ>ŝƚĞ
ZW
W>>
ZW
DDD
y/ƚŽZWƐ
ƌŝĚŐĞ
ZW
ZWDŽĚĞů
/>DŽŶŝƚŽƌ
図 5 : サン プル デザイ ンのブ ロ ッ ク図
サンプル デザ イ ン を開 く には、 project デ ィ レ ク ト リ に移動 し て runme.tcl を source コ マ ン ド で読
み込みます (図 6)。
X-Ref Target - Figure 6
図 6 : ス ク リ プ ト を source コ マ ン ド で読み込み、 サン プル デザイ ンのプ ロ ジ ェ ク ト を開始
source コ マ ン ド で runme.tcl ス ク リ プ ト を読み込む と 、 必要な ソ ース がすべてデザ イ ンに追加 さ れた
状態でプ ロ ジ ェ ク ト が開 き ます。 AXI モデル と DRP モデルはど ち ら も SystemVerilog コ ン ス ト ラ ク ト
を使用 し てい る ため、 シ ミ ュ レーシ ョ ン を実行す る には SystemVerilog をサポー ト し たシ ミ ュ レー タ が
必要です。 Vivado Simulator ではサンプル デザ イ ンのシ ミ ュ レーシ ョ ンは実行で き ません。 ModelSim
ま たは Questa SIM を使用 し て く だ さ い。 カ ス タ ム テ ス ト パ タ ーン が必要な場合は、 AXI_model.sv
の次に示す部分で ト ラ フ ィ ッ ク を変更 し ます。
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
5
リ フ ァ レ ン ス デザイ ンの実行
X-Ref Target - Figure 7
図 7 : シ ミ ュ レーシ ョ ン用のス テ ィ ミ ュ ラ ス呼び出 し
こ のシ ミ ュ レーシ ョ ン では、 PLL お よ び MMCM ( ミ ッ ク ス ド モー ド ク ロ ッ ク マネージ ャ ー ) に対す
る DRP 読み出 し 、 お よ び DRP メ モ リ モデルに対す る 書き 込み と 読み出 し を実行 し ます。 図 8 に、 書
き 込み ト ラ ンザ ク シ ョ ン を示 し ます。
X-Ref Target - Figure 8
図 8 : AXI4 のア ド レ ス 0x400 か ら DRP メ モ リ モデルのア ド レ ス 0x0 への書き込み ト ラ ンザク シ ョ ン
図 9 に、 読み出 し ト ラ ンザ ク シ ョ ン を示 し ます。
X-Ref Target - Figure 9
図 9 : AXI4 のア ド レ ス 0x404 か ら DRP メ モ リ モデルのア ド レ ス 0x1 への読み出 し ト ラ ンザク シ ョ ン
SystemVerilog を サ ポー ト し た シ ミ ュ レ ー タ を 利用で き な い場合は、 BIT フ ァ イ ル を 生成 し てハー ド
ウ ェ ア環境へ進みます。 BIT フ ァ イ ルを生成 し た ら 、 [Hardware Manager] ビ ュ ーで FPGA に書 き込み、
[Tcl Console] パ ネ ル で source コ マ ン ド を 実 行 し て drp_run.tcl ス ク リ プ ト を 読み込み ま す。
drp_run.tcl は、 FPGA に BIT フ ァ イ ルを書 き込んだ後、 [Hardware Manager] ビ ュ ーで source コ マ
ン ド を 実行 し て読み込む必要が あ り ま す。 こ の Tcl ス ク リ プ ト を 使用す る と 、 ILA (Integrated Logic
Analyzer) コ アか ら DRP ト ラ ンザ ク シ ョ ン を ト リ ガーで き る ほか、 JTAG-to-AXI IP か ら シ ス テ ムへの
AXI ト ラ フ ィ ッ ク を開始で き ます。 ILA コ ア を ト リ ガーす る と 、 AXI ト ラ ン ザ ク シ ョ ン と それに対応
す る DRP ト ラ ンザ ク シ ョ ンの波形が表示 さ れます。
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
6
カ ス タ ム デザイ ンへの IP の追加
カ ス タ ム デザイ ン
への IP の追加
AXI4-Lite-to-DRP ブ リ ッ ジのパ ッ ケージ化 し た IP は、 source/packaged_ip デ ィ レ ク ト リ にあ り ま
す。 こ の IP を カ ス タ ム デザ イ ンに追加す る手順は次の と お り です。
1.
2.
3.
packaged_ip が IP リ ポジ ト リ に追加 さ れてい る こ と を確認 し ます。
[Project Settings] ダ イ ア ロ グ ボ ッ ク ス で packaged_ip デ ィ レ ク ト リ を選択 し ます (図 10)。
[OK] を ク リ ッ ク し ます。
X-Ref Target - Figure 10
図 10 : IP を リ ポジ ト リ に追加
packaged_ip デ ィ レ ク ト リ を IP リ ポジ ト リ に追加す る と 、 Vivado IP カ タ ロ グに こ のブ リ ッ ジの IP が
表示 さ れます (図 11)。
X-Ref Target - Figure 11
図 11 : IP カ タ ロ グに表示 さ れた IP
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
7
DRP イ ン タ ー フ ェ イ スに対応 し たマ ク ロの一覧
DRP イ ン タ ー
フ ェ イ スに対応 し
たマ ク ロの一覧
DRP イ ン タ ーフ ェ イ ス は、 次のザ イ リ ン ク ス マ ク ロ で利用で き ます。
• MMCM
• PLL
すべての ト ラ ン シーバー (GTP、 GTH、 GTX)
Integrated Block for PCI Express
DCM
XADC
•
•
•
•
DRP レ ジ ス タ の レ ジ ス タ マ ッ プについては、 それぞれのユーザー ガ イ ド を参照 し て く だ さ い。
リ ソ ース使用状況
表 3 に、 コ ン フ ィ ギ ュ レーシ ョ ンの違いに よ る IP の リ ソ ース使用状況を示 し ます。
表 3 : リ ソ ース使用状況
フ ァ イル階層
DRP イ ン タ ー フ ェ イ スの数
LUT
FF
1
42
62
8
90
78
16
142
95
32
268
130
図 12 に、 リ フ ァ レ ン ス デザ イ ンのデ ィ レ ク ト リ 構造を示 し ます。
X-Ref Target - Figure 12
džĂƉƉϭϮϭϰ͘njŝƉ
ƐŽƵƌĐĞ
ƌƚů
ŝƉŝƐŽƵƌĐĞ
ĚƌƉͺĞdžĂŵƉůĞͺǁƌĂƉƉĞƌ͘ǀ
ĚƌƉͺĞdžĂŵƉůĞͺǁƌĂƉƉĞƌ͘ǀ
ŝƉŝͺĚĞƐŝŐŶ͘ƚĐů
ŝƉŝͺĚĞƐŝŐŶ͘ƚĐů
Ɛŝŵ
y/ͺŵŽĚĞů͘Ɛǀ
y/ͺŵŽĚĞů͘Ɛǀ
ĚƌƉͺŵŽĚĞů͘Ɛǀ
ĚƌƉͺŵŽĚĞů͘Ɛǀ
dͺƚŽƉ͘ǀ
dͺƚŽƉ͘ǀ
ƉƌŽũĞĐƚ
ƉƌĞďƵŝůƚ
ƌƵŶŵĞ͘ƚĐů
ƌƵŶŵĞ͘ƚĐů
ĚƌƉͺƌƵŶ͘ƚĐů
ĚƌƉͺƌƵŶ͘ƚĐů
ƉƌĞďƵŝůƚ͘ďŝƚ
ƉƌĞďƵŝůƚ͘ďŝƚ
ƉƌĞďƵŝůƚ͘ůƚdž
ƉƌĞďƵŝůƚ͘ůƚdž
ĚƌƉͺƌƵŶ͘ƚĐů
ĚƌƉͺƌƵŶ͘ƚĐů
ĐŽŶƐƚƌĂŝŶƚƐ
ƉĂĐŬĂŐĞĚͺŝƉ
ƚŽƉ͘džĚĐ
ƚŽƉ͘džĚĐ
džŐƵŝ
ƌƚů
ĚƌƉͺďƌŝĚŐĞͺǀϭͺϬ͘ƚĐů
ĚƌƉͺďƌŝĚŐĞͺǀϭͺϬ͘ƚĐů
ĚƌƉͺďƌŝĚŐĞ͘ǀ
ĚƌƉͺďƌŝĚŐĞ͘ǀ
ĐŽŵƉŽŶĞŶƚ͘džŵů
ĐŽŵƉŽŶĞŶƚ͘džŵů
図 12 : デザイ ン フ ァ イルの階層
ま とめ
DRP イ ン タ ーフ ェ イ ス は、特定のマ ク ロ の内部レ ジ ス タ を動的に書 き換え る手段 と し て一般的に使用 さ
れます。 AXI-to-DRP ブ リ ッ ジ を使用する こ と で、 AXI ペ リ フ ェ ラ ルのプ ラ グ ア ン ド プ レ イ イ ン フ ラ
ス ト ラ ク チ ャ か ら も DRP イ ン タ ーフ ェ イ ス を活用で き る よ う にな り ます。
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。
日付
バージ ョ ン
2014 年 6 月 24 日
1.0
XAPP1214 (v1.0) 2014 年 6 月 24 日
内容
初版
japan.xilinx.com
8
Notice of Disclaimer
Notice of
Disclaimer
The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use
of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available
"AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS,
EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other
theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection
with, the Materials (including your use of the Materials), including for any direct, indirect, special,
incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss
or damage suffered as a result of any action brought by a third party) even if such damage or loss was
reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no
obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or
to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials
without prior written consent. Certain products are subject to the terms and conditions of the Limited
Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to
warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not
designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you
assume sole risk and liability for use of Xilinx products in Critical Applications:
http://www.xilinx.com/warranty.htm#critapps.
本資料は英語版 (v1.0) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。
資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。
日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、
[email protected] ま でお知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ
せていただ き ます。 なお、 こ の メ ール ア ド レ スへのお問い合わせは受け付けてお り ません。 あ ら か じ め
ご了承 く だ さ い。
XAPP1214 (v1.0) 2014 年 6 月 24 日
japan.xilinx.com
9