Comments
Description
Transcript
超低損失電力素子技術開発 - 新エネルギー・産業技術総合開発機構
「超低損失電力素子技術開発」 事後評価報告書 平成１５年８月 新エネルギー・産業技術総合開発機構、産業技術総合研究所 技術評価委員会 目 次 はじめに 分科会委員名簿 審議経過 評価概要 技術評価委員会におけるコメント 技術評価委員会委員名簿 第１章 評 価 １．プロジェクト全体に関する評価結果 １．１ 総論 １．２ 各論 ２．個別テーマに関する評価結果 ２．１ 基盤技術開発 ２．２ 革新的要素技術の研究 ２．３ 素子化技術 ２．４ 次世代パワー半導体デバイス実用化調査 ３．評点結果 ３．評点結果 第２章 評価対象プロジェクト １．事業原簿 １．事業原簿 ２．分科会における説明資料 ２．分科会における説明資料 参考資料１ 評価の実施方法 参考資料２ 評価に係る実施者意見 1 2 3 4 7 8 1-1 1-14 1-35 2-1 2-2 参考資料 1-1 参考資料 2-1 はじめに 新エネルギー・産業技術総合開発機構、産業技術総合研究所においては、被評価プ ロジェクト毎に当該技術の外部の専門家、有識者等によって構成される技術評価分科 会を技術評価委員会によって設置し、同分科会にて被評価対象プロジェクトの技術評 価を行い、評価報告書案を策定の上、技術評価委員会において確定している。 本書は、「超低損失電力素子技術開発」の事後評価報告書であり、第７回技術評価 委員会（平成 15 年 2 月 10 日）において設置された「超低損失電力素子技術開発」 （事 後評価）技術評価分科会において評価報告書案を策定し、第９回技術評価委員（平成 15 年 8 月 20 日）に諮り、確定されたものである。 平成 15 年 8 月 新エネルギー・産業技術総合開発機構、産業技術総合研究所 技術評価委員会 1 「超低損失電力素子技術開発」 事後評価分科会委員名簿 （平成 15 年 4 月現在） 氏名 分科会長 おおどまり いわお 大泊 巌 所属、役職 早稲田大学 教授 理工学部 電子・情報通信学科 分科会委員 あかぎ ひろふみ 赤木 泰文 東京工業大学 大学院理工学研究科 電気電子工学科 教授 あきやま まさひろ 秋山 正博 京都工芸繊維大学 うえの かつのり 上野 勝典 きたばたけ まこと 北畠 真 ふゆき たかし 冬木 隆 工芸学部 電子情報工学科 教授 株式会社富士電機総合研究所 グループマネージャー 松下電器産業株式会社 主席研究員 デバイス技術研究所 デバイス開発センター 奈良先端科学技術大学院大学 教授 物質創成科学研究科 敬称略、五十音順 2 審議経過 第１回 分科会（平成 15 年 4 月 4 日） 公開セッション １．分科会の公開について ２．評価の在り方と評価の手順について ３．評価の分担について ４．評価報告書の構成について ５．プロジェクトの概要 ６．プロジェクトの個別テーマの詳細について ７．コメント、質疑応答(全体について) 第9回 技術評価委員会（平成 15 年 8 月 20 日） 3 評価概要 １．総 論 １）総合評価 電力エネルギーの高効率利用のための基盤となる SiC を中心とした半導体材料その ものの開発から始まり、デバイスプロセス、デバイス試作、システム応用の検討まで を目的とし、ワイドギャップ半導体技術を世界レベルに引き上げ、特に MOS 技術、結 晶成長技術においては、目覚しい成果と評価できる。ワイドギャップ半導体を使用し たパワーデバイスについて、日本が世界をリードできる基盤技術を確立し、国策とし ての省エネ推進の原動力となり、成果の詳細をまとめて、我が国の他国と差別化出来 る技術進展に寄与した点で評価できる。全体として良く吟味された計画であり、プロ ジェクトリーダーのリーダーシップがプロジェクト全体の運営に力を発揮した。 しかし、独創的基本技術を核とした実用化計画と他国との技術の差別化が必要であ るが、集中研で成された成果を基本特許と呼べるような形への落とし込みが必ずしも 充分でなく、多くはプロセス特許としての事業的な寄与に留まった感がある。また、 開発された高レベルの各要素技術が必ずしも有機的に結びついているとは言えない という意見もあった。 各企業にできた核が大きく育って事業として成立させるにはまだ少々距離がある 感じがする。SiC の技術を広げるために結晶成長の低コスト化、高品質化について、 もう少し取り組みを大きくすべきであろう。参加企業が実用化の意志を表明したとい うプロジェクトリーダーの発言は心強く今後何らかの仕組みによってその動きを注 視する必要がある。 ２）今後に対する提言 パワーデバイスの実用化を進めるために、このプロジェクトにより、どこまで達成 され実用化まであと何が残されているのかを示したマイルストーンとロードマップ のようなものを提示し、長期的視野にたった応用分野の検討とそれぞれの分野に用い られる素子（デバイス）のデザイン、システム構成の開発が必要である。 基礎研究の成果を産業化につなげる（i.e.“死の谷”を埋める）ための社会基盤の 構築が必要であり、NEDO には、基盤技術の成果に基づき応用展開促進・活性化による、 省エネ効果の早期実現を積極的に推進することを期待する。 なお、今後のプロジェクトでは、産業界が独自に取り組む領域と、国の基幹エネル ギー問題の解決に貢献する分野との切り分けをして、国が援助すべきところを明確に する必要である。科学技術基本計画の狙いは、科学技術によって“駆動”される経済 社会の構築であるので、適切な国の援助とともに参加企業等の独自の企業努力を期待 する。 ２．各 論 １）事業の位置付け・必要性について 4 地球環境保全、エネルギー有効利用、経済成長の３点に着目して、エネルギーエレ クトロニクスを推進し、パワーエレクトロニクス技術の基盤を担うパワー素子を提供 する本プロジェクトは，公共性が高い。また、企業単独では事業化に時間と費用がか かり、特に、初期においてはリスクが高いため国の援助を必要としたこと等から NEDO の事業として妥当である。 ただし、世界に先駆けての事業化に向けて参加企業にできた核の足腰を強くし、競 争力を付け日本経済の活性化に寄与するためには、もっと積極的な取り組みを促して もいいのではなかったか、という意見があった。 ２）研究開発マネジメントについて 適切な事業体制でプロジェクトが運営されたと判断される。プロジェクトリーダー が全体を把握できるような体制が構築されており，プロジェクトリーダーのリーダー シップがプロジェクト全体の運営に力を発揮した。実施者選定の根拠の記述は高く評 価できる。 具体的な研究開発目標が明示され数値化されていて、進捗の指標として機能した。 一方、その根拠が曖昧で，課題設定や目標値の理由付けがはっきりしないものも見受 けられた。 「目標設定にあたり、出来るか出来ないかではなく、その目標が達成すれば 実用化が見える、という観点での設定が欲しかった」という意見や、また「本プロジ ェクトで到達する目標と事業化を行うための目標とを併記し、将来の実用化素子実現 を視野に入れた具体的目標としての認識が必要であったように思う」との意見もあっ た。 なお、成果に応じて、途中での延長または新たに短期のプロジェクトの発足ができ るような柔軟なマネジメントを期待する。 ３）研究開発成果について 殆どの項目で目標が達成されている。特に個別の要素技術を中心にしていくつかの 世界レベルの成果が上がっており、中には世界最高水準の成果も見受けられる。論文 や特許は量・質ともに十分で、更にまとまった書籍としての情報発信は高く評価され る。後発ながらようやく世界水準に近づいた努力は評価できる。 しかし、開発技術を有効な特許に仕立てる点では課題が残っている。出願特許を十 分ブラッシュアップし、基本特許に仕上げることを要望する。独創的発想を持った研 究機関をもっと取り込みプロジェクトの重要課題として研究資金を注いで集中的に 研究展開を図っても良かったとの意見もあった。開発された基盤技術が素子化技術に 生かされ切っていない。今後、実用化開発のステップで、更に各種デバイスのトータ ルプロセスに適用されることを期待する。 ４）実用化、事業化の見通しについて パワーエレクトロニクス産業技術における SiC パワー素子の適用可能性を確信させ る基本技術確立に大きな成果があり、参加企業を主体として、企業化、実用化開発の 5 足がかりはできたと思われる。将来の重要な産業技術の位置付けは明らかにされてい て、成果の実用化可能性はある程度見えており、波及効果も大きそうである。要素技 術はほぼ出そろった感があるので、これらを連携し、マーケットの大きさやエネルギ ー問題解決に貢献する重要性などを考慮に入れながら、シナリオを考える必要がある。 実用化の際もっとも重要な結晶の品質向上、コストダウンのシナリオが不十分であ る。また、社会的、経済的効果に関する記述は具体性に乏しく、経済効果について応 用製品の国際競争力を獲得するという強烈な意志が感じられない。実用デバイスの開 発には、個々の企業の強い意志の下で、システム側との連携等も通じて更なる研究開 発を積極的に進めるべきである。 6 技術評価委員会におけるコメント 第 9 回技術評価委員会（平成 15 年 8 月 20 日開催）に諮り、了承された。技術評 価委員から以下のコメントが出された。 • 欧米に負けないよう、実用化を早急に進めることが重要。 • 一つの基本特許で全て抑えられるという分野ではないので、 カウンターパテント、クロスライセンス等の戦略が重要。 7 技術評価委員会委員名簿 委員長 小野田 武 日本大学 総合科学研究所 教授 伊東 弘一 大阪府立大学大学院 稲葉 陽二 日本大学 法学部 教授 内山 明彦 早稲田大学 大西 優 黒川 淳一 横浜国立大学大学院 小柳 光正 東北大学大学院 工学研究科 曽我 直弘 独立行政法人 産業技術総合研究所 理事 冨田 房男 放送大学 北海道学習センター 所長 西村 吉雄 大阪大学 フロンティア研究機構 特任教授 架谷 昌信 名古屋大学大学院 工学研究科 教授 平澤 泠 真鍋 正巳 工学研究科 教授 理工学部 鐘淵化学工業株式会社 教授 常務取締役 工学研究院 教授 教授 東京大学 名誉教授 株式会社デンソー 常務取締役 （合計 13 名） （敬称略、五十音順） 8 第１章 評価 １．プロジェクト全体に関する評価結果 １．１ 総 論 １）総合評価 電力エネルギーの高効率利用のための基盤となる SiC を中心とした半導体材料 そのものの開発から始まり、デバイスプロセス、デバイス試作、システム応用の 検討までを目的とし、ワイドギャップ半導体技術を世界レベルに引き上げ、特に MOS 技術、結晶成長技術においては、目覚しい成果と評価できる。ワイドギャッ プ半導体を使用したパワーデバイスについて、日本が世界をリードできる基盤技 術を確立し、国策としての省エネ推進の原動力となり、成果の詳細をまとめて、 我が国の他国と差別化出来る技術進展に寄与した点で評価できる。全体として良 く吟味された計画であり、プロジェクトリーダーのリーダーシップがプロジェク ト全体の運営に力を発揮した。 しかし、独創的基本技術を核とした実用化計画と他国との技術の差別化が必要 であるが、集中研で成された成果を基本特許と呼べるような形への落とし込みが 必ずしも充分でなく、多くはプロセス特許としての事業的な寄与に留まった感が ある。また、開発された高レベルの各要素技術が必ずしも有機的に結びついてい るとは言えないという意見もあった。 各企業にできた核が大きく育って事業として成立させるにはまだ少々距離があ る感じがする。SiC の技術を広げるために結晶成長の低コスト化、高品質化につ いて、もう少し取り組みを大きくすべきであろう。参加企業が実用化の意志を表 明したというプロジェクトリーダーの発言は心強く今後何らかの仕組みによって その動きを注視する必要がある。 ＜肯定的意見＞ ○全体として良く吟味された計画であり、関係者の熱意が感じられる。プロジェクト リーダーのリーダーシップがプロジェクト全体の運営に力を発揮した。 ○日本の当該分野におけるポテンシャルの引き上げに大いに貢献したと、評価される。 最終的に世界トップクラスの技術に達した分野があり、特にＭＯＳ技術、結晶成長 技術においては、目覚しい成果と評価される。 ○荒井プロジェクトリーダーの強力なリーダーシップの下に，数々の優れた研究成果 を挙げられたすべての研究員に敬意を表します。研究成果の多くは世界のトップ水 準に達しており，今後も研究・開発を継続することによって，「他国との競争に勝 てる」と確信しています。本プロジェクトはエネルギー・環境問題を解決する基幹 技術であり，パワーデバイスとパワーエレクトロニクス応用技術は従来から日本が 世界をリードしてきた分野です。ワイドギャップ半導体を使用したパワーデバイス についても日本が世界をリードできる基盤技術を確立したことが，本プロジェクト に対する総合的な評価です。 1-1 ○SiC を中心としたワイドギャップ半導体技術を世界レベルに引き上げ、また企業に 研究開発の核を作り得た意味は大きい。 ○電力エネルギーの高効率利用のために基盤となる半導体材料そのものの開発から 始まり、デバイスプロセス、デバイス試作、システム応用の検討まで目的としたプ ロジェクトは評価できる。とくに、日本独自の基盤技術に基づいた開発計画はその 成果が世界に発信できるものとして有用である。 ○温暖化対策技術として、電気エネルギーの効率的利用とシステムの小型化による省 エネ・省資源を図るため、ワイドギャップ半導体 SiC を中心とした素子技術の基盤 を固めたことは、国策としての省エネ推進の原動力となり、評価できる。 本プロジェクトの成果の詳細をまとめて、「日本語」の本として出版したのは、我 が国の他国と差別化出来る技術進展に寄与した点で評価できる。 電極技術として、直ぐに実際のデバイスに適用可能なプロセス技術として確立され、 実際に素子開発に応用され、効率的な研究開発が成された。 結晶成長技術（ウェハ形成）において、事業化を懸念させていた従来の問題点を解 決する技術を明示した。 ○日本の当該分野におけるポテンシャルの引き上げに大いに貢献したと、評価される。 最終的に世界トップクラスの技術に達した分野があり、特にＭＯＳ技術、結晶成長 技術においては、目覚しい成果と評価される。 ○荒井プロジェクトリーダーの強力なリーダーシップの下に，数々の優れた研究成果 を挙げられたすべての研究員に敬意を表します。研究成果の多くは世界のトップ水 準に達しており，今後も研究・開発を継続することによって，「他国との競争に勝 てる」と確信しています。本プロジェクトはエネルギー・環境問題を解決する基幹 技術であり，パワーデバイスとパワーエレクトロニクス応用技術は従来から日本が 世界をリードしてきた分野です。ワイドギャップ半導体を使用したパワーデバイス についても日本が世界をリードできる基盤技術を確立したことが，本プロジェクト に対する総合的な評価です。 ○SiC を中心としたワイドギャップ半導体技術を世界レベルに引き上げ、また企業に 研究開発の核を作り得た意味は大きい。 ○電力エネルギーの高効率利用のために基盤となる半導体材料そのものの開発から 始まり、デバイスプロセス、デバイス試作、システム応用の検討まで目的としたプ ロジェクトは評価できる。とくに、日本独自の基盤技術に基づいた開発計画はその 成果が世界に発信できるものとして有用である。 ○温暖化対策技術として、電気エネルギーの効率的利用とシステムの小型化による省 エネ・省資源を図るため、ワイドギャップ半導体 SiC を中心とした素子技術の基盤 を固めたことは、国策としての省エネ推進の原動力となり、評価できる。 本プロジェクトの成果の詳細をまとめて、「日本語」の本として出版したのは、我 が国の他国と差別化出来る技術進展に寄与した点で評価できる。 電極技術として、直ぐに実際のデバイスに適用可能なプロセス技術として確立され、 1-2 実際に素子開発に応用され、効率的な研究開発が成された。結晶成長技術（ウェハ 形成）において、事業化を懸念させていた従来の問題点を解決する技術を明示した。 ＜問題点・改善すべき点＞ ●性能指数における SiC の優位に関する議論において、ウェハコストなどを加味する 方がフェアであり、説明責任もより適切に果たせると思う。 ●素子化技術部分の必要性、あるいは位置付けがわかりにくい。すなわち、基盤技術 開発での成果が最終年に集中しているため、素子化技術に反映させるのが困難で あった。また、基盤技術開発でもデバイスの試作を行っており、素子化技術の位置 付けが不明確になっている。 ●一部の項目については世界のトップ水準に達していないものもあるが，今後の研究 成果に期待したい。 ●プロジェクトの期間が 5 年と比較的短かったこともあり、開発された高レベルの各 要素技術がまだ必ずしも有機的に結びついているとは言えない。 ●本プロジェクト独自の成果もあるが、一部には他機関の成果を改良した技術開発も ある。全体計画の進展の中ではやむを得ないが、基本特許の問題などが実用化に際 しては出てくることも考えられ、プロジェクト独自の独創的基本技術を核とした実 用化計画と他国との技術の差別化が必要である。 ●集中研で成された成果が、プロセス特許としての事業的な寄与に留まったことは、 悔やまれるところである。基本特許と呼べるような形に落とし込む努力が足りな かった。研究として世界的なトップデータが出ているが、日本の産業を活性化させ る技術として確立できなかった。電極技術・エピ技術の一部以外で、実際の素子開 発に直ぐに適応できる技術が出てこなかった。 ＜その他の意見＞ ・参加企業が実用化の意志を表明した、というプロジェクトリーダーの発言は心強い。 今後何らかの仕組みによってその動きを注視する必要がある。 ・ＳｉＣの技術がなかなか広がっていかない根本原因である、結晶成長の低コスト化、 高品質化について、もう少し取り組みを大きくしていただければ良かった。 ・研究上の成果は大きいが、各企業にできた核が大きく育って事業として成立するに はまだ少々距離がある感じがする。 ・プロジェクト後半期の急激な成果進展は評価できるが、時期的時間的余裕の無いた めかプロジェクトの個々の課題相互の有機的な結合が、とくに後年度に見られない のは残念である。今後の計画に活かしてほしい。 ・成果の公開と国の利益の保全に対する、NEDO の考え方の明確化により、プロジェ クトの成果に対する取り組みがはっきりすると思います。（現状不明確） 例えば、国内特許と海外特許、国内発表と海外発表（学会）、日本語論文と英語論 文など。 1-3 ２）今後に対する提言 パワーデバイスの実用化を進めるために、このプロジェクトにより、どこまで 達成され実用化まであと何が残されているのかを示したマイルストーンとロー ドマップのようなものを提示し、長期的視野にたった応用分野の検討とそれぞれ の分野に用いられる素子（デバイス）のデザイン、システム構成の開発が必要で ある。 基礎研究の成果を産業化につなげる（i.e.“死の谷”を埋める）ための社会基 盤の構築が必要であり、NEDO には、基盤技術の成果に基づき応用展開促進・活性 化による、省エネ効果の早期実現を積極的に推進することを期待する。 なお、今後のプロジェクトでは、産業界が独自に取り組む領域と、国の基幹エ ネルギー問題の解決に貢献する分野との切り分けをして、国が援助すべきところ を明確にする必要である。科学技術基本計画の狙いは、科学技術によって“駆動” される経済社会の構築であるので、適切な国の援助とともに参加企業等の独自の 企業努力を期待する。 ＜今後に対する提言＞ ○基礎研究の成果を産業基化につなげる（i.e.“死の谷”を埋める）ための社会基盤 の構築が必要である。 ○このプロジェクトにより、どこまで達成され、実用化まであと何が残されているの か、マイルストーンとロードマップのようなものを提示していただけるとわかりや すい。すると、次段階に進めるかどうかの議論がし易いし、今後のプロジェクトと の接続も議論しやすいのではないか。 ○本プロジェクトの成果によって，ワイドギャップ半導体を使用したパワーデバイス の実用化の見通しが立ってきた段階です。世界に先駆けて日本がワイドギャップ半 導体を使用したパワーデバイスの実用化を進めるためにも後続プロジェクトを企 画立案し，研究・開発を継続することを強く提言します。 ○本プロジェクトで得られた成果を基にして、今後デバイスとそれを用いたシステム の連携した研究開発を行うことが望ましい。 ○基盤技術としての成果は得られたものと考えられる。今後の実用化素子の作製に向 けた課題も明確になってきたものと思われる。ただ、実際の適用分野に対するマー ケッティングとそれに向けた素子デザインには不確定な要素も多い。とくに、分散 型電力システムへの適用にはまだまだ時間がかかると思われる。長期的視野にたっ た応用分野の検討とそれぞれの分野に用いられる素子のデザイン、システム構成の 開発が必要である。 ○NEDO は、本プロジェクトにより基盤技術が整備された SiC 素子の、応用展開促 進・活性化による、省エネ効果の早期実現を積極的に推進する使命が有る。 ＜その他の意見＞ 1-4 ・科学技術基本計画の狙いは、科学技術によって“駆動”される経済社会の構築であ るので、参加企業等に国費に“依存”する体質を持たせてはならない。 ・今後、適用分野によって産業界が独自に取り組む領域（家電、自動車、など）と、 国の基幹エネルギー問題の解決に貢献する分野（大電力輸送、制御、など）との切 り分けをして、国が援助すべきところを明確にした次期プロジェクトが必要である。 1-5 １．２ 各 論 １）事業の位置付け・必要性について 地球環境保全、エネルギー有効利用、経済成長の３点に着目して、エネルギーエ レクトロニクスを推進し、パワーエレクトロニクス技術の基盤を担うパワー素子を 提供する本プロジェクトは，公共性が高い。また、企業単独では事業化に時間と費 用がかかり、特に、初期においてはリスクが高いため国の援助を必要としたこと等 から NEDO の事業として妥当である。 ただし、世界に先駆けての事業化に向けて参加企業にできた核の足腰を強くし、 競争力を付け日本経済の活性化に寄与するためには、もっと積極的な取り組みを促 してもいいのではなかったか、という意見があった。 ＜肯定的意見＞ ○地球環境保全、エネルギー有効利用、経済成長の３点に着目して、エネルギーエレ クトロニクスを推進する、という本事業は妥当である。 ○昨今のエネルギー事情、パワーエレクトロニクスの進展や社会ニーズから考えて、 テーマとしては妥当と判断する。また、技術の不透明性から日本企業が投資しにく かっただけに、期待した効果が得られた。 ○エネルギー・環境問題を解決する，Key Technology としての本プロジェクトは， NEDO の事業として妥当であり，事業目的も妥当である。ワイドキャップ半導体 を使用したパワーデバイスの実用化は超効率・極低損失の電力変換を実現するため に必要不可欠であり，公共性も高い。 ○将来の電源の有効利用等に必要であり、米国を中心として非常に急速に開発が進み つつある分野であること、企業単独では事業化に時間と費用がかかるために研究開 発を遂行しにくいこと、等から適切な事業であったと考える。 ○ハードエレクトロニクスの先導研究から始まって、低損失電力制御素子開発を目的 として一連のプログラムを遂行し、成果を得たことは評価できる。とくに、初期に おいてはリスクが高いため国の援助を必要としたことは納得できる。 ○省エネルギー・省資源化を図るための、電力消費削減対策で今後重要となる、パワー エレクトロニクス技術の基盤を担うパワー素子を提供する、重要な研究開発であり、 公共性が高く妥当である。 SiC 素子の事業化には、大がかりな初期投資が必要な半導体プロセスの立ち上げを 必要とするが、材料的な未解決の問題点を多く含んでおり、民間活動としてはリス クが大きく十分な対応が出来ない。この点で本プロジェクトは妥当である。 基盤技術を中心に研究レベルで、各々の技術において世界的なデータが得られ、投 じられた予算に見合う規模の産業化に対するブレークスルーを誘起する技術的基 盤を提供した。 ＜問題点・改善すべき点＞ 1-6 ●輸出競争力こそが日本経済の活性化の基盤である、という認識が乏しく、従って革 新的パワーデバイスおよびそのシステム実現を目指す強烈な意志が感じられない。 ●プロジェクトの期間が 5 年で終了するが、参加企業にできた核の足腰を強くするた めには少し短かかったのではないかと思う。 ●実用化素子の開発課題をはじめた時点で、リスクは大きいものの産業界の積極的な 取り組みをもっと促してもいいのではなかったか、という点が考えられる。本プロ ジェクトで素子化に取り組んだ各社には事業化へのアプローチを積極的に薦め、計 画をたてさせるべきである。 ●技術的基盤の厚みは充実したが、事業化に適応できる、工業技術としての展開に寄 与できる技術としての確立の詰めがあまかった。投じられた予算の効率的な回収を 時間軸を含んで検討した場合に、必ずしも効率的でない部分が見受けられた。 ＜その他の意見＞ ・とりあげた材料に関する性能指数の議論において、GaN に関する説得力が乏しい。 この研究グループ取り込みが先ずありき、ではなかったのか。 ・成果重視の報告のため、今後の展開が見えないし、トップデータの羅列と目標達成 の報告ばかりで、汎用性のあるデータ取得ができたのか疑問が残った。また、問題 点の提示などが出にくいのではないか（実用化の妨げになっているネガティブな報 告がほとんど無かった）。特に素子化技術でその傾向が強い。設定した目標の理由、 プロジェクト終了後の位置付け（何が解決され、何が残っているか）がわかりにく い。 ・この分野は、環境を意識した今後の重要な産業の基板となるものであり、世界に先 駆けての事業化に向けて、産官学一体となった効率的な取り組みが重要である。 1-7 ２）研究開発マネジメントについて 適切な事業体制でプロジェクトが運営されたと判断される。プロジェクトリー ダーが全体を把握できるような体制が構築されており，プロジェクトリーダーの リーダーシップがプロジェクト全体の運営に力を発揮した。実施者選定の根拠の 記述は高く評価できる。 具体的な研究開発目標が明示され数値化されていて、進捗の指標として機能し た。一方、その根拠が曖昧で，課題設定や目標値の理由付けがはっきりしないも のも見受けられた。「目標設定にあたり、出来るか出来ないかではなく、その目標 が達成すれば実用化が見える、という観点での設定が欲しかった」という意見や、 また「本プロジェクトで到達する目標と事業化を行うための目標とを併記し、将 来の実用化素子実現を視野に入れた具体的目標としての認識が必要であったよう に思う」との意見もあった。 なお、成果に応じて、途中での延長または新たに短期のプロジェクトの発足が できるような柔軟なマネジメントを期待する。 ＜肯定的意見＞ ○具体的な数値目標の設定など取り組みが意欲的である。プロジェクトリーダーの リーダーシップがプロジェクト全体の運営に力を発揮した。実施者選定の根拠の記 述は高く評価できる。 ○ＳｉＣ技術の問題点を目標設定に置いた点では、目標の項目としては妥当な設定し ていたと評価される。 ○具体的な研究開発目標が明示されている。プロジェクトリーダーが全体を把握でき るような体制が構築されており，事業体制は適切である。プロジェクトリーダーと 実施者あるいは実施者間の連携も適切に行われている。 ○5 年間の目標としては概ね適切な技術項目、達成目標が掲げられ、適切な事業体制 でプロジェクトが運営されたと考える。 ○目標ならびにマネジメント体制は妥当であったと判断される。とくに、具体的数値 目標を挙げたのは目標を明確化し研究の進展状況を時間的に把握する意味でも有 用である（一種のロードマップ設定とその実現の確認）。 ○基盤技術、要素技術毎に、技術動向に基づいた基本目標が設定され、数値化された 明確な数値目標が加えられ、進捗の指標として機能した。 目標達成のための要素技術とスケジュールの設定は的確に行われた。 要素技術が並列に推進され、素子開発に集約する体制が構築され、目標・体制の見 直しなども行われた。 ＜問題点・改善すべき点＞ ●各課題の担当者とその組織が見えないので、課題推進能力や実績を判定しがたい。 各分担課題に関して、スタート時点の状況が必ずしも明らかにされていないので、 1-8 目標達成の程度を判定しがたい。 ●課題設定、目標値の理由付けははっきりしない。そのため、目標が達成されて、全 体としてどこまで来たのかが明確ではない。結果として優れた成果が出ているが、 目標設定として、実現可能かではなく、実用化が可能かが判断できるような目標設 定にすべきだったのではないか。目標がかならずしも達成されなくても、達成され なかった理由が明確であれば、それも成果と判断できる。 ●具体的な研究開発目標が明示されているが，中にはその根拠が曖昧で，やや甘い目 標値も見受けられる。これについては，素子化技術で具体的に指摘する。 ●各企業の目標として事業化を行うための目標と、その中で本プロジェクトで到達す る目標とを併記してあっても良かったように思う。 ●ただ、数値目標が単に「世界一」あるいは現存のデバイスを上回るための指標とし て挙げられるのではなく、将来の実用化素子実現を視野に入れた具体的目標として の認識が必要である。 ●要素技術を有機的に結合させ、素子形成プロセスフローの中で効率的に機能させる ための連携が不十分で、開発された要素技術が十分に素子開発に活用されたとは言 いにくい部分があった。 最初に数値化された目標が、それぞれ独立に議論され、同時に達成されるべき数値 目標間の関係の認識を見失っている部分があった。 ＜その他の意見＞ ・産総研からは当該研究開発にいく前から従事していた有力研究者が大学等に転出し たが、残った部隊の戦力と実績はどうだったか？ ・本プロジェクトは最終年に多くの成果が出ている。このような場合、あと１，２年 の延長によってさらに大きな成果が期待されるので、途中で、延長、または新たに 短期のプロジェクトの発足ができるようにして欲しい。 また、目標設定にあたり、できるかできないかではなく、その目標が達成すれば実 用化が見える、という観点での設定が欲しかった。 ・各要素技術の成果をデバイス化に十分適用しない内にプロジェクトが終了すること になり、期間の設定に若干疑問が残る。 1-9 ３）研究開発成果について 殆どの項目で目標が達成されている。特に個別の要素技術を中心にしていくつ かの世界レベルの成果が上がっており、中には世界最高水準の成果も見受けられ る。論文や特許は量・質ともに十分で、更にまとまった書籍としての情報発信は 高く評価される。後発ながらようやく世界水準に近づいた努力は評価できる。 しかし、開発技術を有効な特許に仕立てる点では課題が残っている。出願特許 を十分ブラッシュアップし、基本特許に仕上げることを要望する。独創的発想を 持った研究機関をもっと取り込みプロジェクトの重要課題として研究資金を注 いで集中的に研究展開を図っても良かったのとの意見もあった。開発された基盤 技術が素子化技術に生かされ切っていない。今後、実用化開発のステップで、更 に各種デバイスのトータルプロセスに適用されることを期待する。 ＜肯定的意見＞ ○後発ながらようやく世界水準に近づいた努力は評価できる。しかし、開発された基 盤技術が素子化技術に生かされ切っていないので、今後の改善を期待する。 ○世界トップクラス、あるいは初のデータや技術を示し、成果は大きいと判断する。 論文や特許の数は十分である。 ○研究成果は目標値をクリアし，中には世界最高水準の成果も見受けられる。特許の 取得や成果発表についても十分に行われている。 ○殆どの項目で目標が達成されている。特に個別の要素技術を中心にしていくつかの 世界レベルの成果が上がっており、今後に期待できる。 ○全般的に見て当初の目標を達成していると思われる。とくに、結晶成長、プロセス 技術などの基盤技術において、世界的な水準に達したのは高く評価される。 ○目標値は概ねクリアされており、全体としての目標達成度は高い。 成果は、世界最高水準のものを含み、技術発展に大きく寄与した。 論文の発表に関しては、量・質ともに十分で、更にまとまった書籍としての情報発 信は高く評価される。 ＜問題点・改善すべき点＞ ●事業原簿からは、本プロジェクトが当該分野における日本の立ち遅れを挽回するた めのもの、ということは読み取れなかった。 ●素子化技術において、基盤技術を反映することが困難であったことから、目標は達 成しているが、世界レベルから見ると劣るところが見られる。 ●研究成果は市場の創造につながることは十分に期待できるが，実際にワイドギャッ プ半導体を使用したパワーデバイスの市場創造を行おうとすると，さらなる研究開 発が必要である。しかし，これは本プロジェクトに限ったことではなく，欧米の他 のグループが行っているワイドギャップ半導体を使用したパワーデバイスの研究 についても同様である。 1-10 ●殆どすべての項目で目標が達成されているが、実用化されて新たな市場を形成する にはまだ距離があるように思われる。（期間との兼ね合いであるが、若干中途半端 な感じが拭えない。） ●高い成果を挙げたのは評価できるがその一方で本プロジェクトが生み出した独創 的技術が少なかったのは残念である。半導体基板成長と界面改質技術は独創性があ るがそれ以外の技術は他機関発表の成果の改善に過ぎない点も多い。デファクトス タンダードとなる技術にもっと重点をおいた展開もあったのではないか。 ●期待される最高に近い特性を達成しているが、世界初の技術といえるものが結晶成 長技術以外では少なかった。よって基本特許に類する物も少なく、現状ではプロセ ス特許が国内中心に出願された程度に留まった。 ＜その他の意見＞ ・特許の質について、単なるリストだけでは評価ができない。アピールできる特許を いくつか選別して、概略内容を説明するリストを作成すると良い。あるいは、技術 報告の中で、どれを特許化したと説明してもらうとわかりやすい。 ・独創的発想を持った研究機関をもっと取り込みプロジェクトの重要課題として研究 資金を注いで集中的に研究展開を図っても良かったのではないか。そのほうがプロ ジェクト全体としては効率的に研究資金の活用が可能であった分野もあると思わ れる。 ・今後、活用・実用化に向けて、本プロジェクトで開発された技術の、工業的技術と してのレベルアップを期待する。 特に、高性能 SiC ウェハの提供を可能とする結晶成長技術を早期に工業化し、新 しいパワーエレクトロニクス産業の基盤を支える SiC ウェハが、国内で入手可能 になる状況が早期に具現化されることを望む。 1-11 ４）実用化、事業化の見通しについて パワーエレクトロニクス産業技術における SiC パワー素子の適用可能性を確信 させる基本技術確立に大きな成果があり、参加企業を主体として、企業化、実用 化開発の足がかりはできたと思われる。将来の重要な産業技術の位置付けは明ら かにされていて、成果の実用化可能性はある程度見えており、波及効果も大きそ うである。要素技術はほぼ出そろった感があるので、これらを連携し、マーケッ トの大きさやエネルギー問題解決に貢献する重要性などを考慮に入れながら、シ ナリオを考える必要がある。 実用化の際もっとも重要な結晶の品質向上、コストダウンのシナリオが不十分 である。また、社会的、経済的効果に関する記述は具体性に乏しく、経済効果に ついて応用製品の国際競争力を獲得するという強烈な意志が感じられない。実用 デバイスの開発には、個々の企業の強い意志の下で、システム側との連携等も通 じて更なる研究開発を積極的に進めるべきである。 ＜肯定的意見＞ ○成果の実用化可能性はある程度見えており、波及効果も大きそうである。 ○参加企業を主体として、企業化、実用化開発の足がかりはできたと思われる。また、 「実用化調査」を追加したことは特に評価できる。このような新しいデバイス技術 が使われるためには、どのような応用を狙うのかが非常に重要。 ○研究成果の実用化可能性は高いが，３．で述べたように実用化にあたっては更なる 研究開発が必要である。しかし，本プロジェクトの実施が当該分野の研究開発を大 いに促進し，日本においてもＳｉＣ基板を製造・販売する会社（ベンチャー企業を 含めて）が出始めたことは，本プロジェクトの波及効果とも考えることができる。 ○将来の重要な産業技術の位置付けは明らかにされている。技術的な完成度が上がり、 実用化されれば大きな波及効果が期待できる。 ○実用化素子実現のための基本技術確立に大きな成果があったと思われる。 ○SiC パワー素子の、パワーエレクトロニクス産業技術としての適用可能性を確信さ せる要素技術は、本プロジェクトによって提示された。 本プロジェクトの進捗により、SiC パワーエレクトロニクス分野での産業化への動 きが活性化され、基板からデバイスまで様々な企業の研究開発への参入が有り、技 術的・経済的波及効果への期待が広がっている。 事業化への道筋のモデルも本プロジェクト内で議論され公表され、産業からの期待 を大きなものとしている。 ＜問題点・改善すべき点＞ ●事業化までのシナリオは殆ど描けていない。従って、社会的、経済的効果に関する 記述は具体性に乏しい。とくに、経済的効果については、日本が輸出産業の稼ぎに よって基本的な暮らしを立てているという事実に鑑みて、応用製品の国際競争力を 1-12 獲得するという強烈な意志が感じられない。 ●実用化のもっとも重要な結晶の品質、結晶のコストダウンのシナリオが、今一つ はっきりしない。計画立案段階では無理だったとしても、最終年にはそれを示せる 技術レベルに達してきたはずなので、本プロジェクトの成果をその観点でまとめる ことが必要。 ●研究開発成果の項で述べたように、実用化にあたっては更なる研究開発が必要であ る。 ●事業化するためには今のままでは困難で更に技術開発が必要である。事業化に関す るシナリオは必ずしも明らかではない。 ●種々の応用分野に適した個別素子構造の設計や量産プロセス技術に関しての検討 が不十分である。マーケットの大きさやエネルギー問題解決に貢献する重要性など を考慮に入れた上で、シナリオを考える必要がある。 ●要素技術はほぼ出そろった感があるが、これらをつないで連携して、デバイスを形 成するためのプロセス技術として高める議論・技術開発が希薄であった。 ＜その他の意見＞ ・環境対策等一企業の枠を超える課題に対しては、国費投入は妥当であるが、本プロ ジェクトの成果を生かす事業化の努力は、個々の企業の強い incentive に期待する べきである。 ・実用デバイスの開発に至るにはシステム側との連携等を通じて更なる技術開発が必 要と考えられる。 ・ナショナルセキュリティとしてのエネルギー問題を解決するための重要課題には産 業としての採算性を度外視しても国の援助の下、研究開発を積極的に進めるべきで ある（とくに、大電力輸送、制御、の分野）。 ・上記、要素技術の同士の連携と工業化へ適用可能な技術へのステップアップのため の研究開発が今後期待される。 1-13 ２．個別テーマに関する評価結果 ２．１ 基盤技術開発 １）成果に対する評価 バルク結晶成長技術，プロセス要素技術，素子設計・評価基礎技術はすべて目 標値が概ね達成された。結晶成長、MOS 界面技術において、著しい成果があり MOS 界面制御における成果は世界トップであり世界水準の成果が上がっている。 個別の技術について、トップデータは出ており、組み合わせとしてのトップ データも出始めているが、今後それぞれの要素技術の統合化の一層の進展と、開 発された基盤技術の素子化技術への展望が望まれる。 要素技術のキーとなる分野で新規独創性のある技術の確立が望ましく、プロ ジェクト終了後も連携を保つよう努力してほしい。 ＜肯定的意見＞ ○Ｈ１３年度に数値目標を設定したことは評価できる。 ○結晶成長、ＭＯＳ界面技術において、著しい成果があった。今後のデバイス化をブ レークスルーする技術がいくつかあり、プロジェクトとしての大きな成果と認めら れる。 ○バルク結晶成長技術，プロセス要素技術，素子設計・評価基礎技術はすべて目標値 をクリアしている。特に，n 型浅接合形成の成果として世界最小のシート抵抗を実 現している。 ○基盤技術としては目標を達成しているのみならず、目標値を大きく凌駕している要 素技術も見受けられ、世界水準の成果が上がっている。 ○大口径基板の作成を目指してのシミュレーションならびに独創的工夫による成果 は世界的にみても高く評価できる。また、プロセス要素技術としてのＭＯＳ界面制 御における成果は世界トップの成果である。 ○要素技術のそれぞれの目標値は概ねクリアされた。 MOS チャンネル移動度、オーミック電極特性等世界最高水準の優れたデータが得 られた。オーミック電極形成技術は、汎用性があり工業化技術としても完成度の高 い技術が開発された。結晶成長技術に置いて、その場観察などの独創性のある技術 が開発され、この技術を活かして、世界最高水準の低欠陥密度の結晶成長が達成さ れた。 ＜問題点・改善すべき点＞ ●開発された基盤技術が素子化技術に生かされきっていない。プロジェクト終了後も 連携を保つよう努力してほしい。 ●個別の技術について、トップデータは出ているが、それらを組み合わせて、どこま でできるのかがよくわからない。または、組み合わせとしてのトップデータができ ていない。そのため、最終的なデバイス化が可能なのかがはっきりしない。 1-14 ●それぞれの要素技術の統合化はまだあまりなされていないようである。 ●エピ成長技術や伝導性制御技術は従来からある技術の改善にすぎない。もちろん素 子作成には必要な技術であるが特許などの課題をクリヤし世界マーケットで市場 を拡大して行くためには要素技術のキーとなる分野で独創的な技術の確立が望ま しい。 ●独創性があり、将来のスタンダードとなり得るような新規技術は、結晶成長・オゾ ン処理など有るが、かなりの予算と人員を集中させた集中研における要素技術開発 からの、新規独創性のある技術の発信が乏しかった。 1-15 ２）実用化の見通しに関する評価 ５年間の研究開発によって，実用化に向けた要素技術は蓄積され、大口径化、 低マイクロパイプ密度の可能性が示された点は評価される。開発された各要素技 術の中にデバイスの大幅な特性向上に応用できる知見が多く得られており、デバ イス作製への適用検討も急ピッチで進みつつあるが、まだ十分とは言えない。 コストダウンのためのシナリオ、特にコストの大半を占める単結晶基板作製の コストダウンのシナリオを明確にする必要がある。 世界から遅れている状況から出発したにしては良く頑張ったと言えるが、国際 競争力の向上という視点では一層の努力が望まれる。 ＜肯定的意見＞ ○結晶成長技術に関し、大口径化、低マイクロパイプ密度の可能性が示された点は評 価される。 ○５年間の研究開発によって，実用化に向けた要素技術は着実に進展している。 ○各要素技術でデバイスの大幅な特性向上に応用できる知見が多く得られている。 ○実用化素子実現に向けて基本課題はクリヤしたものと判断される。 ○実用化の可能性を確信させる要素技術が蓄積された。 ＜問題点・改善すべき点＞ ●世界から遅れている状況から出発したにしては良く頑張ったと言えるが、国際競争 力という視点の議論には結びつかなかった点は残念である。 ●コストダウンのためのシナリオがわかりにくい。大口径化はわかったが、それだけ ではコストダウンは見えない。また、実用化について、電力用デバイスは大面積デ バイスが必要なので、大面積での高品質が必要だが、マイクロパイプについては見 とおしが得られた点は評価できるが、そのほかの欠陥などの結晶品質とデバイス大 面積化の関連や、低減のシナリオが見えない。 ●更なる研究開発が必要である。 ●新たに開発された各要素技術のデバイス作製への適用はまだ十分なされていると は言えない。今後の課題である。 ●実用的素子に使用可能な物性値は達成されていると判断されるが、再現性や信頼性 に関してのデータが少ない。トップデータも大事であるが、実用化には再現性、信 頼性が歩留まりに影響を与え、重要な指針となる、下記の今後に対する提言にも関 係して、再現性・信頼性に対する研究開発を進めるべきである。 ●要素技術を使いこなして素子として完成させるインテグレーションが弱かった。 1-16 ３）今後に対する提言 具体的応用分野に適した個別素子の設計とその作製に必要とされる個別プロ セスの検討を始めるとともに、要素技術の高度化とその統合化を進め、企業への 技術移管を積極的に勧めていただきたい。今後のシナリオ（技術ロードマップ） をまとめて、実用化へ向けた提言を望む。 ＜今後に対する提言＞ ○今後のシナリオ（または技術ロードマップ）をまずはまとめて欲しい。実用化へ向 けた提言もしていただきたい。 ○更なる研究開発が必要である。 ○各要素技術の高度化とともにその統合化を進めて、企業への技術移管を積極的に勧 めていただきたい。 ○今後に開発が期待される具体的応用分野に適した個別素子の設計とその作製にと くに必要とされる個別プロセスの検討を始めるべきである。 ○上記要素技術をｲﾝﾃｸﾞﾚｰﾄして、工業的にインパクトのある素子を仕上げてゆく研究 開発に今後期待する。 1-17 ２．２ 革新的要素技術の研究（産業技術総合研究所） １）成果に対する評価 Ｘ線トポによる成長過程観察はチャレンジングであり、成長技術への feedback も適切になされ、新しい評価技術を開発した点は評価できる。実際の結晶成長へ の適用など世界水準の成果が得られており、ほぼ目標を達成している。 ただし、革新的要素技術の課題選択と相互の関連について、具体的な基本計画 プロジェクト目標の観点から一部では力が分散している感じが無きにしもあら ずである。 ＜肯定的意見＞ ○Ｘ線トポによる成長過程観察はチャレンジングであり、成長技術への feedback も 適切になされたように思う。 ○Ｘ線によるその場観察は、新しい評価技術を開発した点で評価できる。 ○成果のほとんどは目標値をクリアしているが，一部達成の項目もある。SiC 結晶成 長をリアルタイムで観察できる装置を開発し，バルク結晶の大口径化に貢献してい る。 ○成長技術に関して世界水準の成果が得られており、ほぼ目標を達成している。 ○結晶成長時の in-situ real-time 評価法の確立と実際の結晶成長への適用など優 れた成果を挙げた課題があった。 ○独創的で興味深く、基礎的に有益な情報を有した技術が開発された。 世界最高水準の成果である。 ＜問題点・改善すべき点＞ ●実際に研究に携わった組織の姿が見えない。使用した研究費の額や使途の明示も説 明責任上、重要である。 ●それぞれの技術の必要性（または位置付け）が不明確。プロジェクトの中で、どの ような革新的な技術の必要性があったのかの説明が欲しかった。また、デバイスの 不良解析技術について、新手法の開発が欲しかった（結晶性とデバイス特性との関 連から）。 ●革新的新技術の開発・確立を目的としているので，具体的な数値目標が示されてい ないが，できれば数値目標を提示してほしかった。 ●テーマが多く、力が分散している感じが無きにしもあらず。 ●革新的要素技術の課題選択と相互の関連についての検討が乏しい。個々の課題は科 学的、技術的に興味深いが目標がばらばらであり、また、プロジェクト全体の目標 にどのような貢献があるのか明らかにすべきである。 1-18 ２）今後に対する提言 テーマ数が多くて力が分散している感がある。メインテーマとサブテーマを分 けて注力するテーマを絞ることはどうであろうか。 実用化にあたっては革新的新技術の開発・確立は不可欠であり、得られた成果 は誰でも使えるように、データの公表を希望するとともに、革新的要素技術が工 業技術として展開されることを期待する。 重要な要素技術への真剣な取り組みが、独立行政法人としての産総研の存在価 値を高めることにもなるであろう。 ＜今後に対する提言＞ ○大口径ウェハの品質改善など、重要な要素技術にはまだ多くの課題が残されている。 これらへの真剣な取り組みが、今後、企業での実用化を加速するであろうし、独立 行政法人としての産総研の存在価値を高めることにもなるであろう。 ○シミュレーションモデル、パラメータは誰でも使えるように、データを公表してほ しい。 評価技術は、新しい技術においては必ず必要であり、また企業ではなかなか開発が 困難なので、今後のプロジェクトにおいて、評価技術の開発にも力を入れていただ きたい。 ○実用化にあたっては革新的新技術の開発・確立は不可欠であるので，今後とも研究 を継続していただきたい。 ○メインテーマとサブテーマを分けて注力するテーマを絞ることはどうであろうか。 ○NEDO が推進するプロジェクトの場合には「革新的」の名前の下での「その他」 の項目の研究課題を展開すべきではない。あくまでも全体プロジェクトの中での課 題の位置付けを明確にすべきである。 ○革新的要素技術の工業技術としての今後の展開に期待する。 1-19 ２．３ 素子化技術 ａ）接合ＦＥＴ基盤技術 １）成果に対する評価 トータルプロセスを開発し、独創的工夫をした素子構造で世界最高水準の SiC-JFET を実現した。また、実デバイスの製造を成功させ、静特性に加えてスイッ チング特性を測定するまでに至った努力は評価できる。 しかし、デバイスのねらいは良いが、目標値が低く設定されている。Si デバイ スに対する優位性を十分実証しているとは言えず、微細化に向けてより一層のプ ロセス技術の改善、確立が望まれる。 ＜肯定的意見＞ ○素子を製作し、静特性に加えてスイッチング特性をも測定するまでに至った努力は 評価できる。 ○高温という観点から、取り組んだデバイスの選定は良かった。また、実デバイスの 製造を成功させ、目標を達成することができたのは評価できる。 ○開発目標はクリアし，世界最高水準の SiC-JFET を実現している。 ○トータルプロセスを開発して、目標値をクリアしている。デバイス特性としても世 界の開発レベルに達している。 ○独創的工夫をした素子構造で目標を達成した。世界最高耐圧を実現したことも評価 される。 ○目標値をクリアしている。今後の微細化により、Si パワー素子を凌駕する素子が 期待できる基礎特性を得た。 ＜問題点・改善すべき点＞ ●研究開発チームの姿が見えないが、課題の多さに比して取り組みが弱い、という印 象を持つ。 ●デバイスのねらいは良かったが、実証温度が２００℃では低すぎる。４００℃以上 での確認が必要ではないか。また、デバイスとしての限界はどこか、何が限界を決 めているかといった、一般的、汎用的な議論が無かった。 ●オン抵抗を Si-JFET の 1/10 という数値目標は，やや甘いように思われる。これを 達成しても現在の Si-IGBT のオン抵抗よりも高いので，実用化にはつながらない。 ●Si デバイスに対する優位性を十分実証しているとは言えず、微細化等により更な る特性の改善が望まれる。 ●微細化に向けてのプロセス技術の一層の改善、確立が望まれる。 ●接合 FET としては、他の期間から発表されているデータ、応用展開を考えた場合 のスペックに比べて目標値が低く設定されている。接合 FET を選択した理由付け に対して、立証するデータが得られなかった。 1-20 ２）実用化の見通しに関する評価 実用的目標値を達成した点は評価される。実用上の問題を議論のできるデバイ スの試作を成功させたことは、実機での評価が可能となり、有用な情報が得られ る。具体的な仕様を目標に開発を進める事が可能と考えられる。 ただし、従来のシリコンデバイスの性能を大きく凌駕する特性の実証と信頼 性、再現性の確認、およびコスト問題の解決が必要である。コンタクト抵抗率な ど基盤技術開発の成果は十分反映されているが素子固有の問題で直接適用でき ないところもあった。表面安定化など実用化に不可欠な技術への取り組みも必要 である。 ＜肯定的意見＞ ○数Ａと実用の議論のできるデバイスの試作を成功させたことは、実機での評価が可 能となるため、有用な情報が得られる。 ○素子設計の改善によって，オン抵抗は目標値よりも大幅に低減されている。 ○基本特性は得られているため、具体的な仕様を目標に開発する事が可能と考えられ る。 ○実用的目標値は達成した点は評価される。 ○高速スイッチングを実験的に確認し、スイッチング損低減の可能性を示した。 ＜問題点・改善すべき点＞ ●コンタクト抵抗率など基盤要素技術の成果を生かしきっていない。表面安定化など 実用化に不可欠の技術への取り組みも不十分である。 ●試作したデバイスで、例えばインバータを作成し、冷却を極端に少なくしてモー ターを回すとか、ＳｉＣでなければできない応用の実証をして欲しかった。 ●実用化にあたっては，ノーマリオフ形デバイスの開発とオン抵抗の更なる低減，大 電流化が必要不可欠である。 ●Si デバイスを大きく凌駕する特性の実証と信頼性、再現性の確認、およびコスト 問題の解決が実用化に対しては必要である。 ●従来のシリコンデバイスの性能を大幅に上回る成果は得られなかった。今後の展開 による可能性は見えるが、現状技術の改善で良いのか、新たな技術開発が必要なの か、課題を明らかにする必要がある。今後、他構造（MOS）素子との到達性能比 較、応用分野の検討、などを行い、接合 FET の特質が活かされる分野への展開が あるのかどうか検討すべきである。 ●オフのために必要な負のゲート電圧についての考察が必要。 1-21 ３）今後に対する提言 他の材料によるパワー素子や SiC による MOSFET 等との比較と棲み分けを明確 化するとともに、具体的な仕様でデバイス開発を行い、SiC デバイスの問題点や 課題を明らかにすることで、実用化及び製品化に向けて鋭意努力する必要があ る。 ＜今後に対する提言＞ ○製品化に向けて鋭意努力する必要がある。 ○目標がＳｉ−ＩＧＢＴでは実用化にはならないのではないか。もっと高い目標が必 要と思われる。また実機での評価により、ＳｉＣデバイスの問題点や課題を明らか にして欲しい。 ○実用化に向けて，更なる研究・開発を継続していただきたい。 ○具体的な仕様でデバイス開発を行い、早期にシステムとしての有用性を実証して いただきたい。 ○成果に対する評価、実用化の見通しに関する評価を参照のこと。 ○他の材料によるパワー素子、SiC による MOSFET 等との比較と棲み分けを明確化 して、研究開発を進める必要がある。 1-22 ｂ）ＭＯＳＦＥＴ基盤技術 １）成果に対する評価 最もチャレンジングな内容であり、応用も最も期待されるテーマに対して何と か素子特性実現にこぎつけたことは評価できる。目標性能をクリアして世界最高 水準の SiC-MOSFET を実現し、SiC パワー素子の有効性を実証した。 一方、Si-IGBT 等の現有のパワーデバイスに比べての優位性を実証するには 至っていない。設定目標値が低く、目標の設定が不明確であるとともに素子化の 観点からのデータを示して欲しかった。信頼性の評価、制御電圧、MOS 界面の移 動度等多くの技術的課題に対して、基礎データの積み上げ、それによるプロセス の改良が必要である。 ＜肯定的意見＞ ○何とか素子特性実現にこぎつけたことは評価できる。 ○最もチャレンジングな内容であり、また、応用も最も期待されるテーマに対して、 とりあえずの目標を達成したのは評価できる。 ○開発目標はクリアしている。チャンネル抵抗の低減を達成し，世界最高水準の SiC-MOSFET を実現している。 ○目標性能をクリアして MOSFET の実現性を実証している。 ○世界最高レベルの性能を有する MOSFET を実現をしたことは高く評価できる。と くに、界面制御技術の確立とその物性評価解析に成果をあげたことは単に工学技術 における貢献のみでなく、学術的にも十分に評価できる。 ○目標値をクリアした。 Si-MOSFET の１／１０のオン抵抗を実現し、SiC パワー素子の有効性を実証した。 ＜問題点・改善すべき点＞ ●多くの技術的課題に対して、基礎データの積み上げ、それによるプロセスの改良が 必要である。 ●目標の設定が不明確。また、デバイス特性を達成することも重要だが、達成するに は何が必要なのか、もう少し汎用性のあるデータを取得すべきであった。例えば、 特性をあげるために移動度向上は必要にしても、要素技術としては目標を達成して いるので、素子化において、何が足りないのかあるいは必要なのか、素子化の観点 からのデータを示して欲しかった。 ●オン抵抗を Si-MOSＦＥＴの 1/10 という数値目標は，やや甘いように思われる。 これを達成しても現在の Si-IGBT のオン抵抗よりも高いので，実用化にはつなが らない。 ●制御電圧、MOS 界面の移動度等まだ多くの改良すべき問題点を残している。 ●素子の信頼性評価の研究に研究最終期に取り組み初期的な成果を挙げたが、とくに MOS 構造の場合には Si の例を見てもわかるように信頼性の評価は当初から課題 1-23 として取り上げ研究を実施しておくべきであったと考えられる。 ●Si-IGBT 等の現在有るパワーデバイスに比べての優位性を実証するには至ってお らず、設定目標値が低かった。 1-24 ２）実用化の見通しに関する評価 要素技術として、シミュレーション設計からプロセス技術まで広範囲の技術を 世界レベルまで向上させ、耐圧や Si-IGBT を凌ぐオン抵抗等の優位性を実証し、 実用化の可能性を示している。 しかし実用化にはまだ不十分で、オン抵抗の更なる低減と大電流化、MOS 界面 の改良が必須と考えられる。素子の試作と、その実機での実証、再現性と信頼性 の評価が不可欠である。 また、ウェハコストを考えると、シリコンより格段にすぐれていないと素子だ けでの差別化が困難である。棲み分けや素子周辺をあわせたシステムとしての低 コスト化を模索するべきである。 ＜肯定的意見＞ ○最も実用化の期待されるデバイスであり、その具体的な試作までできたことは評価 できる。 ○Si-IGBT を凌ぐ低オン抵抗化の見通しが得られているのは評価できる。 ○耐圧、オン抵抗等の優位性を実証して実用化の可能性を示している。 ○プロセスの改善点はあるものの実用的素子としての十分な性能を実現したと考え られる。 ○要素技術として、シミュレーション設計からプロセス技術まで広範囲の技術を世界 レベルまで向上させて、上記特性を得た。 ＜問題点・改善すべき点＞ ●オン抵抗―耐圧特性が世界水準に届いていない。また、ウェハコストを考えると、 シリコンより格段にすぐれていないと開発の意味はない。棲み分けを模索するべき である。 ●数Ａ以上流して評価できる素子の試作と、その実機での実証まで実施して欲しかっ た。また素子の評価が目標に関連した最も単純な評価だけで、ＳｉＣのデバイスと しての、応用から見た問題点（高温での動作、破壊、信頼性など）を提示して欲し かった。 ●実用化にあたっては，オン抵抗の更なる低減と大電流化が必要不可欠である。 ●特性的に実用にはまだ不十分である。特に MOS 界面の改良が必須と考えられる。 ●上記にも述べたように実用化には再現性と信頼性の評価が不可欠である。今後、そ の分野への研究展開が望まれる。 1-25 ３）今後に対する提言 基盤技術で開発された成果を導入して、早期に実用可能な高性能デバイスの開 発を期待する。実用化に向けての更なる研究・開発を望む。シリコンでは絶対に 出来ない分野の開拓に徹底的に取り組むべきである。 ＜今後に対する提言＞ ○シリコンでは絶対に出来ない分野の開拓に徹底的に取り組むべきである。 ○試作したデバイスの、より詳細な評価を期待する。 ○実用化に向けて，更なる研究・開発を継続していただきたい。 ○基盤技術で開発された成果を導入して、早期に実用可能なデバイスの開発を望む。 ○上記にも述べたように実用化には再現性と信頼性の評価が不可欠である。今後、そ の分野への研究展開が望まれる。 ○Si パワーエレクトロニクスを凌駕する高性能デバイスへの性能向上に今後期待す る。 1-26 ｃ）ＭＥＳＦＥＴ基盤技術 １）成果に対する評価 SiC MESFET の出力電力密度の目標値を達成し、その基本的な高出力特性を実証 するとともに世界最高レベルの高周波特性を確認した。研究開発に実直に取り組 んで、すぐれた高周波特性を実現している。素朴な等価回路による解析も好感が もてる。 ただし、SiC デバイスの特徴を出すためには電力密度だけでなく更に大きな電 力での実証を行い、できるだけ早く世界最高水準のデバイスを開発していただき たい。 ＜肯定的意見＞ ○研究開発に実直に取り組んで、すぐれた高周波特性を実現した。素朴な等価回路に よる解析も好感がもてる。 ○企業のポテンシャルを利用して、ＳｉＣデバイスの実証ができたことは評価できる。 ○開発目標の具体的な数値をクリアしている。 ○SiC MESFET の出力電力密度の目標値を達成して、その基本的な高出力特性を実 証している。 ○初期目標をすべて達成しており評価できる。 ○目標値をクリアした。SiC 高周波デバイスとして世界最高レベルの高周波特性を確 認した。 ＜問題点・改善すべき点＞ ●世界最高水準までには達しておらず，できるだけ早く世界最高水準のデバイスを開 発していただきたい。 ●SiC の特徴を出すためには電力密度だけでなく更に大きな電力での実証があるこ とが望ましかった。 ●応用分野において他材料素子との比較検討が必要である。 1-27 ２）実用化の見通しに関する評価 SiC の高耐圧性、高電力性を実証し、Ｘバンドでの実用化の見通しを得たのは 評価できる。熱抵抗の評価など、実装に関する課題への取り組みは妥当である。 ただし、歩留まりと結晶の品質、プロセス技術との関連が不明確。実用化に向 けて、適用を想定するシステムにもよるが更なる高周波化、高効率化が望まれる。 ＜肯定的意見＞ ○熱抵抗の評価など、実装に関する課題への取り組みは妥当である。 ○歩留まりの議論があり、有用である。また、今後の課題が比較的明らかにされてい る。 ○Ｘバンドでの実用化の見通しを得たのは評価できる。 ○SiC の高耐圧性、高電力性を実証している。 ○大電力用素子としての基礎性能は達成されたと思われる。 ○設計技術、微細加工技術など、工業化に必要な基本技術が開発された。 ＜問題点・改善すべき点＞ ●ただし、歩留まりと結晶の品質、プロセス技術との関連が不明確。 ●実用化に向けて，更なる高周波化，高出力化，高信頼性を目指してほしい。 ●適用を想定するシステムにもよるが更なる高周波化、高効率化が望まれる。 ●実際の大電力素子の実現に向けてはプロセスの検討が必要である。 1-28 ３）今後に対する提言 特性を活かした特定分野への応用の道があると思われるので、デバイスの高性 能化とともに実システムへの早期の導入をめざしていただきたい。 実用化には、信頼性評価が大きな課題であり、そのためのプロセス条件の絞り 込みに一層の努力が必要である。 ＜今後に対する提言＞ ○信頼性評価が大きな課題であり、そのためのプロセス条件の絞り込みに一層の努力 が必要である。 ○実用化に向けて，更なる研究・開発を継続していただきたい。 ○デバイスの高性能化とともに実システムへの早期の導入をめざしていただきたい。 ○今後の展開においては他の材料との性能の優劣、応用分野の適応性、などを考慮し て考えなければならない。すべての分野への適用を意図することでなく、特性を活 かした特定分野への応用としての道もあると思われる。 1-29 ｄ）ＧａＮ−ＨＥＭＴ基盤技術 １）成果に対する評価 開発目標の具体的な数値をクリアし、GaN FET の高周波特性としては世界レベ ルの性能を得て目標を達成している。 一方、性能は世界トップクラスであるが、電力デバイスとしての特性評価がま だなされていない。 プロジェクトの中での本テーマの位置付け、すなわち重要要素技術開発、プロ セス、デバイス特性に関する開発の役割分担と連携、という図式から外れている。 改善すべき点か否かは分からないが、説明責任上の疑念がぬぐえない。 ＜肯定的意見＞ ○世界トップクラスのデバイス性能を実証することができ、評価できる。 ○開発目標の具体的な数値をクリアし，世界トップ性能を有する基本素子を開発して いる。 ○GaN FET の高周波特性としては世界レベルの性能を得て目標を達成している。 ○超高周波向けの応用素子として十分な性能を実現したことは評価できる。 ○目標値をクリアした。世界最高レベルの高周波特性を確認した。 ＜問題点・改善すべき点＞ ●本プロジェクトの中での位置付け、i.e.重要要素技術開発、プロセス、デバイス特 性に関する役割分担と連携、という図式から外れている。改善すべき点か否かは分 からないが、説明責任上の疑念がぬぐえない。 ●良好な小信号データを得ているが、電力デバイスとしての特性評価がまだなされて いない。 ●性能は世界トップクラスであるが、逆に言えば同様の成果をあげている機関は他に もあるわけで、成果としてどこが差別化できるのかを明確にするべきである。技術 的にキャッチアップしただけでは今後の展開でリードしていく立場には立てない。 ●実際の高周波パワーFET としての性能評価に至らなかった。 1-30 ２）実用化の見通しに関する評価 工業化に必要な要素技術は確立され、高周波特性は実用可能なレベルにある。 コスト的な競争力を実現できれば実用化は可能と考えられる。ただし、電力特性 の評価に加え、再現性、信頼性の確認が必要である。実用化に必須の歩留まりが、 まだ基板の歩留まりの議論にとどまっている。開発期間の短さや、開発目標の重 点化も理解できるが、今後の実用に向けた、技術的課題とその困難性についての 議論を望む。 ＜肯定的意見＞ ○実用レベルのデータが取得できたことから、実用化への可能性が確認されたことは 評価できる。 ○世界トップ性能を有する基本素子の成果をベースに，実用デバイスの開発目処を得 たのは評価できる。 ○高周波特性は実用可能なレベルにある。コスト的な競争力を実現できれば実用化は 可能と考えられる。 ○性能としては従来素子の特性を凌駕する特性をあげたのは評価できる。 ○エピ成長から微細加工まで工業化に必要な要素技術は確立された。 ＜問題点・改善すべき点＞ ●実用化に必須の歩留まりが、まだ基板の歩留まりの議論にとどまっている。 ●今後の実用に向けた、技術的課題とその困難性についての議論が欲しかった。 ●実用デバイスの研究・開発に努力していただきたい。 ●電力特性の評価に加え、再現性、信頼性の確認が必要である。 ●いくつかの競合素子との比較検討で将来展開を検討すべきである。その場合、単に トップの特性ばかりでなく信頼性、歩留まりなどが実用化には重要な判断材料とな る。さらに、市場規模を踏まえた経済性も考えなければならない。 1-31 ３）今後に対する提言 コスト低減や量産化技術の確立など，実用化に向けて更なる研究・開発を継続 していただきたい。 低損失化による省エネ、耐環境という本プロジェクトの目標に対して、情報通 信の高度化という本チームの取り組みには違和感を覚えるとの意見がある。 ＜今後に対する提言＞ ○低損失化による省エネ、耐環境という本プロジェクトの目標に対して、情報通信の 高度化という本チームの取り組みには違和感を覚える。 ○実機での検証を期待する。 ○コスト低減や量産化技術の確立など，実用化に向けて更なる研究・開発を継続して いただきたい。 ○今一歩の微細化による高周波化を実現することで、ミリ波領域の電力デバイスとし て有望。 ○今後 GaN 系素子の開発は進むと思われるが、競合機関も多いことから研究展開の 差別化をよく考えた計画が NEDO プロジェクトとしては必要である。単なる実用 化素子の開発展開は産業界に任せるべきである。 ○本研究で確認された可能性を、工業化する技術進展を期待する。 1-32 ２．４ 次世代パワー半導体デバイス実用化調査 １）成果に対する評価 SiC デバイスの各種の適用に対して、その意義・効果・将来規模の予想等が調 査され、さらに数値を示しながら具体的な将来展望を明らかにしていて有意義で ある。SiC デバイスならではの特徴を生かした提言を行っている。 ただし、この調査では、実際のマーケッティングを視野に入れた将来予測が必 要である。 ＜肯定的意見＞ ○SiC ならではの特徴を生かした提言を行っている。 ○ねらいは非常に良い。応用分野の具体的提示、特に自動車分野でのコスト目標など が提示できたことは、評価できる。 ○次世代パワー半導体デバイスの代表的な適用例としてＣＰＵ電源，汎用インバータ， 電気自動車に焦点を絞り，数値を示しながら具体的な将来展望を明らかにしている。 世界で初めてこのような実用化調査をまとめられた各委員に敬意を表します。 ○SiC デバイスの各種の適用に対してその意義、効果、将来の規模の予想等が調査さ れており、デバイスを開発する上で有意義である。 ○具体的導入数値が挙げられ種々の導入シナリオが検討されている。 ○パワーデバイスの歴史の分析から、将来の展望が明らかになった。 容量の違いにより分類された応用展開のシナリオは、産業界を刺激した。 ＜問題点・改善すべき点＞ ●プロジェクトでできたデバイスを用いて、提案している応用分野について、一つで も実証試験を実施してほしかった。 ●手近なところで「まず何から」という踏み込んだロードマップの議論があっても良 かったように感じた。 ●技術的課題は一般的なものである。この調査では、実際のマーケッティングを視野 に入れた将来予測が必要である。 1-33 ２）今後に対する提言 ワイドギャップ半導体を使用したパワーデバイスの開発・実用化動向と連動し ながら定期的にデータを更新して頂きたい。実施者とくに企業が、Si デバイスと のいたずらな競合ではなく、SiC デバイスでなければならない、しかも日本独自 の応用分野を開拓するための、サポートとなるようにしてほしい。 ＜今後に対する提言＞ ○実施者とくに企業がこの提言を真剣に受けとめ、Si デバイスとの徒な競合ではな く、SiC でなければならない、しかも日本独自の応用分野の開拓に努力してほしい。 ○同類のプロジェクトには、このような応用調査をぜひとも加えていただきたい。 ○ワイドギャップ半導体を使用したパワーデバイスの開発・実用化動向と連動しなが ら５年後，１０年後にもこのような調査を行っていただきたいと思います。 ○デバイス開発を導くために定期的にデータを更新して頂きたい。 1-34 ３．評点結果 １．事業の位置付け・必要性 3.0 ２．研究開発マネジメント 2.3 ３．研究開発成果 2.3 ４．実用化・事業化の見通し 1.8 0.0 1.0 2.0 3.0 平均値 評価項目 平均値 素点（注） １．事業の位置付け・必要性について 3.0 A A A A A A ２．研究開発マネジメントについて 2.3 A C B A A B ３．研究開発成果について 2.3 B B B A A B ４．実用化・事業化の見通しについて 1.8 B B C B B C （注）A=3，B=2，C=1，D=0 として事務局が数値に換算し、平均値を算出。 ＜判定基準＞ (1)事業の位置付け・必要性について (3)研究開発成果について ・非常に重要 ・重要 ・概ね妥当 ・妥当性がない、又は失われた ・非常によい ・よい ・概ね妥当 ・妥当とはいえない →A →B →C →D (2)研究開発マネジメントについて ・非常によい ・よい ・概ね適切 ・適切とはいえない →A →B →C →D (4)実用化・事業化の見通しについて →A →B →C →D ・明確に実現可能なプランあり →A ・実現可能なプランあり →B ・概ね実現可能なプランあり →C ・見通しが不明 →D 1-35 第２章 評価対象プロジェクト １．事業原簿 次ページに当該事業の推進部室及び研究実施者から提出された事業原簿を示す。 2-1 第１回「超低損失電力素子技術開発」 （事後評価）分科会 資料 6-2 [超低損失電力素子技術開発] 超低損失電力素子技術開発] 事業原簿 新エネルギー・産業技術総合開発機構 作成者 （新電力技術開発室） 独立行政法人 産業技術総合研究所 作成時期 平成１５年２月２８日 − 目 次 − ０．概要 Ⅰ．事業の目的・政策的位置付けについて ··································· 1 １．ＮＥＤＯ及び産業技術総合研究所の関与の必要性・制度への適合性 ······· 1 1.1ＮＥＤＯ及び産業技術総合研究所が関与することの意義 ·············· 1 1.1.1 本研究分野の重要性 ·········································· 1 1.1.2 世界各国及び国内の研究開発状況 ······························ 1 1.1.3 本プロジェクトの必要性 ······································ 2 1.1.4ＮＥＤＯ及び産総研の関与の必要性 ····························· 3 1.2 実施の効果（費用対効果） ······································· 3 1.2.1 わが国の炭酸ガス排出量削減効果 ······························ 3 1.2.2 その他の効果 ················································ 5 1.2.3 想定される費用対効果 ········································ 5 付録：効果の試算の詳細 ··········································· 7 ２．事業の背景・目的・位置付け ········································· 9 2.1 背景···························································· 9 2.1.1 電力エネルギーにおける課題··································· 9 2.1.2 パワーエレクトロニクス及び超低損失電力素子 ··················· 10 2.2 事業の目的······················································ 12 2.3 政策的位置付けについて·········································· 13 2.3.1 先導研究について············································· 13 2.3.2 基本計画・事前評価等について································· 13 2.3.3 現時点における位置付けについて······························· 13 Ⅱ．研究開発マネジメントについて ········································· 14 １．事業の目標························································· 14 1.1 研究開発目標 ··················································· 14 1.1.1 基盤技術開発 ··············································· 14 1.1.2 素子化技術 ················································· 14 1.1.3 次世代パワー半導体デバイス実用化調査 ······················· 15 1.1.4 超低損失電力素子革新的要素技術の研究 ······················· 15 1.2 目標設定の理由 ················································ 15 1.2.1 基盤技術開発 ··············································· 15 1.2.2 素子化技術 ················································· 16 1.2.3 次世代パワー半導体デバイス実用化調査 ······················· 19 1.2.4 超低損失電力素子革新的要素技術の研究 ······················· 19 ２．事業の計画内容····················································· 19 2.1 研究開発の内容 ··················································· 19 2.1.1 研究開発計画 ················································ 19 2.1.2 基盤技術開発················································· 20 2.1.3 素子化技術 ·················································· 21 2.1.4 次世代パワー半導体デバイス実用化調査 ························ 21 2.1.5 超低損失電力素子革新的要素技術の研究 ························ 21 別表１．超低損失電力素子技術開発研究開発計画及び年度別予算推移 ····· 23 2.2 研究開発の実施体制 ··············································· 24 2.2.1 事業体制について ············································ 24 2.2.2 事業体制の妥当性について ···································· 25 2.3 研究の運営管理 ··················································· 34 2.3.1 委員会の運営 ················································ 34 2.3.2 研究開発の一体的運営 ········································ 34 2.3.3 相互連携 ···················································· 35 ３．情勢変化への対応··················································· 37 3.1 具体的数値目標の設定 ············································· 37 3.2 GaN-HEMT の素子化技術移行 ········································ 37 3.3 新規結晶面基板の作製技術開発 ····································· 38 ４．今後の事業の方向性 ················································· 38 4.1 今後の研究開発の方向等に関する提言 ······························· 38 4.2 今後の研究開発の方向等に関する提言への対処方針 ··················· 39 ５．中間・事後評価の評価項目・評価基準、評価手法及び実施時期 ··········· 39 5.1 平成 13 年度「中間モニタリング評価(METI 評価)」 ···················· 39 5.2 事後評価························································· 40 Ⅲ．研究開発成果について ················································· 41 １．事業全体の成果····················································· 41 1.1 基盤技術開発 ····················································· 41 1.2 素子化技術······················································· 41 1.3 次世代パワー半導体デバイス実用化調査 ····························· 41 1.4 超低損失電力素子革新的要素技術の研究 ····························· 42 1.5 自主目標の設定 ··················································· 44 ２．研究開発項目毎の成果 ··············································· 44 2.1 基盤技術開発 ······················································ 44 2.1.1 基板作製技術 ··················································· 44 2.1.2 プロセス要素技術 ··············································· 45 2.1.3 素子設計・評価基礎技術 ········································· 53 2.1.4 専門的要素技術（大学への再委託） ······························· 55 2.2 素子化技術 ······················································ 57 2.2.1 接合 FET 基盤技術 ··············································· 57 2.2.2 MOSFET 基盤技術 ················································ 58 2.2.3 MESFET 基盤技術················································· 60 2.2.4 GaN-HEMT 基盤技術··············································· 62 2.3 次世代パワー半導体デバイス実用化調査 ····························· 64 2.3.1 電力素子を用いた各種システムの現状と将来動向 ··················· 64 2.3.2 応用システムの調査・検討 ······································· 64 2.3.3 周辺技術の調査・検討 ··········································· 67 2.3.4 想定導入量および導入効果 ······································· 67 2.4 超低損失電力素子革新的要素技術の研究 ······························ 68 Ⅳ．実用化、事業化の見通しについて ······································· 72 １．実用化、事業化の見通し ············································· 72 1.1 産業技術としての適用可能性の明確化 ······························· 72 1.1.1 超低損失電力素子の市場導入の必然性 ··························· 72 1.1.2 超低損失電力素子の普及分野 ··································· 73 1.1.3 実用化までのイメージ（シナリオ） ····························· 74 1.1.4 実用化に向けて克服すべき技術的・社会的課題 ··················· 75 1.2 波及効果························································· 76 1.2.1 現在時点での波及効果 ········································· 76 1.2.2 予測される波及効果 ··········································· 76 1.2.3 社会的効果、経済的効果 ······································· 78 ２．今後の展開························································· 78 概要 作成日 制度･プログラム名 平成１５年２月２８日 革新的温暖化対策技術プログラム・次世代半導体デバイスプロセス等基盤技術 プログラム 事業（プロジェクト名） 超低損失電力素 PJ コード E98007 子技術開発 事業担当推進部室 新エネルギー・産業技術総合開発機構（NEDO） ・担当者 産業技術総合研究所（産総研） 事業の概要 新電力技術開発室 パワーエレクトロニクス研究センター 本プロジェクトは電力利用システムにおける電力変換損失の低減を目指し、電気 エネルギーの効率的利用とシステムの小型化による省エネルギー、省資源化を図る ため、シリコンカーバイト（SiC）、ガリウムナイトライド（GaN）等のワイドギャップ半導体 を用いた超低損失電力素子の研究開発を行うものである。 １．事業の目的･政策的位 置付けについて 【ＮＥＤＯ及び産総研が関与する意義】 電力変換損失の低減のための低損失電力素子の開発は、電力における省エネ 【ＮＥＤＯ及び産総研が ルギー技術のキーテクノロジーと位置づけられるが、長期的でリスクが大きいため、 関与する意義】 【実施の効 利潤を追求する企業の経済活動のみでは目標を達成するのは困難である。また、新 果(費用対効果)】 【事業の 材料であるワイドギャップ半導体を用いるためには材料科学をベースとして、高品 背景･目的･位置付け】 質、大型結晶基板開発から基本デバイスの作製に至る一貫した研究開発が不可欠 で、素材業界や電機業界といった異業種間の技術連携を必要とする。企業の枠を 越えた研究開発としてＮＥＤＯが計画・推進する必要があった。また、長期的な国益 の観点から利潤に捕らわれない中立的な立場であり研究開発を牽引するポテンシャ ルをも有する産総研が参画することが必要であった。 【実施の効果(費用対効果)】 超低損失電力素子の実用化によるわが国の炭酸ガス排出量削減効果について、 応用分野として有望で、かつ炭酸ガス排出量削減に対する寄与が大きいと考えられ る自動車、モータ制御インバータ、ＣＰＵ電源、ＵＰＳ、分散電源用インバータ、およ び通信基地局発振素子における 2020 年時点での削減量の見積もりを行った。 省エネルギー量 CO2 排出削減量 省エネルギー量 応 用 導入量 (TWh/y) (万 t-CO2/y) 原油換算 （万 kl/y） EV/FCEV 500 万台 6.25 229 145 モーター制御 4,100 万台 9.96 366 231 CPU 電源 6,500 万台 2.73 100 63 UPS 2,300 万台 4.71 173 109 分散電源 2,002 万 kW 3.83 141 89 50 万基 2.30 84 53 29.78 1,093 690 通信基地局 合 計 上記の合計 1,093 万 t-CO2/y は、わが国の 1990 年の全炭酸ガス排出量（1,119 百万 t）の 0.98%に相当する。上記の省エネルギー効果(29.78TWh/y)を発電原価とし て７円/kWh を用いて換算すると、年間で 2,085 億円の効果があるとの試算ができる。 これは、本プロジェクトの５年間の総経費 58 億円に対して、2020 年時点でその 36 倍 に相当する年間の効果が期待できることを意味する。 その後の年々の効果の増大はもちろん、わが国だけの効果にとどまらず全世界的 な課題である地球環境改善へ大きく寄与することが期待される。 １．事業の目的･政策的位 置付けについて 【事業の背景･目的･位置付け】 電力エネルギーの需要が今後とも長期にわたり堅調に伸びることが予想される中、 【ＮＥＤＯ及び産総研が 電力消費削減対策として最も注目されているもののひとつがパワーエレクトロニクスに 関与する意義】 【実施の効 よる電力制御技術である。本プロジェクトでは電力利用システムにおける電力変換損 果(費用対効果)】 【事業の 失の低減を目指しており、電気エネルギーの効率的利用とシステムの小型による省エ 背景･目的･位置付け】 ネルギー、省資源化を図るための超低損失電力素子の開発を目的としている。 （つづき） 本プロジェクトは、旧通商産業省工業技術院の産業科学技術研究開発制度下での 平成８，９年度の先導研究「ハードエレクトロニクス」を経て、旧工業技術院が所管する ニューサンシャイン計画の超低損失電力素子技術開発として、平成１０年度に、５カ年 間の予定でスタートした。その後、産業構造審議会 産業技術分科会 研究開発小委 員会（革新的温暖化対策技術ＷＧ）（平成 13 年７月）の議論において、SiC などによる 「低損失電力素子を用いたエネルギーネットワーク技術」が、2010 年時点で効果が期 待できる課題の１つとして取り上げられ、さらに、総合科学技術会議においてもエネル ギー分野の主要な研究開発課題として位置づけられている。また、平成１４年度から は「革新的温暖化対策技術プログラム」、「次世代半導体デバイスプロセス等基盤技 術プログラム」の両プログラムにも位置づけられている。 ２．研究開発マネジメン Si 半導体を越える超低損失電力素子の実用化につながる基礎的技術を開発する トについて ために、ブレークスルーをもたらす基礎要素技術の開発（基盤技術開発）と、基本デ 【事業の目標】 バイスを作製しての Si 素子に対する優位性の実証（素子化技術）を並行して行うこと とした。加えて、実用化の方向性を明確にする次世代パワー半導体デバイス実用化 調査、及びよりリスクの大きなデバイス化要素技術の可能性を追求する超低損失電 力素子革新的要素技術の研究を同時に遂行することとして、これらのための目標を 設定した。基盤技術開発と素子化技術では、その後本プロジェクトの技術開発の進 展と世界的な技術動向に対応して基本計画を変更するとともに、基本計画目標に具 体的数値目標を加え、下記のように設定した（平成 13 年 3 月 14 日）。 [基盤技術開発と素子化の設定目標] 最終目標概要 要素研究 基本計画目標 具体的数値目標 (H13/3 見直し後) 基盤技術開発 SiC ウェハの 4 ｲﾝﾁ程度の 1.高品質化 大口径化と、口径 2 ｲﾝﾁ 基板作製技術 程度でﾏｲｸﾛﾊﾟｲﾌﾟ無しの ・2 ｲﾝﾁﾏｲｸﾛﾊﾟｲﾌﾟ無しの技 術確立 高 品 質 化 実 現 の た め の 2.大口径化 SiC ﾊﾞﾙｸ結晶成長技術を ・4 インチ単結晶作製技術の確立 開発する。 薄膜成長制御 素子化のためのプロセス 1.高速エピ成長 プロセス要素技術 技術(エピタキシ 要素技術として、SiC 等の ャル成長技術) ・成長速度 ≧20μm/h 半導体の薄膜成長制御 技術、伝導度制御技術及 1.ｿｰｽ/ﾄﾞﾚｲﾝ用ｎ型浅接合形 び界面制御技術につい 成ｲｵﾝ注入技術 伝導度制御技 て、実用技術に発展しうる 術 基礎技術を開発する。 ・ｼｰﾄ抵抗 ≦50Ω/□ 2.ｐ型深接合形成ｲｵﾝ注入技術 ・接合深さ ～2μm ・均一度 ±5％（10cm 角） ・ﾄﾞｰｽﾞﾚｰﾄ(max) ～1016/cm2･h 最終目標概要 要素研究 ２．研究開発マネジメン 基本計画目標 トについて (H13/3 見直し後) 【事業の目標】 （つづき） 具体的数値目標 基盤技術開発（つづき） プロセス要素技術 前述 1.高チャネル移動度の MOS 界面形成 ・μch≧200cm2/V･s 界面制御技術 2.低抵抗且つ実用的オーミッ クコンタクト ・ρc≦1×10-6Ωcm2（n 型） ・ρc≦1×10-5Ωcm2（ｐ型） SiC 半導体等の基本物性値 同左 素子設計・評価基 や素子基本構造特性値等 礎技術 の設 計 基 礎デ ー タ を収 集 し、素子特性のシミュレーシ ョンモデルを作成する。 素子化技術 オン抵抗値が同構造同耐 代表的目標値 接合 FET 基盤技 圧の Si 素子のほぼ 1/10 を 耐圧≧2.0kV 術 目安として優位性を実証す オン抵抗≦100 mΩ･cm2 る。 オン抵抗値が同構造・同耐 代表的目標値 MOSFET 基 盤 技 圧の Si 素子のほぼ 1/10 を 耐圧≧1.2kV 術 オン抵抗≦40 mΩ･cm2 目安として優位性を実証す る。 MESFET 基盤技術 電力密度値が同サイズの Si 動作周波数１GHz において、 あるいは GaAs 素子のほぼ 電力密度≧5W/mm 10 倍を目安として優位性を 実証する。 従来の GaAs 素子の５倍以 ｆT（電流遮断周波数） GaN-HEMT 基 盤 上の出力を目安とする高周 ≧60GHｚ 技術 波、高耐圧性能を実証す ドレイン耐圧≧20V る。 ［次世代パワー半導体デバイス実用化調査の目標］ パワー半導体素子に関する各種技術・システムの現状と将来等について調査を 行い、次世代のパワー半導体素子に求められる役割、解決すべき課題、将来の展 望等を明らかにする。 ［超低損失電力素子革新的要素技術の目標］ 次世代パワー半導体素子の中核となりうる超低損失かつ高速動作の電力素子開 発に資するため、SiC 等のワイドギャップ半導体材料を素子化するための革新的要 素技術を開発する。 【事業の計画内容】 主な実施事項 H10fy H11fy H12fy H13fy H14fy H13fy H14fy 基盤技術開発 基板作製技術 プロセス要素技術 素子設計・評価基礎技術 素子化技術 接合 FET 基盤技術 MOSFET 基盤技術 MESFET 基盤技術 GaN-HEMT 基盤技術 (H13fy より基盤技術開発から移行) 実用化調査 革新的要素技術 成果とりまとめ 【開発予算】 (単位：百万円) 一般会計 特会(電多) H10fy H11fy H12fy (当初) 7 13 11 (実績) 6 12 10 (当初) (実績) 特会(石油) (当初) (実績) 【開発体制】 特会(ｴﾈ高) (当初) 315 1,530 1,580 1,540 1,250 ＮＥＤＯ分 (実績) 288 1,430 1,480 1,410 未定 特会(ｴﾈ高) (当初) 75 67 142 産総研分 (実績) 68 60 128 総予算額(計) (当初) 322 1,618 1,658 1,682 1,250 総実績学(計) (実績) 294 1,510 1,550 1,538 未定 経済産業省担当原課 産業技術環境局 研究開発課 商務情報政策局 情報通信機器課 運営機関 プロジェクトリーダー 新エネルギー・産業技術総合開発機構 独立行政法人 産業技術総合研究所 パワーエレクトロニクス研究センター長 荒井 和雄 委託先／実施機関 財団法人 新機能素子研究開発協会 財団法人 エンジニアリング振興協会 実施機関 【情勢変化への対応】 独立行政法人 産業技術総合研究所 本プロジェクトの技術開発の進展と世界的な技術動向に対応して平成１３年３月 基本計画を変更し、（１）実用化の観点から、「基盤技術開発」、「素子化技術」にお け る 具 体 的 な 数 値 目 標 の設 定 、 （ ２ ） 実 用 化 の 可 能性 を 見 出 し た 超 高 周 波 用 GaN-HEMT の「基盤技術開発」から「素子化技術」への移行、（３）SiC-MOSFET の チャネル移動度の飛躍的な向上が期待できる新規結晶面基板作製技術の開発、を 行うこととした。 プロジェクトの目標は概ね達成した。基盤技術開発としては、結晶の大口径及び 【今後の事業の方向性】 高品質化の目標の達成ならび各種ブレークスルー要素技術の開発を行い、素子化 技術としては、SiC 基本素子において Si 素子の 1/10 以下のオン抵抗、10 倍以上の 電力密度を実証した。中間モニタリング評価において、早期実用化を期待するとの 評価を受け、実用化を可能とする技術開発への発展が期待されている。また、資源 エネルギー庁省エネルギー対策課がまとめた「省エネルギー技術戦略」（平成 14 年 6 月 12 日）において、パワーエレクトロニクスは電力エネルギーの有効利用における 共通基盤技術と位置づけられ、そのなかで SiC などを用いた超低損失電力素子の 開発が期待されている。 このように、超低損失電力素子の早期実用化への期待度は大きい。今後は、開発 された素子化のための基盤技術を踏まえ、本プロジェクト参加企業をはじめとする国 内企業が、実用化を目指した明確な応用目標をもった個別技術の開発とそれを加 速する共通基板材料・プロセス・製造装置技術開発等を、国、ＮＥＤＯ等の制度など を利用する、等して効率的かつ加速的に行い、導入・普及を図るべきである。この結 果は産業・民生・運輸のあらゆる分野における省エネルギーを可能とすることはもち ろん、地球温暖化問題の解決を、持続的な経済成長及びエネルギーの安定供給と のバランスを取りながら行うことを可能とし、持続的な社会の構築に資することとなると 考えられる。 ３．研究開発成果 (1)超低損失電力素子技術開発 基盤技術開発 要素研究 成果の概要 結晶成長炉内シミュレーションと X 線トポグラフを用いた成長過程そ の場観察手法等を駆使して、欠陥発生の抑制と大口径化に成功した。 基板作製 即ち、結晶成長初期に発生する高密度転位の抑制法(インプロセスエッ 技術 チング技術)、単結晶を多結晶から分離して成長させる技術を開発、さら に長尺結晶の成長等を加え、代表的欠陥であるマイクロパイプのない２ インチ基板、および４インチ大口径基板を作製し、目標を達成した。ま た、デバイス特性の向上につながると期待される新規結晶面成長（c 軸 と垂直方向の a 軸結晶成長）では、この成長の課題である積層欠陥の 発生を抑制する技術を開発した。 これらの成果は、SiC デバイスの実用化のための基板に対する要求 の第一関門を突破したものといえる。 エピ成長技術は、結晶基板の欠陥の低減と各種デバイス仕様を満た す膜厚と電気伝導度を実現する上で重要である。横型ホットウォール エ ピ CVD 装置を用いて、伝導度制御の基本となる残留不純物濃度の低減と プ 成長 ドーピングの高精度化技術を進め、高品質エピウェハを実現した。高速 ロ 成長技術は、デバイスの実用化に必要であり、新たに設計・開発した縦 セ 型成長炉により、100μm/ｈを超える高速エピ成長ができる事を世界で初 ス めて示した。また、エピ膜における欠陥低減の基礎的な機構を明らかに 要 するとともにシミュレーションにより成長機構を明らかにした。ここで開発さ 素 れたエピ技術はデバイス要素技術開発において活用された。 技 4H-SiC の MOS チャネルにおけるキャリア移動度は極めて小さく、その 術 界 面 向上は最も重要な課題の一つである。酸化方法、後処理法、結晶面の 制 御 選択、デバイス構造の系統的研究から、4H-SiC (0001)シリコン面でチャ (MOS) ネル移動度 140cm2/Vs、a 面(11-20)で 216cm2/Vs(共にﾉｰﾏﾘｵﾌ)(世界 最高値)を得た。また、エピ技術との連係により、世界で初めてカーボン 面（000-1）で高移動度 127cm2/Vs を達成し、カーボン面を用 ３．研究開発成果(つづき) 要素研究 成果の概要 いたデバイス実現の可能性を示した。この面の酸化速度は Si 半導体 界面 並に大きく、実用上、開発の意義が大きい。開発した要素技術を統合 制御 することにより、横型リサーフ MOSFET TEG で、700V 耐圧で 71～51m (MOS) Ω㎝ 2 と、この種の MOSFET としては世界トップクラスの低いオン抵抗を 実現した｡ 金属/半導体の低抵抗コンタクトの形成技術はいずれのデバイス構造 プ でも必要かつ重要な共通基盤技術である。独自のコンタクト部構造の考 ロ 界 面 案とプロセスの精緻化を行った。ｎ型 4H-SiC で Ni 金属を堆積し、約 セ 制 御 1000℃で熱処理する方法でコンタクト抵抗ρ c ＝3.3×10-7 Ωcm2 、ｐ型 ス (M/S) 4H-SiC に対しては Ti/Al 積層膜でρc＝9.5×10-7Ωcm2 を得た。これら 要 のρc 値はいずれも世界最小であり、環境温度耐性も良好であることを 素 確認している。この低抵抗オーミックコンタクト形成技術を、実デバイス 技 (ショットキーバリアダイオード SBD、MESFET、接合 FET、MOSFET)へ 術 適用し、有効性を確認するとともに、素子化技術担当各社への技術移 転を行い、プロジェクト全体の進捗を加速した。 イオン注入技術の確立は不純物熱拡散による伝導度制御ができな い SiC では、特に重要な課題である。高温イオン注入と急速アニール技 伝 導 術により、リンイオン注入を用いて世界最小のシート抵抗 23Ω/□を実 度 現し、ソース形成に必要な浅い n 型層形成技術を確立した。基礎的に 制御 は、イオン注入欠陥のアニールによる２次欠陥形成機構を明らかにする とともに良好な接合特性が得られるアニール条件を明らかにした。実用 化に供する技術としては、ｐ型深接合形成を高スループット（従来の数 十分の一の時間）でできる高効率・高エネルギーイオン注入装置を開発 した。 開発途中にある SiC 半導体では、素子設計のため、半導体物性値の 取得とそれに基づくシミュレーションモデルの構築が必要である。また、 素 子 設 素子特性の解析には、Si とは異なる装置の開発が必要である。素子の 計 ･ 評 価 基本特性であるオン抵抗、耐圧を支配する電子・正孔移動度のキャリア 基礎技術 濃度・結晶方位依存性、衝突イオン化率の電界依存性を明らかにし、 移動度・衝突イオン化のシミュレーションモデルを構築した。SBD に関し てはトンネル効果を考慮したＳＢＤリーク電流モデルによって、温度依存 性も含めて特性を記述できることを示し、ＳＢＤ最適設計手法を確立した。 SiC 素子用の素子不良解析装置を開発し､SBD・ＰｉＮダイオードの逆 方向電圧印加時の青色発光の検出に成功した。これにより、リーク電流 集中箇所と結晶欠陥箇所との対応づけが可能となった。このことは素子 不良解析に有力なツールを持つことができたことになる｡ 超低損失電力素子技術開発 基盤技術開発 大学再委託 開発途中にある SiC 半導体では、大学の高い専門性による、現象の解析や異なる研 究アプローチが研究開発の大いなる支援になる。分光エリプソメトリによる SiC 結晶 上の酸化膜界面解析により、性質の異なる界面層の存在が明らかになって非破壊・ 非接触の光学的手法による MOS 構造チャネル層の特性解明の道が開けた。ESR 法 を用いて SiC/酸化膜界面のダングリングボンド型欠陥のシグナルをとらえることに成 功し、今後の MOS 構造チャネルの特性と構造欠陥の関連の解明への見通しを得 た。また、ラマン分光法、フォトルミネッセンス分光法の高度化により、デバイス用 SiC ウエハの構造欠陥や不純物の分布の精密評価が可能となった。レーザードーピング ３．研究開発成果(つづき) ／アニーリング法では、高温プロセス無しでの Al ドーピングの可能性が示された。 また、昇華近接法やチムニー型 CVD の新しい結晶成長技術の SiC エピ成長膜質向 上への可能性が明らかになった。 (2)超低損失電力素子技術開発 素子化技術 要素研究 成果の概要 接合 FET は半導体内部を電流経路であるチャネルとして使用するた め、界面や酸化膜の影響を受けずにすみ、SiC の特長をより活用できる 接合 FET 素子である。プレーナーターミネーション構造による高耐圧技術や、Si 基盤技術 プロセスと整合性の高い SiC プロセス技術を開発することにより、完全縦 開発 型構造の接合 FET では世界最高耐圧である 2ｋV を実現し、オン抵抗 70mΩ･cm2 を達成し、目標値を超えた。またスイッチング特性も確認し、 直流特性から動特性まで評価できる接合 FET を実現したことになる。ま た微細化構造によりオン抵抗を 15mΩcm2 に低減できることを確認し、 世界レベルの特性を実現すると共に、素子設計技術を確立した。これら の成果により今後のデバイス実用化への見通しを得た。 ＭＯＳＦＥＴはノーマリーオフが得やすいパワースイッチングデバイス であるが、ＭＯＳ界面の制御に多くの課題がある。そこでエピチャネル MOSFET 埋め込み構造を採用した。エピ成長技術により 1013/cm3 台の高純度成 基盤技術 長、1014～1018/cm3 の n 型ドーピング、p 型イオン注入種の成長炉内熱 開発 処理による 100%活性化と平坦化(2nm 未満)を得て、耐圧層とチャネル 層の形成技術を確立し、チャネル移動度としてピーク値で 60cm2/Vs、 高いゲート電圧領域で 10cm2/Vs の値を実現した。素子内部の電界分 布を適正に設計し、チャネル長 1～2μm レベルの素子プロセス技術を 実現することによって、Si ユニポーラ限界の 1/30 以下に相当するオン 抵抗 40mΩcm2、耐圧 1９００V の素子を実現した。これらの成果により今 後のＭＯＳＦＥＴ実用化への見通しを得た。 MESFET は高周波・大電力素子として期待されているが、その実現 には設計技術、オーミック電極形成技術、ショットキー電極形成技術、 MESFET 微細加工技術及び表面処理技術などが重要である。等価回路パラメー 基盤技術 タの抽出と素子構造との対応により、ソース抵抗や配線容量が高周波 開発 特性に影響することを明らかにすると共に、基盤技術開発で開発された 低オーミック電極の形成技術を適用し、ソース抵抗低減に成功した。電 極構造の検討では、ゲート幅と高周波特性との相関を確認し、ゲート電 極の微細化では、SiC-MESFET でもショートチャネル効果により高出力 化が阻害されることを明らかにした。ゲート抵抗低減のために、T 字型ゲ ート電極の製作プロセスを確立した他、チャネル層の表面を窒化膜で 覆うことで、高周波特性を劣化させるドレーン電流の変化が抑制される ことを見出した。 これら技術を用いて、測定周波数 1.0GHｚで出力電力密度 5.1W/mm と同サイズのＳｉ，ＧａＡｓの１０倍の電力密度目標を達成した。これらの成 果により今後のＭEＳＦＥＴ実用化への見通しを得た。 GaN-HEMT は GaAs 並の高速動作特性と、高耐圧特性が期待され GaN-HE る。これを実証するためには、ドライエッチング技術、電極構造形成技 MT 基 盤 術を含めたリセスゲート構造作製、ゲート長微細化技術が重要である。 技術開発 ゲート長 0.5μm リセスゲート素子、0.21μm の T 型電極リセスゲート素 子を試作し、高出力につながる高ｇｍ化にはリセスゲート構造、素子の高 周波化にはゲート長の短縮と T 型ゲート電極が有効であることを明らか ３．研究開発成果(つづき) にした。 フォトリソ工程の改善などによる更なる短ゲート長化等の素子微細化 GaN-HE MT 基 盤 と構造最適化を図り、ゲート長 0.15μm の T 型電極リセスゲート 技術開発 GaN-HEMT でドレイン耐圧 30Ｖ以上を得た。また、ｇｍ＝450 mS/mm と （つづき） いう世界最高値を得た。高周波特性としてはｆ T ＝67 GHｚ、fmax ＝126 GHz を得、目標のドレイン耐圧 20V 以上、電流利得遮断周波数ｆT：60 GHｚ以上を達成した。これらの成果により今後のＧaN-HEMＴ実用化へ の見通しを得た。 (3)超低損失電力素子 次世代パワー半導体デバイス実用化調査 電力素子を用いた各種システムの現状および将来動向について調査を行い、パワ ー半導体デバイスの役割と将来展望を明らかにした。また、次世代パワー半導体デ バイスにより可能となる新しい応用システム、及び周辺技術に求められる仕様、開発 課題を調査・検討し、具体的な応用システムのロードマップを作成した。これらの調 査により、将来の電力変換を必要とするあらゆる分野において超低損失電力素子が 期待されており、実用化のニーズが極めて高いことが判明し、技術的課題の解決が なされれば導入は徐々に加速され 2010 年頃から本格的な普及が開始するであろう と推測された。 (4)超低損失電力素子技術開発 革新的要素技術の研究 将来の超低損失電力素子の技術開発のためには、リスクの高い革新的要素技術 の研究を継続的に行い、基盤技術開発、素子化技術に順次適用して行くことが重要 である。そこで、以下のようなワイドギャップ半導体の結晶成長新技術、素子化プロセ ス新技術、新材料デバイス化技術、特性評価新技術に関する研究開発を行った。 結晶成長新技術では、in-situ X 線トポグラフィー結晶成長観測装置を開発して、 成長素過程に関する知見を実験的に初めて明らかにし、その制御指針を実際の大 型結晶炉に適用した。低温エピ成長技術としてプラズマ CVD 法を用い従来法よりも 500℃低い温度で 4H-SiC エピ膜の成長に成功した。 素子化プロセス新技術では、SiC 表面に対するオゾンクリーニング処理法を確立 し、MOS 構造特性改善に有効であることを実証した。 新材料デバイス化技術では、Ga 極性 III 族窒化物エピ膜を界面制御性に優れた MBE 法で実現する方法を開発し、極性制御した MBE 成長 AlGaN/GaN ヘテロ構造 で 1197cm2/Vs という世界最高水準の移動度を達成すると共に、その高品質膜を用 いてデバイス構造を試作した。また、ダイヤモンド薄膜の平坦化表面、不純物や欠 陥の低減化、世界最高のｐ型移動度（室温で 1800cm2/Vs）を実現し、この薄膜を用 いて 450℃でも理想的な整流性を示すショットキー接合素子等を試作した。更に、 3C-SiC 大面積高品質膜の作製とショットキー接合形成プロセスを進展させた。 特性評価新技術では、ワイドバンドギャップ半導体用の評価手法として、光 ICTS 法が深い準位の評価に有効であることを示した。また、SiC MOSFET 特性のシミュレ ーション法を開発して、埋め込みチャネル構造がチャネル移動度を向上させる事を 確認し、実際のデバイス試作に適用して劇的な特性改善に寄与した。 (特許･論文等について件 特許 ７３件 数を記載) 論文 ２６５件 詳細は別紙、論文・口頭発表、特許リスト参照 ４．実用化、事業化の見通 (1) 超低損失電力素子の市場導入の必然性 し 現在、電力用素子及び通信用素子として使用されている Si（シリコン）素子と GaAs （ガリウム砒素）素子は、すでにその素子材料の物性値から決まる性能限界に近づき つつある。このような現状において、飛躍的な性能向上が理論的に予測されている ４．実用化、事業化の見通 超低損失電力素子（SiC、GaN 等）の実用化が求められている。例えば、SiC 電力素 し（つづき） 子は、原理的には電力損失が Si 素子の 1/100～1/300 に低減され、動作可能温度 が Si 素子の 150℃から 450℃に向上するといった優れた性能を有している。システム 小型化や冷却システム簡略化等を含めた応用システム全体に及ぼすメリット、さらに 省エネルギー効果を含めた総合的なコストパフォーマンスを考慮すれば、市場導入 の可能性は極めて高い。「省エネルギー技術戦略」においても、省エネルギーにお ける SiC などを用いた超低損失素子の寄与が大いに期待されている。 (2) 超低損失電力素子の普及分野 低損失性、高速動作（小型化）、あるいは高温使用のメリットが大きい、通信基地局 電源、家電、無停電電源（UPS）、自動車（EV/FCEV）、分散電源・配電系ネットワー ク（交流スイッチを含む）、鉄道・電車など、あらゆる分野での普及が期待できる。コス ト低減が進めば、現在インバータ化の進んでいないモータ制御への大幅な導入が期 待される。デバイス技術の進展によって、CPU 電源への適用も想定される。 (3) 実用化までのイメージ（シナリオ） 本プロジェクトでフロントランナーと位置づけた SiC の実用化への展開においては、 基板では、２インチのマイクロパイプフリー及び実用段階で必要となる大口径化（４イ ンチ）の目途がついた段階である。また、デバイス要素プロセスにおいても実用技術 に発展しうる基礎技術の重要な成果がでており、Si 素子をはるかに凌駕できる素子 性能を実現できる可能性が見えた。さらに基本素子での SiC 素子の Si 素子に対する 優位性を実証した。 今後は、システムメリットを明確にして、特定の応用を目指した実用化研究開発に 取り組むフェーズに進めることが最も重要である。加えて、 ① 基板の更なる大口径化・高品質化、低コスト化技術開発 ② 個々の応用に適合した高性能・高信頼を実現するプロセス技術とモジュール 化技術 ③ モジュールを電力変換器として組み込むシステム開発の実用化加速技術開 発を並行させて進める必要がある。 これらの取り組みによりシステムメリットの大きな応用分野への早期導入はもちろ ん、その後の、産業・民生・運輸といったあらゆる分野への導入の拡大が期待でき る。 ５．評価に関する事項 評価履歴 【評価実施時期】 【評価項目･評価基準】 評価予定 実施時期 平成１３年度 中間評価実施 評価項目･基準 標準的評価項目･評価基準 実施時期 平成１５年度 評価項目･基準 標準的評価項目･評価基準 事後評価実施予定 Ⅰ.事業の目的・政策的位置付けについて １．ＮＥＤＯ及び産業技術総合研究所の関与の必要性・制度への適合性 1.1 ＮＥＤＯ及び産業技術総合研究所が関与することの意義 1.1.1 研究分野の重要性 電力エネルギーは、経済社会の高度情報化、アメニティ指向の高まり、高齢化の進展等 に加え、電気の持つ利便性・制御性などからの電力化率の高まりを反映して、その需要が 今後とも長期にわたり堅調に伸びることが予想される。こういう中で、電力消費削減対策 として最も注目されているのが、パワーエレクトロニクスによる電力制御技術である。分 散電源の導入には不可欠であるとともに、冷蔵庫やエアコンといった家電分野や産業機器、 新幹線や電気自動車にもインバーターなどのパワーエレクトロニクス機器が貢献してお り、省エネルギー技術として有効である。 パワーエレクトロニクスによる電力制御の中核となるものは、高性能なパワー半導体素 子である。この半導体素子における導通損失、スイッチング損失等の低減化は、電力利用 システムにおける、より高効率な電力の変換・制御を可能とし、これを通じた省エネルギ ー、省資源化が図られることとなる。更に、これは地球温暖化ガス排出問題を解決する有 力な手段の一つとも成り得るものである。 現在用いられているシリコン(Si)半導体素子においては、その材料物性値(10 頁表Ⅰ− １参照)からくる性能限界のため、パワー半導体素子の性能を革新的に向上させることは きわめて困難となってきており、本質的な性能向上のためには材料面も含めた技術的ブレ ークスルーが必要とされている。この状況において、Si の物性限界をはるかに凌ぐ物性値 を持つシリコンカーバイト（SiC）、ガリウムナイトライド（GaN）等のワイドギャップ半 導体による高速・低損失デバイスが注目されている。 1.1.2 世界各国及び国内の研究開発状況 米国では国家のセキュリティ確保の立場、或いは宇宙開発の立場から当該研究分野へ早 くから国が積極的に取り組んできており、NASA、NRL(Naval Research Laboratory)、国立 研究所、さらには、これらの支援によるベンチャー企業において集中的な投資と研究がな されてきた。1990 年その米国ベンチャー企業から SiC 単結晶ウエハが市販されるに至り、 米国を中心として素子化応用研究が急速に立ち上げられた。1998 年には、DARPA(Defense Advanced Research Projects Agency), ONR(Office of Naval Research)の出資の下で新 たに SiC パワー素子開発のコンソシアムが立ち上がった。さらに欧州でも、ドイツ研究開 発省の"SiC Electronics"プログラム、スエーデンでの大学と産業界の共同開発センター である IMC（Industrial Microelectronics Center）における SiC パワー素子開発研究な どの下で研究開発が精力的に行われている。また、欧州では EC の ESPRIT プログラムの援 助のもとに HITEN (The High Temperature Electronics Network)が組織され、高温エレク トロニクス分野での情報交換が行われている。1998 年秋には、フランスでも SiC を中心と した国家プロジェクトが産官学連携でスタートした。このように本分野に関する研究開発 は世界的に注目されており、また、研究開発の立ち上げには、各国で産官学一体となった 国家プロジェクトが重要な役割を果たしている（図Ⅰ−１）。 一方、国内では 1970 年代後半から京都大学や電子技術総合研究所（現、産業技術総合 研究所(以下、産総研)）において、個別の取り組みがなされ、結晶成長技術などの基礎的 研究分野で研究成果を挙げてきた。これらの取り組みは、80 年∼90 年には学会レベルで 徐々に広がりを見せ、次第に研究者人口も増加して、耐環境性半導体材料としての SiC が 認知されるようになった。このような状況下で、1994 年度より地域大プロ制度の下に、SiC の高温応用を目指した「エネルギー使用合理化燃焼等制御システム技術開発」プロジェク トが、イオン工学研究所を中心にして６年計画で実施された。しかし、このプロジェクト では SiC 半導体による高温センサを目標にしたイオン注入技術開発が主眼であり、国家プ − 1 − ロジェクトとして省エネルギーを目指した低損失パワー素子に係わる研究開発は未だ行 われていなかった。 ABB連合（47名；スウエ-デンが中心） Industorial MicroElectronics Center (IMC)（14名） ・プロセス ・デバイス試作 ABB（5名） ・プロセス ・デバイス試作 Linkoping Univ. （28名） ・バルク結晶成長 ・エピタキシャル成長 ・構造、物性評価 OKMETIC (ﾌｨﾝﾗﾝﾄﾞのウエハメ-カ) ・バルク結晶成長 Royal Institute of Technology (KTH) Siemens連合（27名） Erlangen Univ.（17名） ・バルク結晶成長 ・エピタキシャル成長 ・デバイス試作 Siemens（10名） ・エピタキシャル成長 ・プロセス ・デバイス試作 Cree連合（33名）；米国 North Carolina St. Univ. (15名) ・エピタキシャル成長 ・プロセス ・デバイス試作 Cree社 (18名) ・バルク結晶成長 ・エピタキシャル成長 現在、 Westinghouse(現Northrop Grumman) 米国(18名) ・バルク結晶成長 ・エピタキシャル成長 世界にSiC基板を供給 ・プロセス ・デバイス試作 図Ⅰ−１ 欧米における研究開発状況（1997 年時点） 1.1.3 本プロジェクトの必要性 本プロジェクトは、変換損失低減のキーであるパワーエレクトロニクスの中核を担う高 性能なパワー半導体素子に注目し、 既存の Si の物性限界をはるかに凌ぐ物性値を持つ SiC、 GaN 等のワイドギャップ半導体による超低損失電力素子の開発を目的としている。この開 発により、電気エネルギーの効率的利用とシステムの小型化による省エネルギー、省資源 化が可能となり、電力利用システムにおける電力変換損失の低減が図れる。また、同時に 京都議定書の 2008 年∼2012 年の温暖化ガス排出量の削減目標を達成する有力な手段の一 つとも成り得る。 このように本プロジェクトは重要な意義を持ち、平成１４年度からは、エネルギー消費 を抜本的に改善する技術開発を総合的、効率的かつ加速的に推進し、さらにその導入・普 及を図ることにより、地球温暖化問題の解決を持続的な経済成長及びエネルギーの安定供 給とのバランスを取りながら行い、持続可能な社会の構築に資することを目的とした「革 新的温暖化対策技術プログラム」、そして通信分野での応用という点から、情報通信機器 の高機能化・低消費電力化を実現する技術の開発を行うことを目標とする「次世代半導体 デバイスプロセス等基盤技術プログラム」の両プログラムにも位置づけられている。更に 本プロジェクトでの基盤技術の確立は、次なる実用化のための技術開発目標を明確化する とともに、国内メーカーによる特定の応用分野を目指した実用化研究開発への動きを促進 するものとしても、重要な役割を持っている。 また、国際的エネルギー問題の深刻化は日本の安全保障にとって大きな脅威となるため、 日本においても発展途上国を中心とした、国際的に移転可能な科学技術の重要性がますま す高まっており、エネルギーシステムにおける技術開発成果の創出と、積極的な国際移転 − 2 − への取り組みが必要とされるところである。本プロジェクト成果は電力変換損失を飛躍的 に低減する技術として国際移転可能な技術と位置づけられ、国際貢献の点からも重要な技 術といえる。 1.1.4ＮＥＤＯ及び産総研の関与の必要性 GaAs の開発の歴史に見られるように、新しい半導体が研究開発から実用化に至り、産 業分野に応用されるためには、広範な技術開発が必要であり、長時間を要する。特に SiC 等のワイドギャップ半導体は、Si 半導体に較べ化学結合力の強い物質系であるため、従来 の Si 半導体技術とは異なる基礎的独創的な研究開発が必要である。今まで、SiC 等のワイ ドギャップ半導体素子作製は商用基板の供給により多数試みられてきたが、その物性値か ら予想される性能を確認するに至っていなかった。国内民間企業においても、本研究課題 が従来の Si 技術の限界を乗り越える先端的な技術であることから、少人数ではあるが研 究を開始していた。しかし、個別企業の取り組みには限界がある。SiC 等のワイドギャッ プ半導体の持つ性能の実現は、基本デバイス作製に必要な結晶基板作製技術、素子化プロ セス、素子設計・評価技術から素子化物性・物理等に至る広範な研究開発が相俟って初め て可能となる。まだ基礎研究段階であった本分野では、材料・製造設備などの産業基盤が 確立されていなかったため、民間企業で個別に基板作製、素子作製等を行うことは、開発 効率が悪く、リスクも大きかった。 近年の企業においては、３∼５年を目途とした製品化の研究が優先される傾向があり、 本研究のような長期的目標に向けての研究は、一企業の研究負担能力を越えるものである。 また、利潤を追求する企業の経済活動のみでは国家的な省エネルギー政策目標を達成する のは困難でもある。電力における省エネルギー技術のキーテクノロジーと位置づけられ、 材料科学をベースとして、高品質・大型基板結晶開発から基本デバイスの作製に至る一貫 した基本プロセスの確立が必要である本分野は、素材業界や電機業界といった異業種間の 技術連携を必要とすることもあり、企業の枠を越えた研究開発としてＮＥＤＯが計画・推 進する必要があった。また、長期的な国益の観点から利潤に捕らわれない中立的な立場で あり研究開発を牽引するポテンシャルをも有する産総研が参画することが必要であった。 このように、本プロジェクトのようなエネルギーエレクトロニクスに革新をもたらす基 盤的研究開発は、ＮＥＤＯプロジェクトとして戦略的に、且つ関係技術分野の産官学の総 力を結集して、基礎的独創的に行う必要があり、当該技術分野を国立研究所の立場からい ち早く取り上げて産業界及び学会を牽引してきた産総研が人的、物的リソースを提供する 体制で、機械情報産業局電子機器課(現、商務情報政策局 情報通信機器課)を提案原課と して工業技術院ニューサンシャイン計画のもとで、平成１０年度から５カ年計画で超低損 失電力素子技術開発としてスタートした。 1.2 実施の効果（費用対効果） 1.2.1 わが国の炭酸ガス排出量削減効果 超低損失電力素子の実用化による、わが国の炭酸ガス排出量削減効果について、見積も りを行った。 超低損失電力素子の実用化の時期についての想定では、以下のように考えた。 2003 年現在では、欧州の１メーカーから 600V/4A,6A の SiC ショットキーバリアダイオー ドが市販されている段階である。これはノイズ低減効果などのメリットにより Si ダイオ ードとの置き換えを期待したものである。更に、今後の遠くない時期に３端子の SiC スイ ッチング素子も市販されるものと考えられ、その後、2006 年あたりから小型コンパクト性 や耐高温特性を活かしたシステムメリットのでるような一部の応用機器において実用化 − 3 − が始まることが期待できる。 超低損失電力素子の応用分野として有望で、かつ炭酸ガス排出量削減に対する寄与が大 きいと考えられる、自動車、モータ制御インバータ、ＣＰＵ電源、ＵＰＳ、分散電源用イ ンバータ、および通信基地局発振素子について、実用化時期を考えてみる。 自動車では、電気自動車(EV)、燃料電池自動車(FCEV)、ハイブリッド自動車(HEV)があ るが、HEV は基本的にガソリンエンジンで駆動するために、SiC による電気系統の低損失 化の効果はあまり大きくない（ただし、導入普及という点では、超低損失電力素子を用い ることによる小型軽量化と冷却システムの簡素化などのメリットは大きいので、十分に期 待できる） 。そこで、EV/FCEV への適用を考えると、本格的に使われだすのが 2010 年頃、 2020 年には 500 万台（燃料電池実用化戦略検討会）の EV/FCEV のインバータ全てが SiC 化 していると想定した。 モータ制御インバータについては、現在も市場があり技術的には SiC 素子の適用が可能 である。素子のコストが Si 素子の 1.5 倍程度にまで低下すると本格普及が始まると予想 されるので導入開始を 2010 年とした。市場規模については 2020 年にはインバータ化率の 増加により現在の年間 250 万台の 3 倍の 750 万台になるとして、耐用年数を考慮して積算 し、2020 年での SiC インバータのストック量を 4100 万台と想定した。 ＣＰＵ電源については、米国 ITRS( International Technology Roadmap for Semiconductors ) のロードマップから、 Si 素子では実現が困難と想定されるスイッチング周波数 10MHz の電源 が必要になる時期が 2010 年頃となり、以後は一気に SiC 化が進展し、2020 年時点での計 算機（サーバー、ＰＣ）6500 万台の電源の全てが SiC 化していると想定した。 ＵＰＳおよび分散電源への応用については、SiC 素子導入によりランニングコストの低 減が得られるため比較的早い時期に応用が開始される可能性も考えられるが、ここでは本 格的な応用の開始を 2010 年頃と想定した。 ＵＰＳは、今後のＩＴ化の進展に伴い、2020 年時点では 4600 万所帯の半分の家庭に 300 ＷのＵＰＳが設置され、その全てが SiC 素子を用いているものと想定した。 分散電源は、2010 年の導入目標として、太陽光発電 482 万 kW、風力発電 300 万 kW、燃 料電池 220 万 kW、コジェネレーション 1000 万 kW で、電力系統全体の設備容量 2.2 億 kW の９％程度になるが、2020 年ではこれの 2 倍程度の合計 4004 万 kW までの導入が考えられ る。これらのインバータの SiC 化は 2010 年から開始するとすると、2020 年ではこのうち の半分の 2002 万 kW が SiC 化していると想定した。 さらに、本プロジェクトで開発している GaN 素子の高周波応用として、通信基地局の発 振効率の向上と冷却動力不要化のほか、動作電圧を 48Ｖ化することにより、現在の Si 素 子は耐圧が低いために必要となっている 48Ｖから 5Ｖへの直流電圧変換を不要とする効果 がある。2010 年頃から GaN 素子が使われだし、2020 年には 2.1GHz 帯の出力 300Ｗの基地 局 50 万基の全てが GaN 化されていると想定した。 このような想定で、2020 年時点でのわが国の炭酸ガス排出量削減効果を試算した結果を 表に示す。 （計算の詳細については、付録参照） − 4 − 表：2020 年の CO2 排出量削減効果 省エネルギー量 応 用 導入量 (TWh/y) CO2 排出削減量 (万 t-CO2/y) 省エネルギー量 原油換算 （万 kl/y） EV/FCEV 500 万台 6.25 229 145 モーター制御 4,100 万台 9.96 366 231 CPU 電源 6,500 万台 2.73 100 63 UPS 2,300 万台 4.71 173 109 分散電源 2,002 万 kW 3.83 141 89 50 万基 2.30 84 53 29.78 1,093 690 通信基地局 合 計 上記の合計 1,093 万 t-CO2/y は、わが国の 1990 年の全炭酸ガス排出量（1,119 百万 t） の 0.98%に相当する。 1.2.2 その他の効果 上記は現在の Si 素子を超低損失電力素子で置き換えた場合の省エネ効果の見積もりで あるが、超低損失電力素子を用いることで、省エネ以外にも大きな効果が期待される応用 がある。 例えば、EV/HEV ではインバータの小型化・軽量化と冷却系の簡素化などが大きな魅力と なって導入が促進されると考えられ、また近年急速に普及しだしたＩＨクッキングヒータ ーでも強制冷却レス化により冷却ファンによる騒音をなくするなどの効果があるとされ る。また、モータ制御でも耐熱性の向上によりモータと一体化したインバータにすること が可能となる。このような新しい魅力によって、従来の Si 素子では使われなかったとこ ろにパワエレ制御を普及させ、このことにより大幅な省エネルギー効果をもたらすことも 期待できる。 前節で述べたように、超低損失電力素子はわが国の産業・運輸・民生のあらゆる分野で 大きな省エネルギー効果・炭酸ガス排出量削減効果を持つが、これはもちろん、わが国に とどまらず世界のあらゆる国において同様の効果を持つ。地球環境の問題はわが国１国の 問題ではなく全世界的な課題であり、本技術の実用化がもたらす効果と市場規模は、全世 界的なものとなるのは当然である。 また超低損失電力素子技術は、次世代以降の CPU 電源に求められる CPU への供給電圧が 0.5V 以下で 10MHz 以上のスイッチング速度等 Si 技術ではほとんど実現不可能と思われる ニーズや、EV/FCEV のインバータのように小型コンパクト・冷却系簡素化など付加価値の 極めて大きいニーズにも対応できる。 このように、本技術はわが国が世界のトップを維持している Si パワーエレクトロニク ス技術の次の世代の技術として、わが国産業の国際競争力を維持・向上するための重要な キー技術となる。 1.2.3 想定される費用対効果 − 5 − 上記したように、わが国だけでも 2020 年には省エネルギー効果・炭酸ガス排出量削減 効果として、29.78 TWh/y、1,093 万 t-CO2/y と想定される。この省エネルギー効果を発 電原価として７円/kWh を用いて換算すると、年間で 2,085 億円の効果があるとの試算がで きる。これは、本プロジェクトの５年間の総経費 58 億円に対して、2020 年時点でその 36 倍に相当する年間の効果が期待できることを意味する。 その後の年々の効果の増大はもちろん、わが国だけの効果にとどまらず全世界的な課題 である地球環境改善へ、大きく寄与することが期待される。 − 6 − 付録：効果の試算の詳細 本文中に記した導入時期と導入量の想定に基づき、以下のような方法で省エネルギー効果・炭酸ガス排 出量削減効果を試算した。 電力の排出原単位は、0.10kg-C/kWh＝0.367kg-CO2/kWh を用いた。 参考として省エネルギー量の原油換算を試算した。 電力エネルギーの発熱量は、 9.00MJ/kWh (＝2150kcal/kWh) 発熱量の原油換算 1MJ＝0.0258×10-3kl 出所：エネルギー源別発熱量表の改訂について 平成１３年３月３０日 資源エネルギー庁総合政策課 総合エネルギー統計（平成１２年度版）資源エネルギー庁長官官房企画調査課 自動車(EV/FCEV) 自家用乗用車の FCEV の定格出力は 100〜150kW 程度と想定されるが、平均出力 50kW で年間 500 時間走行 するとする。また Si 素子を用いたインバータ部分での損失は 7％程度とされるが、SiC 化によりこれが 2％ にまで低減できると試算されており、この差の 5％が SiC の適用効果である。 500 万台の省エネ量は、 50kW×500h/y×0.05×5 百万台＝6.25 TWh/y ＝229 万 t-CO2/y 原油換算：6.25 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝145 万 kl モータ制御インバータ 代表的な汎用インバータ 3.7kW の全負荷時の損失が、SiC 化により約 150Ｗ低減される（約 4%の効率向上） と試算されている。ＪＥＭＡで検討している典型例として、全負荷時の 61％の電力で 2000h/y、20％の 電力で 2000h/y 作動すると考え、損失が電力に比例するとすると、１台当たり年間 243kWh の損失低減が 得られる。 4100 万台のインバータ全体では、 243kWh/y×41 百万台＝9.96 TWh/y ＝366 万 t-CO2/y 原油換算：9.96 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝231 万 kl ＣＰＵ電源 2010 年頃に使われるスイッチング周波数 10MHz の場合では Si 素子の場合の損失 16％が SiC 素子では 10％ に、またその先のスイッチング周波数 30MHz になった場合には損失 24％が 10％に、それぞれ低減できる と試算されている。 2020 年時点で平均 14％程度の効率向上効果があると仮定した。 計算機の消費電力を 150Ｗ/台、使用時間を 2000h/y とすると、6500 万台の計算機の省エネ量は、 0.15kW×2000h/y×0.14×65 百万台＝2.73 TWh/y ＝100 万 t-CO2/y 原油換算：2.73 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝63 万 kl ＵＰＳ Si のコンバータ・インバータで定格の 8％の損失があるものが、SiC スイッチを用いることで 0.2％程度 にできると試算されている。ＵＰＳは常時 ON のため、年間稼働時間は 8760h である。 300ＷのＵＰＳ2300 万台の省エネ効果は、 0.3kW×8760h/y×(0.08-0.002)×23 百万台＝4.71 TWh/y ＝173 万 t-CO2/y 原油換算：4.71 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝109 万 kl 分散電源 分散電源用インバータの損失は、Si で 6％であるのが SiC で 2％になると試算されており、この差の 4％ が SiC 化の効果とみなされる。 太陽光発電（SiC 化 482 万 kW）と風力発電（同 300 万 kW）は利用率 15％、燃料電池発電（同 220 万 kW） − 7 − とコジェネレーション（同 1000 万 kW）は利用率 80％と仮定する。 (482＋300)万 kW×8760h/y×0.15×0.04＝0.41 TWh/y ＝ 15 万 t-CO2/y (220＋1000)万 kW×8760h/y×0.8×0.04＝3.42 TWh/y ＝126 万 t-CO2/y 合計 3.83 TWh/y ＝141 万 t-CO2/y 原油換算：3.83 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝89 万 kl 通信基地局 GaN 素子の利用で発振効率が Si 素子の場合の 30％から 40％へ向上し、強制冷却設備も不要となることに より、発振出力 300Ｗの基地局の場合で 750Ｗの省エネが期待できる。 50 万基全体の効果は、稼働率 50％として、 0.75kW×8760h/y×0.5×50 万基＝1.64 TWh/y ＝60 万 t-CO2/y また 48V/5V の電圧変換による損失 10％がなくなる効果は、ＮＴＴの移動体通信用電力見積もり 6.6TWh/y の 10％になると想定した。 6.6TWh/y×0.1＝0.66TWh/y ＝24 万 t-CO2/y 合計 2.30TWh/y ＝84 万 t-CO2/y 原油換算：2.30 TWh/y×9.00MJ/kWh×0.0258×10-3kl ＝53 万 kl 上記の合計は、29.78 TWh/y ＝1,093 万 t-CO2/y 原油換算：29.78 TWh/y ＝690 万 kl − 8 − ２．事業の背景・目的・位置付け 2.1 背景 エネルギーは国民生活や経済活動を支える基盤であるが、温室効果ガス排出源の大部分 を占めるため、地球環境問題への対応が求められている。更にエネルギー市場の自由化と 経済性向上のためのコスト低減が課題となっており、地球環境保全、エネルギー有効利用、 経済成長の３点を同時に達成することが要請されている。これら３点を同時に解決するた めのキーテクノロジーの一つが、エレクトロニクス技術によりエネルギーを制御・管理す るエネルギーエレクトロニクスである（図Ⅰ−２）。 経済活動・ 産業競争力 エネルギー エレクトロニクス 地球環境 エネルギーの 有効利用 図１－１ エネルギーエレクトロニクスの位置付けイメージ図 図Ⅰ−２ 需要電力量(億kWｈ) 中でも電力エネルギーは、経済社会の 高度情報化、アメニティ指向の高まり、 14000 高齢化の進展等に加え、電気の持つ利便 12000 性・制御性などからの電力化率の高まり を反映して、その需要が今後とも長期に 10000 わたり堅調に伸びることが予想される。 8000 我が国の需要電力量は、1999 年（平成 11 6000 年）の 8,169 億 kWh から、2010 年（平成 プロジェクト開始当時見通し 22 年）には 9,644 億 kWh となり、平均増 4000 平成13年度電力供給計画（資 加率は 1.5％/年と見込まれている（図Ⅰ 源エネルギー庁） 2000 −３）。 0 2.1.1 電力エネルギーにおける課題 1980 1990 2000 2010 2020 電力エネルギー需要拡大には、このよ 年 うに極めて高い要求があるが、化石エネ 図Ⅰ－4 電力需要見通し 図Ⅰ−３ ルギー は温室効果ガス排出源の大部分 を占めるため、地球環境問題への対応が 求められており、原子力はエネルギーの安定供給や地球温暖化問題に貢献するエネルギー であるが、廃棄物・立地条件などの社会的な容認性が問題となっている。また、太陽光発 電、風力発電などは地球環境に優しい自然エネルギーであるが、発電コスト・電力供給能 力の面から限界がある。このため、これらの各種エネルギーに燃料電池やマイクロガスタ ービン等の分散電源などを加えたエネルギー全体のエネルギーエレクトロニクスによる 最適な利用配分の実現と省エネルギー技術（図Ⅰ−４）が、電力エネルギー需要増大に対 − 9 − 発 電 単 価 （電 源 ）（円 /ｋW h) 応する有効な手段と考えられている。 2.1.2 パワーエレクトロニクス及び超低損失電力素子 電力消費削減対策として最も注目され 14 #1 ているものの一つが、パワーエレクトロ #2 ニクスによる電力制御技術である。分散 火力の燃料構成 #1:従来延長ケース 電源の導入には不可欠であるとともに、 自然エネ開発 12 #2:石炭から LNG へ 冷蔵庫やエアコンといった家電分野や産 の燃料転換ケース 業機器、新幹線や電気自動車にもインバ トレードオ フ曲線 ータなどのパワーエレクトロニクスが貢 10 原子力促進 火力増強 献しており、省エネルギー技術として有 #2 #2 効である。このパワーエレクトロニクス #1 #1 8 の中核となるのが高性能なパワー半導体 #2 #1 素子であり、現在はシリコン（Si）半導 省エネ促進 体が用いられている。しかし、シリコン 6 カーバイト（SiC）等のワイドギャップ半 80% 100% 120% 140% 導体を用いた超低損失電力素子は、電力 二酸化炭素排出量（1990年比） 変換損失が理論的に Si 素子の 100∼300 図 I-4（参考）コストと二酸化炭素のトレードオフ例 分の 1 になることから、画期的な省エネ （電気学会誌 121 巻 1 号 2001 年より引用） ルギー技術と位置付けられており、さら に高速応答特性に優れているため、既存 の Si 素子の置き換えに加えて高周波数の分野への適用も期待されている（図Ⅰ−５）。 素子の出力容量（MVA） 100 SiCデバイス有効領域 より高出力・高周波デバイスへ 10 大 容 量 化 サイリスタ ・直流送電 ・ＦＡＣＴＳ機器 1 0 .1 0 .01 Si物性限界からくる 素子出力限界 ＧＴＯ ・圧延機 高耐圧I 高耐圧IGBT ・ 新幹線、電車 S iデバイス出力 限界（現状） IGB T、MOSFET ・ 産業用機器 ・自動車、家電機器 0 .1 1 10 100 動作周波数（kＨｚ） 高速化 図１−４ パワーデバイスへの適用分野 図Ⅰ−５ (1) ワイドギャップ半導体 SiC や GaN、ダイヤモンド等のワイドギャップ半導体は、その優れた材料物性から飛躍 的な電力変換損失の低減や高速・高温動作が期待されている。特に、大電力を制御するパ ワー半導体素子としての半導体性能指数（ジョンソン指数と熱伝導率の積）は、従来の Si 半導体比で 200 倍を越える材料であり、超低損失電力素子用材料としての可能性は大 きい（表Ⅰ−１参照）。ただ、素子開発の基盤であるバルク結晶基板の或る程度の大きさ と品質のものが開発されているのは SiC のみであり、他の材料ではそのような結晶基板開 発の目途が立っていないのが現状である。また、SiC は半導体素子実現に不可欠な pn 接 合の制御ができ、Si と同じように SiO2 を絶縁膜として使えるなど、デバイス構成のため の基本要件を満たしている。ダイヤモンドなどは、より優れた物性値を有しているが、大 型結晶基板の成長が極めて困難であったり、良質な絶縁膜やｎ型が開発されていないなど、 − 10 − 素子化のためのより困難な課題を抱えている。従って、将来の実用技術につながる基盤技 術開発の観点から、SiC を超低損失電力素子半導体材料のフロントランナーとして位置づ け、プロジェクトの中心に置いた。しかしながら、超高周波の電力素子応用が注目されて いる GaN 等の窒化物半導体についても基礎的な技術開発を行い、素子化技術については技 術開発動向により適宜判断することとした。また、材料物性としては最も優れた特性を有 するダイヤモンドについては、次世代技術として基礎的な研究開発を行うこととした。 表Ⅰ−１ 各種半導体の物性定数と性能指数 材 項 料 目 バンドギャップ(eV) 電子移動度(㎝ 2/Vs) 絶縁破壊電界(MV/㎝) 電子飽和速度(㎝/s) 熱伝導率(W/㎝･℃) Si GaAs SiC (6H) SiC (4H) GaN Diamond 1.12 1,500 0.3 1×107 1.51 1.43 8,500 0.4 2×107 0.54 2.86 460 3 2×107 4.9 3.02 700 3.5 2.7×107 4.9 3.39 900 2 2.7×107 1.3 5.47 1,800 4 2.5×107 20.9 性能指数 1 2.54 1,298 3,220 279 15,379 2 (注)性能指数＝熱伝導率×ジョンソン指数((絶縁破壊電界×電子飽和速度／2π) ) SiC には多くの異なる結晶形がある。現在、素子の開発研究は電子移動度の大きな六方晶 4H を中心に、6H でも行われている。 (2) 超低損失電力素子の技術的特徴 電力変換損失の低減に必要なパワー半導体素子としての特性は、導通時の抵抗（オン 抵抗）であるが、図Ⅰ−6(a)に示すように、SiC 半導体は現行の Si 半導体に比べ材料物性 値からくる理論限界が遙かに低い。特に数百 V 以上の高耐圧領域で顕著であり、高電圧・ 大電流を制御する大電力分野の応用に適している。このように、SiC 半導体を用いた超低 損失電力素子は、電力変換損失が Si 半導体の 100∼300 分の 1 になる画期的な省エネル ギー技術である。さらに、素子サイズが 10 分の１に出来、且つ冷却システムが簡素化出 来ることから、システムレベルの小型化・低価格化も可能になる（図Ⅰ−6(b)）。また、 資源的にも珪素、炭素とも地球上に多く存在する元素であり、環境への影響も Si と同様 に小さい。このように本プロジェクト開発の成果は、省エネルギーのみならず、システ ムの小型化による省スペース化、省資源化という将来のニーズに適合したものである。 SiC半導体の採用による性能向上 -素子レベルにおける試算- Siデバイスの理論限界 ON 時 の -1 抵 10 抗 (Ω 10-2 ･ cm 2) 100 物性定数から期待される 高耐圧・低損失化 素子レベル 耐圧5kVのMOSFETの場合 オン抵抗1/300 サイズ1/10 4H-SiCデバイス の理論限界 10-3 Si 10-4 102 103 SiC 104 高効率化・低損失化の波及効果： ◎冷却システムの簡易化 ◎システムの小型化・低価格化 →広範な装置の利用 OFF時の耐圧(V) 図 図1-4 I-6(a) スイッチング素子における性能 off時の耐圧とon時の抵抗 図 I-6(b) 図 I-6 SiC 半導体のによる性能向上 − 11 − SiC 素子による小型化試算例 2.2 事業の目的 本プロジェクトは電力利用システムにおける電力変換損失の低減を目指しており、電気 エネルギーの効率的利用とシステムの小型化による省エネルギー、省資源化を図るための 超低損失電力素子の開発を目的としている。本プロジェクトにおいて超低損失電力素子の 基盤技術が確立され、優位性が実証された後は、各システムの要求性能実現を目指した素 子化実用開発が行われる。産業界への適用は、まず各種インバータや電気自動車などの産 業用電力機器への導入が 2005∼2010 年頃始まり、その後、配電、分散電源用変換器などへ と応用分野が展開され、電力系統の電力変換器としての実用化は 2025∼2030 年頃と考えら れる（図Ⅰ−７）。このように、現状の Si 変換素子が SiC 変換素子に置き換わる 2030 年 には、580 万 kW の省エネルギー効果が得られる。さらに、応用分野としてはネットワーク 用の機器やサーバ電源などの情報通信機器等の分野が拡大してきており、益々重要視され るようになっている。 研究開発 フェーズ SiC基盤技術 SiC素子技術 電力変換基本技術 電力システム技術 ５ 中小電力系 分散電源 変換損失低減 産業用電力機器 変換損失低減 幹線電力系統 変換損失低減 580万ｋW 場合 子の 素 ｉ Ｓ 損失 の全 電力削減量 電力変換損失（×１００万ｋW） １０ SiC素子の 場合の損失 ０ １９９０ 産業用電力機器損失 ・インバータ ・電気自動車 ２０００ ２０１０ 電力系統周辺回路損失 中小規模電力系統損失 ・保護回路 ・配電柱用 ２０２０ 分散電源損失 ・太陽電池 ・燃料電池 ・超伝導電力貯蔵 ２０３０ 幹線電力系統損失 ・直流送電 ・電力補償 （SVCなど） 図 I-7 超低損失電力素子開発の電力変換への波及効果 図1−5 Si変換素子をSiC変換素子に置き換えることによって電力変換損失を1/ 3にする ことができ、2030年には580万kWもの省エネルギー効果が得られる。 「工業技術」工業技術院編1997年8月より引用） − 12 − 2.3 政策的位置付けについて 2.3.1 先導研究について 旧通商産業省工業技術院の産業科学技術研究開発制度の下で平成８年から２年間にわ たり先導研究「ハードエレクトロニクス」として、シリコン素子と対比して、ハード（過 酷）な動作条件や使用環境においても高性能な特性を発揮できるエレクトロニクス技術の 構築を目指し、新しい半導体材料（SiC、ダイヤモンド、窒化物等のワイドギャップ半導 体材料）の素子化技術についてニーズとシーズの両面から現状と課題について調査研究を 行った。 2.3.2 基本計画・事前評価等について 平成１０年３月に開催された産業技術審議会第１１回エネルギー・環境技術部会におい て、エネルギー・環境技術研究開発の基本計画のなかで超低損失電力素子技術開発が審議、 承認され、本プロジェクトは旧工業技術院が所管するニューサンシャイン計画の超低損失 電力素子技術開発として、平成１０年度から平成１４年度までの５カ年の予定で開発が立 ち上がった。 平成１０年４月１日策定の旧工業技術院の研究開発基本計画に基づいて作成されたＮ ＥＤＯの基本計画により、平成１０年７月に研究テーマの公募が実施され、提案件数４件 から２件を採択、研究を開始した。 2.3.3 現時点における位置付けについて 産業構造審議会 産業技術分科会 研究開発小委員会（革新的温暖化対策技術ＷＧ）（平 成 13 年７月）の議論において、SiC などによる「低損失電力素子を用いたエネルギーネッ トワーク技術」が、2010 年時点で効果が期待できる課題として取り上げられ、さらに、総 合科学技術会議においてもエネルギー分野の主要な研究開発課題として位置づけられた （総合科学技術会議 資料 6-1 分野別推進戦略における「エネルギー分野」の「重点領域 における研究開発」（平成 13 年 9 月）参照）。 省エネルギー技術戦略報告書（平成 14 年６月 12 日 資源エネルギー庁）において技術 シーズ間と需要側部門間の波及関係について分析し、パワーエレクトロニクスと電動機の 技術が、非常に広範囲の省エネルギー技術に波及することを明らかにした。パワーエレク トロニクス技術はコスト低減により様々な分野で、動力利用の部分負荷効率を改善させ、 かつ、パワーエレクトロニクスの中でも、既存技術であるシリコン半導体を凌駕するよう な SiC 素子が実用化されれば、当然、同じルートに乗って様々な技術において省エネルギ ー効果をさらに高めることになることも明らかにした。 「産業発掘戦略−技術革新」４分野に関する戦略（平成 14 年 12 月 5 日 内閣官房）の 「環境・エネルギー」産業発掘戦略の個別分野別の戦略シナリオにおいて、技術ニーズに 応える技術開発・導入普及の戦略の必要性から技術開発による波及効果が広く、特に応用 側技術の省エネルギーに寄与する技術として、分野を超えて波及が期待できる電動機（モ ーター）やパワーエレクトロニクス（電力用半導体）等の技術を優先的に開発するとして いる。 平成１４年度からは、エネルギー消費を抜本的に改善する技術開発を総合的、効率的か つ加速的に推進し、さらにその導入・普及を図ることにより、地球温暖化問題の解決を持 続的な経済成長及びエネルギーの安定供給とのバランスを取りながら行い、持続可能な社 会の構築に資することを目的とした「革新的温暖化対策技術プログラム」 、そして通信分 野での応用という点から、情報通信機器の高機能化・低消費電力化を実現する技術の開発 を行うことを目標とする「次世代半導体デバイスプロセス等基盤技術プログラム」の両プ ログラムにも位置づけられている。 − 13 − Ⅱ．研究開発マネジメントについて １．事業の目標 1.1 研究開発目標 Si 半導体を越える超低損失・高速パワー素子の実用化につながる基礎技術を開発するた めには、ブレークスルーをもたらす基礎要素技術の開発（基盤技術開発）と、基本デバイ スを作製しての Si 素子に対する優位性の実証（素子化技術）が必要であり、実用化の方向 性を明確にする次世代パワー半導体デバイス実用化調査、及びよりリスクの大きなデバイ ス化要素技術の可能性を追求する超低損失電力素子革新的要素技術の研究を加えて、同時 に遂行することとして、これらのための目標を設定した。基盤技術開発と素子化技術では、 その後本プロジェクトの技術開発の進展、世界的な技術動向に対応して基本計画を変更す るとともに、基本計画目標に具体的数値目標を加え、下記のように設定した。 （平成 13 年 3 月 14 日、詳細については、別添の基本計画書参照） 1.1.1 基盤技術開発 要素研究 基板作製技術 プロセス要素技術 薄膜成長制御技 術(エピタキシャ ル成長技術) 伝導度制御技術 界面制御技術 素子設計・評価基礎技 術 最終目標概要 基本計画目標 具体的数値目標(H13/3 見直し後) 4 ｲﾝﾁ程度の大口径化と、口径 2 ｲ 1.高品質化 ・2 ｲﾝﾁﾏｲｸﾛﾊﾟｲﾌﾟ無しの技術確立 ﾝﾁ程度でﾏｲｸﾛﾊﾟｲﾌﾟ無しの高品 2.大口径化 質化実現のための SiC ﾊﾞﾙｸ結晶 ・4 インチ単結晶作製技術の確立 成長技術を開発する。 素子化のためのプロセス要素技 1.高速エピ成長 ・成長速度 ≧20μm/h 術として、SiC 等の半導体の薄膜 成長制御技術、伝導度制御技術 及び界面制御技術について、実 1.ｿｰｽ/ﾄﾞﾚｲﾝ用ｎ型浅接合形成ｲｵﾝ注入 技術 ・ｼｰﾄ抵抗 ≦50Ω/□ 用技術に発展しうる基礎技術を 2.ｐ型深接合形成ｲｵﾝ注入技術 開発する。 ・接合深さ ∼2μm ・均一度 ±5％（10cm 角） ・ﾄﾞｰｽﾞﾚｰﾄ(max) ∼1016/cm2 ･h 1.高チャネル移動度の MOS 界面形成 ・μch≧200cm2/V･s 2.低抵抗且つ実用的オーミックコンタ クト ・ρc≦1×10-6Ωcm2（n 型） ・ρc≦1×10-5Ωcm2（ｐ型） SiC 半導体等の基本物性値や素 同左 子基本構造特性値等の設計基礎 データを収集し、シミュレーシ ョンモデルを作成する。 1.1.2 素子化技術 要素研究 接合 FET 基盤技術 最終目標概要 基本計画目標 具体的数値目標(H13/3 見直し後) オン抵抗値が同構造同耐圧の Si 代表的目標値 素子のほぼ 1/10 を目安として優 耐圧≧2.0kV 位性を実証する。 オン抵抗≦100 mΩ･cm2 MOSFET 基盤技術 オン抵抗値が同構造・同耐圧の Si 素子のほぼ 1/10 を目安として優 位性を実証する。 代表的目標値 耐圧≧1.2kV オン抵抗≦40 mΩ･cm2 MESFET 基盤技術 電力密度値が同サイズの Si ある いは GaAs 素子のほぼ 10 倍を目安 として優位性を実証する。 動作周波数１GHz において、 電力密度≧5W/mm GaN-HEMT 基盤技術 従来の GaAs 素子の 5 倍以上の出 力を目安とする高周波、高耐圧性 能を実証する。 ｆT（電流遮断周波数） ：60GHｚ以上 ドレイン耐圧：20V 以上 − 14 − 1.1.3 次世代パワー半導体デバイス実用化調査 パワー半導体素子に関する各種技術・システムの現状と将来等について調査を行い、次世 代のパワー半導体素子に求められる役割、解決すべき課題、将来の展望等を明らかにする。 1.1.4 超低損失電力素子革新的要素技術の研究 次世代パワー半導体素子の中核となりうる超低損失かつ高速動作の電力素子開発に資す るため、SiC 等のワイドギャップ半導体材料を素子化するための革新的要素技術を開発する。 1.2 目標設定の理由 1.2.1 基盤技術開発 SiC 電力用半導体素子を実現するためには、高品質且つ大面積の SiC 基板結晶の成長技 術、素子作製のプロセス基礎技術、設計･評価技術の開発が必要とされている。特に、マ イクロパイプのない大口径 SiC 基板作製技術、高性能素子を作り込むに充分な品質の SiC 単結晶層を実用的な成長速度で形成するエピタキシャル成長技術、所望のｐ型及びｎ型の 伝導層を形成するためのイオン注入技術、素子の表面･界面の制御技術、各種物性の評価 技術、素子設計技術が重要である。また、高周波電力素子応用が注目されている GaN 等Ⅲ 族窒化物半導体材料についても、設計・評価及び素子作製の基礎技術を開発することが必 要である。これらについてブレークスルーをもたらす基礎技術を開発し、実用化への見通 しを明らかにすることとした。 素子設計・評価技術 ソース電極 ゲート酸化膜 ゲート電極 ソース電極 伝導度制御技術 薄膜成長技術 （ｴﾋﾟﾀｷｼｬﾙ成長技術） 界面制御技術 基板作製技術 電流 ドレイン電極 図2-1 基本デバイス（MOSFETの例）における基礎要素技術 図Ⅱ−１ (1) 基板作製技術 市販の SiC 基板は口径が小さく、結晶欠陥、特にマイクロパイプと呼ばれウエハの表 裏を貫く細孔状欠陥が存在する。ウエハ口径が小さいということはウエハ１枚から取得 できるチップ数が少なく、またプロセス設備として、現行の Si 半導体ラインからの転用 ができないことを意味し、いずれもコスト高をもたらす。マイクロパイプ欠陥はチップ の歩留まりを下げることになり、これもコスト高につながる。そこで SiC 電力用半導体 素子の実用化に見通しをつけるために、４インチという大口径ウエハの実現と、口径２ インチでマイクロパイプなしの高品質化につながる技術の開発を目標とすることとした。 (2) プロセス要素技術 素子化のためのプロセス要素技術として、SiC 等のワイドギャップ半導体の薄膜成長制 御技術(エピタキシャル成長技術)、伝導度制御技術、及び界面制御技術について、実用 技術に発展しうる基礎技術を開発することとした。 ①薄膜成長制御技術（エピタキシャル成長技術） 高耐圧 SiC 半導体素子を形成するためのエピタキシャル成長には、低濃度且つ高精度 のドナー、アクセプタ不純物のドーピング技術、低欠陥密度化技術、及び数十ミクロン の厚膜を実用的な時間で成長させるための高速成長技術が必要である。実用に供するエ − 15 − ピタキシャル成長技術として最も遅れていたのは高速成長技術(プロジェクト開始当時 は約 2μm/h)であったことから、基本計画上の数値目標としては、20μm/h 以上の高速 成長を取り上げた。 ②界面制御技術 金属/絶縁層/SiC 界面(MOS 界面)および金属/SiC 界面(M/S 界面)は、電力用半導体素 子を構成する基本部分である。MOS 界面は代表的な電力用スイッチ素子である MOSFET の スイッチングにかかわる MOS ゲートを構成するが、SiC MOSFET は Si MOSFET に比べてチ ャネル移動度が著しく小さく、そのため素子のオン時の抵抗が大きいという問題があっ た。また、M/S 界面は素子構造の中でショットキー接合とオーミックコンタクトとして 使われている。特に、オーミックコンタクトはすべての素子で必ず使われるが、SiC の 場合は Si 並みの低抵抗コンタクトは実現されていなかった。そこで、MOS 界面について は、耐圧 1kV 級以上の MOSFET において素子全体のオン抵抗に占めるチャネル抵抗の割 合が十分小さくなるようにチャネル移動度(≧200cm2/Vs)を設定し、また M/S 界面につい てはコンタクト部の抵抗が素子のオン抵抗に比べて十分小さくなるようにコンタクト 抵抗値を設定した。 ③伝導度制御技術 低耐圧の浅い pn 接合(浅接合)や、コンタクト用の高濃度ドープ層形成のためのイオ ン注入では、リーク電流低減のための注入層の低欠陥化と、オン抵抗低減のためのドナ ー/アクセプタの活性化率向上が必要であった。また、高耐圧素子用には低リーク電流 の深い pn 接合(深接合)形成技術が必要で、そのための高エネルギーイオン注入技術が 課題であった。これらを満足するよう目標を設定した。特に浅接合用には、低抵抗に着 目した目標を(シート抵抗≦50Ω/□)、また深接合用には実用的な所要時間で所定の高 エネルギーイオン注入を行うためのドーズレートを基本計画上の目標とした。 (3) 素子設計・評価基礎技術 SiC などのワイドギャップ半導体では、素子シミュレーションを行うに必要な物性値等 の材料・素子に関する信頼できるデータが不足していた。このため、基本物性値や素子 基本構造特性値等の設計基礎データの収集、及びそれらを用いたモデル化並びにシミュ レーションへの適合技術を開発することが重要であった。そこで SiC 半導体等の基本物 性値や素子基本構造特性値等の設計基礎データを収集し、シミュレーションモデルを作 成することにした。また、高周波電力素子応用が注目されている GaN 等Ⅲ族窒化物半導 体材料については、物性値は勿論、素子設計技術、プロセス技術も GaAs 等のⅢ−V 族化 合物に比べると未熟であった。このような状況の中で結晶評価、プロセス評価を通して 高耐圧高周波電力素子に最適な設計技術を開発することとした(GaN 素子については、平 成 13 年度より素子化技術に移行)。 1.2.2 素子化技術 家電用、産業用のインバータや、各種電源の変換器等において電力を制御するためには、 制御端子を有する３端子素子（トランジスタ等）が用いられており、これらは電力を変換・ 制御するためのキーデバイスである。２端子素子（ダイオード）は、一般的に３端子素子 と組み合わせて使用されるが、技術的開発要素の大半は３端子素子に含まれること、また SiC の２端子素子開発は世界的にも進んでいることから、本プロジェクトの基本デバイス としては、３端子素子を取り上げた。 ただし、SiC 等のワイドギャップ半導体では pn 接合のビルトイン電圧（電流が流れ始 める電圧）が大きくなるため、接合を通して電流を流すとビルトイン電圧だけ余分の電圧 降下が発生し損失となるので、バイポーラ素子ではワイドギャップ半導体のメリットを発 揮することが困難である。ユニポーラ素子では、ワイドギャップ半導体の特徴である絶縁 破壊電圧の大きな点を利用する事によりオン抵抗を小さく、かつスイッチング速度を早く することが出来る。さらにバイポーラ素子に比べユニポーラ素子は早期実現性が高いこと から、基本デバイスとして、それぞれ主たる応用分野を異にする３種類のユニポーラ素子 − 16 − （接合 FET、MOSFET、MESFET）を取り上げた（平成 13 年度より、GaN-HEMT 含む４種類）。 ４種類のデバイスとして、大電力制御用の接合 FET、中電力制御用の MOSFET、高周波用途 の MESFET、更に超高周波用途の GaN-HEMT を取り上げたので、将来有力視されている主要 な応用分野はカバーされており、且つ実用化されるために必要な基本技術は網羅されてい る。 SiC 等ワイドギャップ半導体のユニポーラ素子では、絶縁破壊電圧とバンドギャップが 大きいことから、理論的には SiC 等の素子が導通状態にあるオン抵抗の値は Si の 100∼ 300 分の 1 になる。プロジェクト提案当時は幾つかの研究機関から、Si 素子の限界を超え る低いオン抵抗の SiC 素子（MOS）の開発がやっと報告されはじめたところであった。こ のため優位性実証の観点から、目安としてのオン抵抗値を同耐圧、同構造の Si 素子 のほ ぼ 1/10 に設定した。また、高周波用途については大出力性能の優位性実証が肝要である ことから、SiC 素子では、同サイズ、同動作周波数の素子で、目安として電力密度が Si 或 いは GaAs の 10 倍とし、さらに超高周波用途の GaN 素子では出力が GaAs の 5 倍以上を設 定した。 (1) 接合 FET 基盤技術 接合 FET は半導体内部をスイッチング領域として使用しており、チャネル部に酸化膜 −半導体界面を有しないために低オン抵抗化に有利なだけでなく、ブロッキング時の絶 縁信頼性の面にも優れているという利点を有する。このため、送配電系統の電力変換シ ステム、及び電車や圧延機等などの大きな電力容量の分野への適用が期待されている。 これら大電力用分野への適用には高耐圧特性が求められるため耐圧 2kV 以上とし、且つ オン抵抗が同耐圧における Si の 1/10 以下である 100 mΩ･cm2 以下を目標値として設定し た。 ゲート 電極 ソ ース 電極 ｐ ｎ＋ ｐ ｎ－エピ ｎ＋基板 電流 電 極 適用分野 大電力用 ・電力分野（基幹送電、交直変換素子） ・輸送分野（電車、圧延機） 技術的特徴 半導体材料の内部をスイッチング領域として使用。 ブレークスルー技術 ・エピタキシャル成長技術 ・イオン注入技術 ドレイン電極 デバイス構造（ｏn時） 図2-2 図Ⅱ−２ 接合FETのデバイス構造と特徴・適用分野 (2) MOSFET 基盤技術 MOSFET はゲート酸化膜を通して酸化膜−半導体界面のチャネルを制御する素子であり、 高速スイッチングと低駆動電力での制御が可能である。さらに SiC では、その優れた材 料特性により、半導体内部のドリフト領域層の抵抗を飛躍的に低減できることから、大 幅な低損失化が実現可能であるため、電気自動車や汎用モーター、家庭用電気機器等の 中容量の電力分野への適用が期待されている。これら中容量電力分野に求められる耐圧 として 1.2kV 以上、且つオン抵抗は同耐圧における Si の 1/10 以下である 40 mΩ･cm2 以 下を目標として設定した。 − 17 − ソース 電極 ゲート電極 ｐ ｎ＋ ｎ－エピ 酸化膜 ｎ＋ ｐ ｎ＋基板 電流 ドレイン電極 適用分野 高速制御中電力用 ・輸送分野（自動車） ・産業機器（モーター） ・家電製品 ・飛行機、宇宙船 技術的特徴 ゲート酸化膜を通してSiC界面のチャネルを制御。 高速スイッチング特性と低い駆動電力で制御ができる。 ブレークスルー技術 ・エピタキシャル成長技術 ・酸化膜形成技術 デバイス構造（on時） 図2-3 図Ⅱ−３ MOSFETのデバイス構造と特徴・適用分野 (3) MESFET 基盤技術 MESFET はゲート電極直下に形成されるチャネルを制御する素子であり、構造が簡単で、 微細加工が容易なため高周波素子に適している。また、高周波素子は他の素子に比べチ ップが小さくてすみ、マイクロパイプなどの結晶欠陥による歩留まり低下が少なく、最 も実用化に近い素子と言え、携帯電話基地局やレ−ダーなどの通信用高周波電力分野へ の適用が期待されている。これら通信用の高周波分野適用に求められる目標として、高 周波素子の出力（発振、増幅）電力の基本的な指標となる数値である電力密度が、現状 Si、GaAs の 10 倍以上である 5W/mm 以上（動作周波数 1GHz）を設定した。 ゲート電極 ソース電極 図Ⅱ−３ ドレイン 電極 高濃度層 高濃度層 電流 空乏層 活性層 ＳｉＣ半絶縁性基板 デバイス構造 図Ⅱ−４ 図2-4 適用分野 通信用（高周波大電力用） ・レーダー（漁船用など） ・ＨＤＴＶ ・携帯電話基地局 ・通信放送衛星 ・車載用レーダー（ＩＴＳ） 技術的特徴 ゲート電極直下に形成されるチャネル制御。 シンプルな構造で微細化容易 ブレークスルー技術 ・エピタキシャル成長技術 ・電極形成技術 MESFETのデバイス構造と特徴・適用分野 (4) GaN-HEMT 基盤技術 GaN-HEMT は、バンドギャップが異なる結晶（GaN/AlGaN）を接合させることにより生 じる 2 次元電子をゲート電極によって制御する素子である。高電子移動度特性の 2 次元 電子を利用していることから超高周波、高耐圧（高出力）の特性を期待でき、無線用基 地局や超高速無線 LAN などの超高周波の情報通信分野への適用を目指している。超高周 波分野適用に求められる具体的目標として、高周波動作については電流利得遮断周波数 60GHz 以上、高出力動作については、GaAs デバイスの 5 倍以上になる電力密度 4W/mm 以 上を目安として、この電力密度を達成するドレイン耐圧 20V 以上（GaAs の 5 倍以上）を 設定した。 − 18 − ｿｰｽ ﾘｾｽｹﾞｰﾄ ﾄﾞﾚｲﾝ n + AlGaN n GaN 2DEG SiC 半絶縁性基板 図2−5 図Ⅱ−５ 適用分野：情報通信分野 ・無線通信用基地/中継局 ・超高速無線LAN(Local Area Network) 技術的特徴 ・高電子移動度の二次元電子ガスの利用 ・リセスゲートによる高性能化と安定化 ・高周波高電力特性 ブレークスルー技術 ・GaN-HEMTエピタキシャル成長技術 ・微細プロセス技術 GaN-HEMTのデバイス構造と特徴・適用分野 1.2.3 次世代パワー半導体デバイス実用化調査 パワー半導体デバイスに関する応用システムの現状と将来、及び技術課題等を明らかに して、超低損失電力素子の早期実用化を促進することが必要である。そのために、SiC 等 のワイドギャップ半導体が実用化され、実際の応用分野で各種機器に使われていくための、 超低損失電力素子に求められる仕様、役割、周辺技術、市場規模等の将来展望を明らかに することとした。 1.2.4 超低損失電力素子革新的要素技術の研究 将来の超低損失かつ高速動作の電力素子開発に資するためには、ワイドギャップ半導体 材料の素子化プロセスに関する革新的な要素技術の研究開発が必要である。よりリスクの 大きいシーズ技術にトライし、可能性の高まった技術を順次、基盤技術開発、素子化技術 に適用していくことにより、先進的なデバイス、及びそのプロセス開発が継続的に可能と なる。よって、SiC のより先進的なデバイスプロセス、及び窒化物やダイヤモンドを対象 にして、具体的に以下のような研究項目を立てることとした。 (1) 結晶成長新技術 (2) 素子化プロセス新技術 (3) 新材料デバイス化技術 (4) 特性評価新技術 ２．事業の計画内容 2.1 研究開発の内容 2.1.1 研究開発計画 １）全体計画を前期（３年間）、後期（２年間）に分け、各期の研究開発の重点を次のとお りとした。前期では、SiC 等の材料および基盤プロセスの研究に重点を置き、素子化技術 を意識した問題点の明確化と原因解明、及びそれを克服するブレークスルー技術の開発を 行う。後期では、前期での成果をもとに、素子化技術に重点を置き、SiC 素子等の優位性 を実証する。前期終了時点に於いて、本プロジェクトの研究開発進捗状況、本分野の研究 状況の進展具合を勘案し、目標値、開発体制を含めた見直しを行い（見直し結果について は、 「３．情勢変化への対応」参照）、後期の開発計画・体制、プロジェクト運営にフィー ドバックして、効率的な開発により最終目標の達成を図る。 ２）具体的には、基盤技術開発と素子化技術の並行開発の利点を活かすために、前期では 基盤技術開発は素子化技術からの検討課題の提示を受けてブレークスルー技術の開発に 挑戦し、素子化技術は Si 半導体技術をベースとした既存技術の高度化により、素子基本 構造を作製する。後期では、基盤技術開発は実用化技術への成熟を図り、素子化技術では 基盤技術開発の成果を踏まえて新しいプロセス技術を導入し、Si、GaAs 素子に対して３種 − 19 − 類の基本デバイス（接合 FET、MOSFET、MESFET、平成 13 年度より GaN-HEMT 含む４種類） を作製して優位性を実証する。 ３）次世代のパワー半導体素子に求められる役割、解決すべき課題、将来の展望等を明ら かにするため、前期ではパワー半導体素子及びシステムの現状と将来、周辺技術課題につ いて調査を行い、後期では新しい応用システムの検討、及び実用化へのシナリオ、ロード マップを検討する。 ４）超低損失電力素子革新的技術開発の研究においては基盤研究開発を補完する、新しい 結晶成長、プロセスの機構解明、制御の新技術に重点を置いた研究を行うとともに、SiC 以 外の超低損失電力素子材料として有望なワイドバンドギャップ新材料（窒化物、ダイヤモ ンドなど）の研究を進める。 （平成１０ー平成１４年） 並 行 技術課題 開 発 素子化技術 ・接合FET基盤技術 ・MOSFET基盤技術 ・MESFET基盤技術 実用化技術へ の見通し 実用化技術開発 基盤技術開発（必要不可欠な要素技術） ・基板作製技術 ・プロセス要素技術 ・素子設計評価基礎技術 （前期Ｈ10-12） （後期Ｈ13-14） SiC などの 優位性の実証 GaN-HEMT基盤技術 （前期Ｈ10-12） （後期Ｈ13-14） 早期実用化の促進 図Ⅱ−６ 図2−6 超低損失電力素子技術研究開発の基本計画 詳細については、別表１を参照。 以下に計画の詳細を示す。 2.1.2 基盤技術開発 (1) 基板作製技術の開発 前期では、SiC単結晶成長に係わる基礎データを蓄積し、結晶成長機構・欠陥発生機構 の解明と課題抽出を行う。後期では、前期の基礎データを基に大型成長炉を設計・製作 し、大口径・高品位のSiC単結晶の作製技術を開発して目標達成を図る。 (2) プロセス要素技術 ①薄膜成長制御技術（エピタキシャル成長技術） 前期では、エピタキシャル成長における不純物混入・欠陥生成との関連を明らかにし、 高品質・高純度エピ層成長の基礎技術を確立する。後期は、ドーピング濃度の高精度制 御技術、高品質化を前提とした高速エピタキシャル成長技術を開発する。 ②界面制御技術 (a) MOS界面（金属/絶縁層/半導体(SiC)界面） 前期では、SiCのMOS構造を検討し、SiC特有の高界面準位密度の原因解明を行い、後 期ではMOS構造の試作とチャンネル移動度等の基本的デバイス特性評価を実施して、高 品質な金属/絶縁層/SiC(MOS)の形成技術を開発する。 (b) M/S界面（金属/半導体(SiC)界面） 前期では、SiC表面物性、M/S界面物性の解析・制御技術開発と電極形成方法の検討 を行い、後期ではSiC素子製作プロセスのための高品位の金属/SiC(M/S)オーミックコ − 20 − ンタクト形成技術を開発する。 ③伝導度制御技術 前期では、高エネルギー・大電流イオン注入技術の開発と、イオン注入による結晶欠 陥の回復過程・活性化機構の解明を行い、後期ではイオン注入の高品質化と注入イオン の高活性化により低欠陥イオン注入技術を開発する。 (3) 素子設計・評価基礎技術 前期では、各種物性値及び素子基本構造の特性データの収集、測定と、不良解析検討 用評価装置の設計と試作を行い、後期では収集データに基づいた物理モデルの構築、設 計シミュレーション技術の開発を行う。また、Ⅲ族窒化物系材料（GaN）の特長を生かし た高耐圧超高周波電力 FET に最適な素子構造、プロセス、回路の設計指針を明らかにす る。なお、Ⅲ族窒化物系材料に関する項目については平成 13 年度以降、素子化技術の一 つとして進める。 2.1.3 素子化技術 (1) 接合 FET 基盤技術 前期では、kV 級の高耐圧素子作製技術の開発、及び高精度チャネル形成技術の適用に よるゲートオフ利得向上技術の開発を行い、基本 TEG(Test Element Group)を試作して接 合型 FET の要素技術確立を図る。後期では、高エネルギーイオン注入による深接合形成 技術と素子作製のトータルプロセスを開発するとともに基盤技術開発の成果を活用する ことにより、深接合 FET を作製・評価して SiC 素子の優位性実証を目指す。 (2) MOSFET 基盤技術 前期では、MOS（金属／絶縁膜／半導体）界面の特性向上によるチャネル移動度向上技 術と微細加工技術・高耐圧素子化プロセスの開発を行い、後期ではゲート電極、絶縁膜 の高性能化技術及び高耐圧素子作製技術を開発するとともに基盤技術開発の成果を活用 することにより、高耐圧素子を作製・評価して SiC 素子の優位性実証を目指す。 (3) MESFET 基盤技術 前期では、金属／半導体界面の良好なオーミック特性・ショットキー接合の形成技術 確立及び高周波 MESFET の作製・課題抽出を行い、後期ではプロセス要素技術を統合・最 適化して大電力・高性能素子作製技術を開発するとともに基盤技術開発の成果を活用す ることにより、高周波出力特性を評価して SiC 素子の優位性実証を目指す。 (4) GaN-HEMT 基盤技術（平成 13 年度より基盤技術開発から移行） 前期では基盤技術開発において超高周波電力素子としての最適な素子構造、プロセス、 回路の基礎技術を開発してきた。これらの設計指針が明らかになったことから、後期で は、プロセスにおける技術課題を明らかにするとともに、基本デバイスを作製し、その 優位性を実証する。 2.1.4 次世代パワー半導体デバイス実用化調査 前期ではパワー半導体素子に関する各種技術・システムの現状と将来等についての調査 を行い、周辺技術における課題を検討する。後期では新しい応用システムに関する検討を 行い、次世代の素子に求められる仕様と役割、周辺技術等の解決すべき課題を明らかにす る。さらに、導入量と導入効果の想定を行い、実用化へのシナリオとロードマップを提案 する。 2.1.5 超低損失電力素子革新的要素技術の研究 SiC に加えて窒化物半導体やダイヤモンドも含め、ワイドギャップ半導体の結晶成長機 構や新規結晶成長法、新規素子化プロセス、またそのワイドギャップ特性に適応できる素 子特性シミュレーションや物性評価手法を開発する研究を行う。 (1) 結晶成長新技術：高品質大面積 SiC 基板結晶成長 昇華法 SiC 基板結晶の高品質化のためのＸ線トポグラフィー法による成長過程モニタ − 21 − リング手法の研究を行う。 (2) 素子化プロセス新技術 SiC エピプロセスの低温化と表面特性改善を目指したプラズマ CVD 法によるエピタキシ ャル成長技術、及び化合物である SiC に対して必要となる新しい MOS プロセスとしての オゾンによる表面処理技術の研究を行う。 (3) 新材料デバイス化技術 ワイドギャップ半導体として高い性能指数が期待される窒化物半導体やダイヤモンド を対象に、界面制御性に優れ、高純度薄膜成長が可能な MBE 法、或いは低温化と表面平 坦性が期待できるプラズマ CVD 法によるエピタキシャル膜特性向上と、それを用いた超 低損失電力素子への応用可能性追求の研究を行う。 (4) 特性評価新技術 従来半導体材料とは本質的に異なるワイドギャップ半導体の特性を適切に評価する手 法、特に電子デバイス特性に大きな影響を与える深い準位の評価法としての光ICTS法、 及びワイドギャップ半導体デバイスに特有のシミューレーション技法の研究を行う。 − 22 − 別表１．超低損失電力素子技術開発研究開発計画及び年度別予算推移 年度 研究項目 基盤技術開発 1. 基板作製技術 平成 10 年度 平成 11 年度 平成 12 年度 平成 13 年度 大口径・高品質 SiC 単結晶の開発 ａ面成長技術の開発 機構解明・共通基礎データ蓄積・課題抽出 考 ａ面成長技術 の研究開発開 始 物性値の収集・測定、不良解析技術の開発 GaN-HEMT 要素技術開発、課題抽出 2.MOSFET 基盤技術 チャネル移動度向上技術開発 加工技術・高耐圧素子化プロセス開発 3.MESFET 基盤技術 金属/SiC 界面形成の要素技術開発 高周波 MESFET の試作・課題抽出 4.GaN-HEMT 基盤技術 素子の現状と将来展望 322 高品質ﾄﾞｰﾋﾟﾝｸﾞと高速ｴﾋﾟ技術の開発 高品質界面制御技術の開発 低欠陥イオン注入技術の開発 物理モデル・シミュレーション技術 ｹﾞｰﾄ電極、絶縁膜の高性能化 高耐圧素子試作・素子作製技術開発 プロセス要素技術の統合・最適化 大電力化・高性能化の作製技術開発 13 1530 75 1618 11 1580 67 1658 − 23 − Ｈ１２迄基盤技 GaN-HEMT 作製技術 開発 術開発で実施 素子の満たすべき仕様、 役割の検討 実用化へのｼﾅﾘｵとﾛｰﾄﾞﾏ ｯﾌﾟの提案 システムの現状と将来展望及び周 辺技術の検討 実用化へのシナリオ検討、導入量と 導入効果の想定 結晶成長新技術、素子化プロセス新技術、新材料デバイス化技術 7 315 中間モニタリング評価 高耐圧化･ｹﾞｰﾄｵﾌ利得向上技術開発 接合 FET 作製技術開発 経済産業省 高品質・高純度エピ成長技術の開発 表面界面解析技術・表面制御技術の開発 高エネルギー・大電流イオン注入技術の開発 素子化技術 1.接合 FET 基盤技術 超低損失電力素子革新的 要素技術 年度別予算（百万円） 一般会計 特別会計（石特） 特別会計（石特、評価費） 合 計 備 Ｈ１３より、 2.プロセス要素技術 (1)ｴﾋﾟﾀｷｼｬﾙ成長技術 (2)界面制御技術 (3)伝導度制御技術 3.素子設計・評価基礎技術 次世代パワー半導体デバ イス実用化調査 平成 14 年度 特性評価新技術 AIST 運営交付金に移行 1540 142 1682 1250 AIST 委託費に移行 1250 総予算額 31 6215 284 6530 2.2 研究開発の実施体制 新エネルギー・産業技術総合開発機構（以下、ＮＥＤＯ）は経済産業省産業技術環境局 研究開発課（旧通商産業省工業技術院ニューサンシャイン計画推進本部）を担当原課とし て、産業技術総合研究所（旧電子技術総合研究所、以下産総研）と密接な連携を保ち、委 託先として財団法人新機能素子研究開発協会（以下（財）素子協）、財団法人エンジニアリ ング振興協会（以下（財）エン振協）を公募により選定し、集中管理方式にて本プロジェ クトを管理・推進した（図Ⅱ−７、詳細は図Ⅱ−１２技術開発体制参照） 。 経済産業省産業技術環境局 研究開発課 新エネルギー・産業技術総合開発機構 新電力技術開発室 産業技術総合研究所 （財）新機能素子研究開発協会 プロジェクトリーダー 超低損失電力素子技術開発研究体 （財）エンジニアリ ング振興協会 共同研究 パワーエレクトロニク ス研究センター 基盤技術開発 先進パワーデバイス 研究所 素子化技術 （４社） （平成12年度まで3社） 再委託大学 図3-1 図Ⅱ−７ 研究開発体制概略 2.2.1 事業体制について 本プロジェクトを効率的且つ強力に推進するため、プロジェクト全体を統括するプロジ ェクトリーダーを置いた。そして、プロジェクトリーダーの下に、産総研、（財）素子協、 大学等からなる超低損失電力素子技術開発研究体（以下ＵＰＲ：Ultra-Low-Loss Power Device Technology Research Body）を構成し、一体不可分の運営で技術開発を行った（図 Ⅱ−７）。 ＮＥＤＯ新電力技術開発室は、研究開発を統括するプロジェクトリーダーと連携をとり ながら、プロジェクト全体の管理・運営を行った。また、ＮＥＤＯ内に大学や電力業界の 有識者による超低損失電力素子技術開発検討会を設置して、研究開発方針の審議や計画見 直し、プロジェクト進捗状況の把握・評価、及び問題点解決策の検討・提議を行い、広い 視野からの研究開発推進に努めた。 研究開発は基盤技術開発と素子化技術の並行開発方式とし、（財）素子協を中心とした 集中管理型のプロジェクト運営を推進した。このため、 （財）素子協では本分野の技術実 績を有する民間企業（８法人）から研究者を集めて（財）素子協先進パワーデバイス研究 所を産総研内に設置し、産総研との共同研究契約のもと、産総研、民間企業の参加研究者 が一カ所に集結した体制を組んだ上で、産総研と共同して基盤技術開発の研究を効率的に 進めた。さらに本分野における専門知識を有する大学へ革新的個別要素技術に関して再委 − 24 − 託を行い、研究開発の効率化を図った。素子化技術については、現状の技術・設備インフ ラを保有する民間企業に再委託して（３法人、平成 13 年度より４法人）、スピードアップ と効率化を図った。 調査研究についてはＮＥＤＯから（財）エン振協への委託によって行い、 （財）エン振 協では大学や産総研、メーカー、ユーザーの協力を得ながらパワーエレクトロニクスに対 するニーズと超低損失電力素子の実用化のために必要な技術開発に関する調査研究を進 めた。 更に、産総研においては、将来の超低損失電力素子技術のための新技術開発を並行して 進めた。 これらの研究開発及び調査研究を含めたプロジェクト全体を統括するプロジェクトリ ーダーは、産業技術総合研究所 パワーエレクトロニクス研究センター 荒井和雄センタ ー長とした。 本プロジェクトにおける参加企業は、基盤技術開発としては、日立製作所、東芝、三洋 電機、昭和電工、デンソー、関西電力、日産自動車、新日本製鐵（平成 13 年度から）で あり、また素子化技術としては、日立製作所、三菱電機、新日本無線、沖電気工業（平成 13 年度より基盤技術開発から移行）である。 2.2.2 事業体制の妥当性について (1) 当該事業体制採用の理由 ①プロジェクトリーダー制 研究開発全体の方向付け・計画見直しや 予算策定を行い、各研究テーマの進捗状況 を把握・評価して各研究テーマ間の連携・ 調整を図るためには、プロジェクトの一元 電極 的な管理・運営が重要である。このため、 チャンネル抵抗 プロジェクト全体を統括するプロジェクト リーダーを置き、その強力な指導と適切な 材料科学 調整により効率的な推進を図った。 デバイス科学 ②ＵＰＲの結成 新しい半導体の研究開発を効率的に行う ためには、基板結晶作製技術・プロセス要 Si 素技術・基本デバイス作製の一貫した研究 理論値 開発方式が不可欠であり、各研究テーマ間 実際 SiC 欠陥 の相互調整と強力な連携が必要であった。 欠陥 原因 欠陥 有機的・効率的な運営を行うための一体運 除去 電極抵抗 チャンネル抵抗 営の組織として、プロジェクトリーダーの 理論値 下に産総研、民間企業及び大学の参加研究 者からなるＵＰＲを結成した。 耐 圧 ③基盤技術開発と素子化技術の並行開 基本デバイス作製 発方式による技術開発への取り組み 図 Ⅱ- 8 基板結晶成長・デバイスプロセス・ SiC 半導体 は Si 半導体とは著しく異な 基本デバイス作製の一貫研究の必要性 る性質をもつ材料であり、従来の Si テクノ ロジーの延長技術では素子化が困難である。素子化のための基盤技術を確立するために は、基板結晶作製技術、プロセス要素技術、素子機能の設計・評価技術にわたるブレー クスルーする技術開発が不可欠であった。また、基板結晶作製技術・プロセス要素技術・ 基本デバイスの特性は、互いにリンクしていて、実用化のために解決すべき研究課題は、 素子を試作することによって初めて明確になる場合が多いため、基板結晶作製技術・プ デバイスプロセス オン抵抗 基板結晶成長 − 25 − ロセス要素技術・基本デバイス作製を一貫して行い、効率的な開発を目指した（図Ⅱ− ８）。体制としては、要素技術のブレークスルーを目指す基盤技術開発とトータル技術 としての素子化技術の並行開発方式を採用（図Ⅱ−６）、これらを有機的に運営するこ とによって、実用化に必要な 課題の抽出とそのブレークスルー技術の開発、素子化技 術への適用を目指した。これにより、SiC などのワイドギャップ半導体の素子化基盤技 術を確立するとともに、優位性を実証した。 ④ 基盤技術開発（図Ⅱ−９） (a)産官学集中的研究体制 基盤技術開発は基板作製技術、プロセス要素技術及び素子設計評価技術が互いにリン クしており、さらにブレークスルー技術の開発には異業種、多様な専門家を取り込ん だ集中研究体制が不可欠であるので、産官学の研究者から構成される研究グループを 設けて、基板作製技術、プロセス要素技術、素子設計・評価技術の研究を行うことと した。 (b)専門的要素技術（大学等への再委託） 新しい半導体材料の基盤技術開発では、材料物性・欠陥の評価解析、表面・界面にお ける各種現象の解明、及び結晶成長機構の解明等の専門的学術的な取り組みが必要で あり、広範な分野の専門知識が不可欠である。各種物理現象の解明や評価解析技術の 分野において専門知識を有する大学に再委託することとし、各大学の保有する専門技 術を活用して研究開発の効率化を図った（図Ⅱ−１０）。 ⑤ 素子化技術：企業ポテンシャル活用研究体制 素子化技術における基本デバイスの作製には、現状のシリコンテクノロジー活用が有 効である。急速に進展している世界の開発の流れに対応するため、現状シリコンテクノ ロジーを保有し、設備インフラの整っている民間企業に再委託する企業ポテンシャル活 用研究体制を採用した。各民間企業の保有するポテンシャルを活用して研究開発の効率 化を図り、主として現状技術の高度化により基本デバイスを作製することとした。 ⑥ 実用化調査：次世代パワー半導体デバイス実用化調査 SiC 等のワイドギャップ半導体の実用化を促進するためには、システムサイドからの 超低損失電力素子としての仕様、周辺技術、及び応用システム等を明らかにすることが 必要である。これらの調査には、超低損失電力素子自体の研究開発とは異なった視点か らの取り組みが必要なことから、今までに国内外のエンジニアリングに係る技術開発、 調査、研究を推進してきている（財）エン振協に委託することとした。 ⑦ 革新的要素技術：超低損失電力素子革新的要素技術の研究 将来の超低損失かつ高速動作の電力素子開発に資するためには、新半導体材料の結晶 成長や素子化プロセスに関する革新的な要素技術の研究開発が必要であり、基盤技術開 発、素子化技術の研究開発と並行して超低損失電力素子新技術の開発を行うこととし、 各種の革新的技術開発で実績のある産総研が実施することとした。これにより、リスク の大きいシーズ技術にもトライする事ができる他、可能性の高まった技術を順次基盤技 術開発、素子化技術に移行して行くことにより、より先進的なデバイスプロセス開発が 継続的に可能となった。 − 26 − 素子化技術 革新的要素技術 基盤技術開発 基板作製技術 プ ロ セ 結晶成長新技術 ス 素子化プロセス新技術 要 新材料デバイス化技術 素 (Ｔｅｓｔ 特性評価新技術 技 Eleｍｅｎｔ TEG 大学・企業・公立 機関との共同研究 術 Ｇｒｏｕｐ) 接合FET MOSFET MESFET GaN-HEMT 素子設計・ 評価基礎技術 プロジェクト 図3-2 図 Ⅱ− 基盤研究の位置づけと役割分担 基板結晶 エピ成長 イオン注入 マイクロパイプ p+ エピ層 p+ エピ成長 n-エピ層 逆位相境界 宇宙科学研・田島Ｐ ＰＬによるエピウエハ の基板／エピ膜分離 評価 ＜不純物、欠陥、不均 一性＞ 京都工繊大・西野Ｐ 基板エピ結晶作製 ＜昇華近接法／ 高速・高純度＞ 素子構造 酸化膜形成 + p+ n n + 基板 京都大・木本AP 京都大・木本AP ＣＶＤによる高品 質、高速エピ成長 名工大・中嶋Ｐ イオン注入不純物のレーザーアニール レーザ・イオンビーム同時照射、レーザ アニールによる再結晶化、不純物活性化 ｺﾝﾀｸﾄ・電極形成 ゲート n+ p+ n+ n -エピ層 n+ 基板 欠陥 + p+ n 素子特性評価 ソース ゲート電圧=0 n+ p+ n -エピ層 n -エピ層 n + 基板 n + 基板 漏 れ 電 流 ドレイン 埼玉大・吉田Ｐ 分光偏光解析 ＜SiC酸化層：界面 SiC酸化層：界面 構造、光学的性質、 電気特性とプロセス の相関＞ 筑波大・磯谷Ｐ注） ESR（電子状態）評価 ESR（電子状態）評価 （ＳｉＣ結晶・界面・酸化膜 中の欠陥評価） 注入 ﾏｽｸ ドレイン電圧 京都大・村上Ｐ 低温で形成できる低抵抗 オーミック電極の形成技術 注）平成 14 年１０月より図書館情報大学が筑波大学に 統合 大阪電気通信大・松浦AP 大阪電気通信大・松浦AP ホール効果測定などから のアクセプタの情報を解析 評価 図Ⅱ−１０ 基盤技術における大学の役割 − 27 − ド レ イ ン 電 流 ゲート電圧 ドレイン電圧 長岡技術科学大・高橋P 長岡技術科学大・高橋P パワーデバイス特性評価と 応用の可能性、最適化検討 (2) 実施者選定の根拠（研究開発実績と位置づけ） ① 超低損失電力素子技術開発 基盤技術開発 (a)（財）素子協：財団法人 新機能素子研究開発協会 ２年間にわたり先導研究「ハードエレクトロニクス」として、シリコン素子と対比 して、ハード（過酷）な動作条件や使用環境においても高性能な特性を発揮できるエ レクトロニクス技術の構築のために必要な新しいハード（堅牢）な材料の素子化技術 およびこれらの材料の集積化技術に関する調査を行い、平成８年度、平成９年度先導 研究報告書「ハードエレクトロニクス」の２つの報告書にまとめた。さらに、平成８ 年度、平成９年度に国際ワークショップ「ハードエレクトロニクス」を開催し、国際 的に著名な研究者を多数集めて、SiC等のワイドギャップ半導体に関して材料研究から 素子化技術にいたる幅広い議論を展開した。 また、次世代産業基盤技術研究開発制度のもと、 「耐環境強化素子の研究開発」「３ 次元回路素子の研究開発」等、次世代にむけた革新的素子開発を数多く手がけてきて いる。このため、新機能を実現するための素子開発における技術的蓄積、研究開発管 理運営上のノウハウを保有していた。 (b) 産総研：独立行政法人 産業技術総合研究所 産業技術総合研究所（旧電子技術総合研究所）は、SiC や GaN 等のワイドギャップ半 導体の研究開発では多くの実績があり、関連の各種革新的技術開発で多くの成果を出 している他、SiC 半導体研究の基本的インフラを保有していた。また、多くの国家プロ ジェクトに計画立案段階から参画しており、プロジェクト運営上のノウハウの蓄積が 大きい。これらのことから、研究場所を提供すると共に（財）素子協と共同で基盤技 術開発を行う実施者とした。 (c) 基盤技術開発における研究開発の採択時の状況と当時の実績 (ｱ)基板作製技術の開発 国内外ともSiC単結晶成長研究は大きく分けて２つの課題に向けて注力されていた。 １つは中空貫通欠陥のマイクロパイプの低減を目的とした高品質化、もう１つは大口 径化である。マイクロパイプは転位芯が中空状になって形成されることが明らかとな っているが、その発生メカニズムは未だ不明な点が多かった。マイクロパイプ以外の 結晶欠陥に関する報告例は少なかった。一方、口径の拡大、軸方向の成長ともに径方 向への成長を利用して繰り返し成長を行うことにより、時間をかけてなされてきてい た。市販レベルでは米国クリー社が2インチ基板（マイクロパイプ密度100個／cm2）の 販売を開始していた。 ・デンソー SiCパワー素子研究を通じて基板の評価を行い、従来よりデバイス製造に適用可能 なSiC単結晶基板の研究として高品質化と大口径化の２点について取り組んでいた。 ・昭和電工 セラミックス材料としてのSiCの開発を進めており、また化合物半導体分野ではGaP 系LEDを中心に世界でもトップレベルのLED用エピタキシャルウェハ、チップを開発し てきた。それらで蓄積された技術を生かしながらSiCバルク単結晶の開発を行ってい た。 ・新日本製鐵 従来のSiC素子はｃ面(0001)上に作製されていたが、平成１１年秋にａ面(11-20)上 ではチャネル移動度が大幅に改善されることが分かったため、平成１３年度からa面 (11-20)についても研究開発を開始した。当該社は、従来よりSiC単結晶基板のａ面(1 1-20)結晶成長に関する研究開発を進めてきており、技術蓄積を有し、且つ有力特許 を保有していた。(図Ⅱ−16) (ｲ)プロセス要素技術の開発 − 28 − (ⅰ)薄膜成長制御技術（エピタキシャル成長技術） エピタキシャル成長装置として数社から２インチ基板を使用できるものが市販さ れていた。しかしながら残留不純物濃度のレベルやドーピング濃度の制御精度・均 一性に問題があり、改善の余地が多かった。 ・日立製作所 エピタキシャル成長は最重要技術の一つとして捉えており、縦形の CVD 装置を試 作し、6H-SiC のホモエピタキシャル成長を行っていた。 ・東芝 パワー半導体素子、DRAM、ロジック LSI など Si 半導体素子を中心とした幅広い研 究開発を行っており、エピタキシャル成長では LPE 法による高濃度Ｎ型層の形成を 実現していた。 ・三洋電機 6H-SiC のホモエピタキシャル成長技術の開発を進めていた。特に、LPE 法による 発光ダイオード用 pn 接合技術を開発し、成長条件を確立していた。 (ⅱ)界面制御技術 ・三洋電機 SiC を用いたデバイスの構築には、SiC 基板表面のミクロな評価が重要となる。 4H-SiC の SiC 基板の表面ダメージ層の除去技術、 結晶評価技術をすでに有しており、 理想的な表面・界面を SiC で実現する際の基盤技術を保有していた。 ・日産自動車 応用分野として有力な電気自動車（EV）の開発・実用化を目指している。SiC 研 究についても、留学により SiC のプロセス、デバイス技術を習得した SiC 研究者を 有しており、超低損失パワー素子の適用による電力利用効率向上、冷却システムの 簡略化を目指していた。 ・東芝 Si 半導体素子を中心とした幅広い研究開発を行っており、SiC の LPE による高濃 度 N 型層への Ni 電極オーミックで 1×10-6Ωcm-2 のコンタクト抵抗を実現していた。 (ⅲ)伝導度制御技術 伝導度制御の方法としては、選択性と汎用性からイオン注入が一般的であり、pn 接合形成技術として、高温(1000℃)イオン注入、高温アニールの効果が報告されて いた。しかし、残留欠陥の電気特性に及ぼす影響や、アニール過程における欠陥回 復機構等についての詳細は明らかになっていなかった。また高エネルギーイオン注 入についてはその事例がほとんどなく、問題点も明確になっていない状況であった。 ・日立製作所 イオン注入が素子化のための重要なプロセス技術であると着目し、アニール条件 および注入温度をパラメータとした場合の pn 接合の逆特性に及ぼす影響の検討、さ らに残留欠陥の構造に関する基礎検討を行っていた。Al イオン注入により pn 接合 ダイオードを形成し、注入温度、 アニール温度と逆方向特性の関連を検討していた。 (ｳ)素子設計・評価基礎技術の開発 ・東芝 パワー半導体素子、DRAM、ロジック LSI など Si 半導体素子を中心とした幅広い研 究開発を行っており、Si パワー素子用として開発したシミュレータを SiC 用に改造 して SiC パワー素子の電気特性の数値解析を行った実績があった。 ・関西電力 他社との共同研究を介して、Si の物理限界を凌駕する SiC 高耐圧 MOSFET を試作 していた。また Si パワー素子に関する高精度特性評価技術や不良解析技術の開発実 績を有していた。この過程で各種不良に遭遇し、SiC 素子特有の不良解析技術の必 要性を痛感していた。 ・沖電気工業 − 29 − 窒化物半導体素子は、大出力用の超高周波素子として、電力システムのエレクトロ ニクス化にとって重要な役目を果たすことが期待されていた。この分野を事業領域 としており、現時点で窒化物と同じ III-V 化合物半導体の GaAs 系超高周波及び超高 速 FET 素子に関して実用レベルの作製技術を有していた。また、GaAs on Si 等の格 子不整合系の結晶成長技術を提案しこれを確立していた。なお、SiC 基板上への窒化 物薄膜成長にはこの技術が広く使用されている。 (ｴ) 専門的要素技術（大学等への再委託） 本技術開発に必要な材料物性や表面・界面の評価解析技術、及び結晶成長や欠陥生 成機構の解明等の専門的要素技術は、各分野において専門知識を有する大学等の技 術を活用することとし、年度毎に必要性・妥当性を検討して、その分野の第一人者 と目される大学等に再委託を行うこととした。（図Ⅱ−10） （財）新機能素子研究開発協会 先進パワーデバイス研究所 薄膜成長制御 昭和電工 デンソー 新日本製鐵 (H13より参加) 素子設計・ 評価基礎技術 プロセス要素技術 基板作製 技術 三洋電機 東 芝 日立製作所 界面制御 三洋電機 東 芝 日産自動車 伝導度制御 日立製作所 東 芝 関西電力 沖電気工業 (H13 よ り 素 子 化 へ 移 行) 共同研究 独立行政法人 産業技術総合研究所 パワーエレクトロニクス研究センター 図Ⅱ−１１ 基盤技術開発における各社分担 ②超低損失電力素子技術開発 素子化技術 (a)（財）素子協：財団法人 新機能素子研究開発協会 上記に加えて、次世代産業基盤技術研究開発制度のもと、 「超格子素子の研究開発」 「量 子化機能素子の研究開発」等、次世代にむけた革新的素子開発を数多く手がけてきてお り、分散研方式の、研究開発管理運営上のノウハウを保有していた。 (b) 素子化技術における研究開発の採択時の状況と当時の実績 (ｱ)接合FET（日立製作所） （研究開発の状況） 高耐圧を目指した SiC スイッチング素子の研究開発においては、MOSFET が主流であ るが、接合 FET は低オン抵抗だけでなく、チャネル部に酸化膜−半導体界面を有しな いためにブロッキング時の絶縁信頼性の面でも優れているという利点を有している。 しかし、ゲートオフ利得が小さく、高耐圧化が容易ではないため、高耐圧素子の領域 では発表がなされていない状況であった。 （実施者の実績） 接合型 FET が SiC の利点を活かせることに着目し、シミュレーションにより素子特 性の検討を進めてきた。ゲートｐ層の構造を改善することにより、従来と同様のゲー トオフ利得であってもオン抵抗を大幅に低減できることを示した。また、高耐圧素子 − 30 − の開発に関する技術については、Si パワー素子を開発・実用化した多くの実績を有し ていた。これらの技術の概念および手法は SiC にも共通するものであり、高耐圧 SiC 素子開発に展開・活用することができる。さらに、SiC ダイオードを試作し、問題点を 摘出・検討してきた。加えて素子の設計技術、製造技術、ならびに評価技術について は Si 素子で実践しており、SiC の素子化においても研究開発遂行能力を有していた。 (ｲ)MOSFET（三菱電機） （研究開発の状況） MOSFET 素子は、SiC 材料の低損失性を最大限に利用できることから、SiC-MOSFET は 国内、国外でも活発に研究されており、様々な機関からの報告が行われていた。当時、 ようやく、Si の理論限界を上回る特性を持つ素子試作の報告がされ始めていたが、SiC 材料本来の特性を反映した低損失な素子特性が報告されるには到っていなかった。こ のため、国内、国外において、MOS 界面の基礎、実用両面にわたり研究が続けられてい た。 （実施者の実績） 高温動作素子を目標に、平成６年より SiC 素子の研究開発を行ってきていた。この ため、素子化のためのプロセス基盤技術としての研究開発を行ってきており、これら の技術は超低損失電力素子開発にも適用可能である。また、Si パワー素子においては、 様々な電力容量、応用分野で、最先端の開発、納入実績を有しており、SiC 超低損失電 力素子の研究開発を効率良く行う能力を有していた。 (ｳ)MESFET（新日本無線） （研究開発の状況） 国外、特に米国から高周波素子として MESFET、SIT(Static Induction Transistor)、 JFET(Junction FET) の研究が報告されていた。MESFET は構造が簡単で、微細加工が容 易なため高周波素子に適している。しかし、それまでの試作結果を電力密度の観点か ら整理してみると、Si や GaAs に比べ SiC の電力密度は数倍になっているが物性値限界 には到達していなかった。この原因として、MESFET 動作時における低電界下での電子 の低い移動度と低い不純物濃度がある。高品質のエピタキシャル膜と不純物濃度の良 く制御された成膜技術、さらに高品質な絶縁基板と電極形成技術などの実用レベルで の確立が求められていた。 （実施者の実績） 電力用マイクロ波電子管、携帯電話などのマイクロ波 GaAsIC 及びシリコン IC を主 業務としているため、半導体材料技術、素子製作技術及び電力マイクロ波技術の蓄積 が大きく、これら素子の応用回路についても経験が豊富であった。これら半導体とマ イクロ波の二つの分野を統合してマイクロ波 SiC 素子の研究開発を効率的に推進でき る国内で数少ない企業である。平成８年度から先導研究に参加し、SiC 研究を推進して きた。高効率、高出力の高周波 SiC・MESFET 開発を目指し、素子製作上の問題点の明 確化と解決策立案を進めていた。 (ｴ)GaN-HEMT（沖電気工業） GaN 素子は、携帯電話基地局における数ギガ帯（数十Ｗまで）デバイスとしての可能 性から研究開発の急速な進展がみられた。平成 12 年度まで、基盤技術開発において素 子形成要素技術開発、HEMT 素子の設計、試作、評価に取り組んでいたところ、具体的 な素子のイメージが固まり、素子化へのステップが開けてきたことから、素子化技術 のグループにおいて技術開発を進めることにした。 実施者の実績については、上記基盤技術開発の項参照。 ③超低損失電力素子技術開発 次世代パワー半導体デバイス実用化調査 (a)（財）エン振協：財団法人 エンジニアリング振興協会 パワー半導体デバイスに関する応用システム・各種周辺技術等の調査、及び要求され る仕様・技術課題、将来展望等を明らかにするためには、民間企業、大学、研究機関等 − 31 − に所属する有識者、研究者等により委員会を組織しての広範な調査研究が必要であり、 産官学の連携が不可欠である。(財)エンジニアリング振興協会は、エンジニアリング専 業、造船重機械、鉄鋼、産業機械、電機・通信・計装、大手商社等我が国のエンジニア リングに関係する各種業界の主要な企業を会員として擁し、創立以来、国内外のエンジ ニアリングに係るあらゆる課題に対する技術開発、調査、研究を推進してきていた。こ のため、超低損失電力素子の応用分野として期待される産業機器・システムの調査に関 する技術的蓄積、ノウハウを保有していた。 ④超低損失電力素子技術開発 革新的要素技術の研究 (a) 産総研：独立行政法人 産業技術総合研究所 産業技術総合研究所（旧電子技術総合研究所）は、SiC や GaN 等のワイドギャップ半 導体の研究開発では多くの実績があり、関連の各種革新的技術開発で多くの成果を出し ていた。特に、立方晶 SiC の高品質化や窒化物半導体の MBE 成長技術、ダイヤモンドの CVD 成長技術等で近年顕著な成果があった。また、今までに多くの国家プロジェクトに 計画立案段階から参画してきており、プロジェクト運営上のノウハウの蓄積が大きい。 − 32 − 経済産業省 産業技術環境局 独立行政法人 産業技術総合研究所 研究開発課 超低損失電力素子技 術開発検討会 新エネルギー・産業技術総合開発機構 新電力技術開発室 委託【基盤技術開発】 【素子化技術】 委託【次世代パワー半導体 デバイス実用化調査】 （財）新機能素子研究開発協会 （財）エンジニアリング 振興協会 プロジェクトリーダー:産業技術総合研究所 ﾊﾟﾜｰｴﾚｸﾄﾛﾆｸｽ研究ｾﾝﾀｰ ｾﾝﾀｰ長 荒井和雄 総合調査研究委員会 素子化技術調査 研究委員会 超低損失電力素子技術開発研究体（ＵＰＲ） 再委託【素子化技術】 【基盤技術開発】 先進パワーデバイス 研究所 出向・併任研究員 昭和電工、デンソー、 日立製作所、 23 三洋電機、東芝、 日産自動車、関西電力 新日本製鐵 パワーエレクトロニ クス研究センター 次世代パワー半導体 デバイス実用化 調査委員会 接合ＦＥＴ 日立製作所 ＭＯＳＦＥＴ 三菱電機 ＭＥＳＦＥＴ 新日本無線 再委託【基盤技術開発】 埼玉大学、京都大学 京都工芸繊維大学 筑波大学 宇宙科学研究所 大阪電気通信大学 名古屋工業大学 長岡技術科学大学 図Ⅱ−１３ ＧａＮ－ＨＥＭＴ 沖電気工業 「超低損失電力素子技術開発」開発体制（平成１４年度） − 33 − 2.3 研究の運営管理 2.3.1 委員会の運営 研究開発をプロジェクト実施者の意向、考えのみで進めることは、プロジェクトを取り 巻く状況及び将来の実用化ニーズ等を必ずしも的確に判断できるとは言い難い。急速に進 展している世界の潮流に対応し且つ主体的に研究開発を進めるためには、本分野に造形の 深い学界、産業界などの有識者の意見を踏まえながら、プロジェクトの的確な推進に努め る必要がある。そのために以下の委員会を設けた。 (1)ＮＥＤＯにおける委員会 プロジェクト全体の運営、計画、進捗状況を評価するため、ＮＥＤＯ内に大学や電力 業界の有識者による「超低損失電力素子技術開発検討会」を設置した。研究開発方針の 審議や計画見直し、プロジェクトの進捗・成果に関する評価を行い、広い視野からの研 究開発推進に努めた。具体的には年２∼３回開催して、プロジェクト進捗状況の評価、 研究開発遂行上の課題を審議し、以後の計画、運営方針にフィードバックした。また、 年度末には当該年度の進捗状況・成果に関する評価を行い、次年度の計画策定に反映さ せた。 (2)（財）素子協における委員会 研究開発の方向付けと促進を図るため、プロジェクト参画機関（産総研、 （財）素子協、 民間企業）の研究開発実行責任者、及び再委託先大学で構成する超低損失電力素子技術 調査研究委員会として、共通基盤技術研究の「総合調査研究委員会」と「素子化技術調 査研究委員会」を設置した。プロジェクトリーダーが主催して、研究開発全体の計画立 案、予算案の策定と調整、各研究テーマの開発進捗状況の把握と問題点解決策の検討、 各研究テーマ間の連携・調整を行っているほか、 「総合調査研究委員会」では共通基盤技 術における各要素技術のブレークスル−技術開発を取り扱い、 「素子化技術調査研究委員 会」では各基本デバイスにおける優位性実証に向けた討議を行った。また、両委員会を 年４∼５回合同で開催することにより、基盤技術開発と素子化技術開発各々における情 報・問題点の共有と、両者間の連携強化を図った。更に、内１回は再委託先大学の研究 内容報告も加え先進研、産総研、大学、民間企業相まみえてブレークスルーに向けて討 議を行った。これらにより、素子化技術からの基礎要素技術に対する研究課題のフィー ドバック、及び基盤技術開発成果の素子化技術への円滑な技術移転を促進すると共に大 学の専門知識の有効活用を図った。 (3)（財）エン振協における委員会 実用化へのシナリオとロードマップの作成、超低損失電力素子を用いた新しいシステ ムの検討、素子への要求仕様、役割の提案、導入による経済的効果等を重点的に調査す ることを目的とし、産官学の専門家より成る次世代パワー半導体デバイス実用化調査委 員会を設置して全体の取りまとめを行った。 委員会の下に分科会を設け、平成１０∼１１年度は、第一分科会では、社会システム、 経済システム、国際問題、文化等の側面から、第二分科会では、技術的側面から調査を 行った。 平成１２∼１３年度は調査の進捗にともなって応用システム分科会、実用化技術分科 会を設け、その下にワーキンググループを編成し、各々超低損失電力素子を用いた応用 システム、システムに係わる周辺技術に関する調査を行った。 平成１４年度は作業検討部会を設け、その下にワーキンググループを編成し、より具 体的な応用システムの仕様、周辺技術を調査し、ロードマップの作成を行った。 2.3.2 研究開発の一体的運営 本プロジェクトのような新半導体素子の基盤技術を確立する研究開発では、材料技術・ 要素プロセス技術・デバイス作製技術の一貫研究開発、及び各研究テーマ間の相互連携が 必要であることから、プロジェクトリーダーの下にＵＰＲを構成して研究開発の一体的運 − 34 − 営を行った。 プロジェクトリーダーはプロジェクト全体を統括しており、前記「総合調査研究委員 会」「素子化技術調査研究委員会」を主催して、研究開発全体の方向付け・計画見直しや 予算策定を行ってた。また、研究開発における４つの研究課題（基盤技術開発、素子化技 術開発、革新的要素技術開発、実用化調査研究）間の連携を図り、有機的・効率的な運営 を遂行した。 各研究テーマの進捗状況把握と相互調整・連携強化を行うため、ＵＰＲ技術検討会を月 １回程度の頻度で開催した。プロジェクトリーダーが主催し、各研究テーマの進捗状況を 把握・評価して各研究テーマ間の連携・調整を図った。さらに、技術的問題の掘り下げた 議論を行い、その解決策と協力方法について討議し、必要に応じて外部の専門家を招聘し て各界の専門知識の活用も図った。 また、産総研、大学、（財）素子協からプロジェクトリーダーを補佐するサブプロジェ クトリーダーを選任し、週１回のミーティングにてプロジェクト遂行上の問題や緊急課題 を協議・対応した。 2.3.3 相互連携 前述のように材料技術・要素プロセス技術・デバイス作製技術の相互連携が必要である ことから、基盤技術開発（産官学集中的研究体制）、素子化技術開発（企業ポテンシャル 活用研究体制）、再委託大学間の連携は必須であり、上記ＵＰＲ技術検討会、及び「総合 調査研究委員会」 「素子化技術調査研究委員会」合同委員会にて、相互の計画調整、協力 方法について協議し、相互の連携の促進を図った（図Ⅱ−１３）。 基盤技術開発と素子化技術間においてはデバイスプロセス上の問題点を合同で検討し、 実用的なプロセス技術の開発を行った。基盤技術開発の成果である金属―半導体間コンタ クト抵抗低減技術を、各素子化技術と協力して各基本デバイスに適用した。また、基盤技 術開発における各要素技術テーマ間でも連携を進めており、エピタキシャル成長、MOS 界 面制御グループの連携により、まだエピウエハが市販されていない特殊面方位での高性能 MOSFET 特性の実証に成功をおさめた。さらに、基盤技術開発グループ全体の連携で自前の 高品質基板に自前のプロセスで基本デバイスを作成し、デバイスの電気特性と結晶・プロ セスの品質との相関を調べ、成果を上げた。基盤技術開発と素子化技術との技術相関関係 を図Ⅱ−１４に示す。 さらに、基礎的な研究開発におけるブレークスルー技術の開発には、素子構成材料の物 性や表面・界面の評価解析、及び各種物理現象の解明が不可欠である。これらと各要素プ ロセス、素子特性との相関を解析し、各要素技術開発にフィードバックすることが必要で あった。このため、本分野に造詣の深い大学に再委託して、保有する専門知識を活用する とともに、基盤技術開発・素子化技術との連携を図った（図Ⅱ−１０参照）。 なお、本プロジェクトでは個別の研究課題が計画通りに進捗しないと全体計画に支障 をきたすため、各研究課題間相互の連携を図るとともに、他方、競争的な運営を取り入 れ活性化を図った。すなわち、各年度における予算配分については、ＮＥＤＯ検討会の 意見を踏まえて、全体計画上の重要度、各研究テーマの進捗状況・成果などを基に検討 討議し、プロジェクトリーダーが判断する体制とした。 − 35 − フィードバック 素子形成プロセス デバイス特性 素子構造 基板･エピ成長 素子特性評価 デバイス特性 基盤技術開発 次世代パワー半導体デバイス 実用化調査 要素プロセス技術 エピ成長、界面制御 基板供給 解析・ 評価手法 革新的要素技術の研究 素子化技術 接合ＦＥＴ（日立製作所） MOSFET（三菱電機） ＭＥＳＦＥＴ（新日本無線） GazN-HEMT（沖電気工業） 材料特性 再委託大学 材料物性・欠陥評価 表面・界面解析 結晶成長技術 応用技術検討 界面・物性制御 不良解析・評価 超低損失電力素子技術開発研究体（ＵＰＲ） 図Ⅱ－1３ 超低損失電力素子技術開発研究体（ＵＰＲ）における連携及び実用化調査との連携 M O S界面制御技術 C V D 基礎データ収集 界面準位評価技術 基板洗浄法確立 横型H W 炉立ち上げ 燐I.I.で38Ω/ □ 高温H 2 焼鈍効果発見 n型オーミック確立 H 12 inprocessエッチング 単結晶分離技術 実用レベルエピ技術 確立 高エネルギー 大電流I.I.装置 H 13 1/2インチM P 無 M P閉塞技術 大口径化80m m φ 高速エピ70µm/h (11-20)面エピ技術 H 10 H 11 成長プロセス観察 （Ｘ線トポ） H 14 2インチM P無 大口径化4インチ エピ成長技術 M /S界面（オーミック） 伝導性制御技術 燐イン注入技術開発 結晶作製技術 成長炉立ち上げ 高速高品質エピ 技術確立 高耐圧低リーク 電流接合形成技術 エピ成長 (0001)面 µ=48cm 2 /V s (11-20)面 µ=160 B C h an(11-20)面µ= 216 信頼度試験 各種プロセス適用 界面準位起源解明 M O S信頼性評価 プロセス適合評価 素子特性評価 高速制御特性 素子特性評価 素子構造形成 表面安定化膜 低抵抗オーミック 図Ⅱ−１４ H 13 2k V , 70m Ωcm 達成 H 14 2kV,43mΩcm2達成 MOS FE T H 10 M O SFE T 設計 H 11 D M O SFE T 試作 H 12 エピチャンネル検討 H 13 1k V , 100m Ωcm 2到達 2 H 14 1.9kV,40mΩcm 達成 電極形成 高周波特性 イオン注入 接合型 H 11 高耐圧終端技術 H 12 ゲート構造最適設計 FET 2 電極形成 基板結晶 エピ成長 盤 技 術 開 発 H 10 JFE T 基本設計 素子構造形成 酸化膜形成 基 素子設計・評価技術の確立 厚膜成長 イオン注入 デバイスシミュ レーション技術確立 （物性値確立） 電極形成 酸化膜形成 エピ成長 物性評価T EG 作製 物性値測定 9.5×10 -6 Ωcm 2 深接合形成 イ オン注入 素子不良解析装置開発 n型3×10-7Ωcm 2 ｐ型オーミック確立 基本素子(T E G )試作に開発プロセスを適用し評価する プロセス基礎技術の確立 基板作製基礎技術確立 深い準位評価技術 （IC TS）確立 7×10 -7 Ωcm 2 B C h anM O S でµ=140 深いI.I.欠陥解析 設計・素子評価 微細加工 素子特性評価 基盤技術開発と素子化技術の関連 − 36 − M ES FET H 10 H 11 H 12 H 13 H 14 M E SFE T 設計 M E SFE T 試作 1W /m m 達成 4.6W /m m 達成 Si ,G aA sの10倍目標 5.1W/mm達成 素 子 化 基 盤 礎 技 術 開 発 ３．情勢変化への対応 本プロジェクトの技術開発の進展、世界的な技術動向に対応して基本計画を変更し、(１) 具体的数値目標の設定、 （２）超高周波用 GaN-HEMT の素子化技術開発、 （３）MOSFET のチャ ネル移動度向上に有効な結晶成長技術の開発を行うこととした。本分野の開発進展に対応 することにより、世界最高レベルの研究開発を維持・促進することが可能となり、また研 究開発進捗状況の客観的な把握を可能とした。 3.1 具体的数値目標の設定 平成 10 年 6 月 4 日制定の基本計画（平成 11 年 10 月一部改正、成果の帰属の削除（成果 はＮＥＤＯ及び受託者との共有となる） ）は、大略的な目標（２インチマイクロパイプ無し 基板実現のための高品質化技術、実用技術に発展しうるプロセス要素技術、基本デバイス のオン抵抗値が同構造、同耐圧の Si 素子のほぼ 1/10 を目安等）を設定していたが、プロ ジェクトの技術開発が進展したことに伴い、実用化の観点から妥当と思われる具体的な数 値目標を設定して、技術開発の成果を客観的な観点から評価できるようにするため、平成 13 年 3 月に基本計画の変更を行った。変更後の基本計画については別紙１を参照。 3.2 GaN-HEMT の素子化技術移行 本プロジェクトは SiC をフロントランナーと位置づけ、プロジェクトの中心に据えてい るが、GaN やダイヤモンドについても技術動向を睨んで適宜、取り組んできた。 特に GaN については、ギガヘルツ（GHz）帯高出力素子としての基盤技術開発に取り組ん でいたが、平成 12 年度までの要素技術開発、HEMT 素子の設計、試作、評価により基本素子 としての特性を確認することができ、素子化へのステップが開けてきた。実用化の可能性 が出たことから、素子化技術のグループにおいて技術開発を進めることとし、基本デバイ スを作製して、その優位性を実証するとともに、プロセスにおける技術課題（経済性に関 するものを含む）を明らかにすることとした。 GaN 素子は携帯電話の基地局における数ギガ帯（数十Ｗまで）デバイスとしての可能性が 出てきたことから研究開発の急速な進展がみられる。世界的にみても、GaN 等の窒化物半導 体ヘテロ構造を用いた２次元電子ガス系の特性評価や素子化プロセスの研究が急速に進展 し、特に米国において高出力高周波デバイス応用のポテンシャルが素子構造レベルで実証 されてきた。加えて、欧米では国家資金が窒化物半導体電子デバイスの研究開発に投入さ れ始めた。また、GaN は高周波素子として SiC と競合するが、後者（SiC）はさらなる高出 力（百Ｗ以上）が期待でき、前者（GaN）は超高周波応用が期待できるため、両者は棲み分 けすることが可能である。（図Ⅱ-15） 高出力・低損失・高周波素子開発は情報化社会の重要かつ緊急な課題である。基板作製 技術が成熟していないために大口径素子の作製が難しい現状では、小面積で素子が作製で きる高周波素子は、実用化への突破口と成りうると推測している。 １０Ｋ ダイヤモンドデバイス 放送地上局 １Ｋ 平均電力(W) SiCデバイス １００ 移動体通信衛星 通信地上局 進行波管 通信放送衛星 １０ GaNデバイス 携帯テレビ電話 携帯用通信端末 携帯用通 無線アクセスシステム Ｓｉデバイ デバイ ス １ 信端末 GaAsデバイス Siデバイス ０．１ 0.1 車載センサ 1 10 動作周波数（GHz） 100 図Ⅱ−１ 図2−7 高周波デバイスの位置づけ ― 37 ― 3.3 新規結晶面基板の作製技術開発 従来の MOSFET をはじめとする SiC 素子は、 c 面と呼ばれる(0001)面上に作製されていた。 この場合、チャネル移動度と呼ばれる MOSFET 素子に必要な性能が低く、その改善が最重要 の課題である。こうした中、1999 年秋、a 面と呼ばれる (11-20)結晶面上に作製した SiC −MOSFET が発表され、チャネル移動度の大幅な改善ができることが報告され、世界的な注 目を集めた。しかし、a 面結晶成長技術は未成熟であり、且つ結晶成長時に結晶欠陥（積層 欠陥）が多数発生する問題がある。この問題の解決、及びｃ面成長結晶の a 面切り出しで は大型結晶基板が得られないという問題の解決を目指して、平成１３年度から a 面結晶成 長についても研究開発を開始した。ａ面結晶成長に関する開発を効率的に行うために、開 発実績・技術蓄積を有し、且つ有力特許を保有する新日本製鐵（株）が新たに参画した。 基板作製技術開発グループとして、従来からのｃ面結晶成長技術と連携を取りながら研究 開発を推進することとした。 ｃ 面（0001 面） （従来） ｃ面（従来） ａ 面（11-20 面） （新規） ａ面（新規） 図2−8 図Ⅱ−１６ 4H-SiC(六方晶)結晶面方位 ４．今後の事業の方向性 本プロジェクトのうち平成 13 年度までを評価対象として、 「経済産業省技術評価指針」に 基づき、外部有識者・専門家で構成する委員会による「中間モニタリング評価」 （METI 評価） が、平成 13 年 12 月から平成 14 年 3 月まで経済産業省で行われた（評価基準、手法等の詳細 については「５.中間・事後評価の評価項目・評価基準・評価手法及び実施時期」参照）。本評 価で提言されたコメントをＮＥＤＯにて以下のとおりまとめ、対処方針を立ててその後のプ ロジェクトの進捗への反映を図った。 4.1 今後の研究開発の方向等に関する提言 ①本プロジェクトにおいては、要素技術間の有機的な関係も一部では見られると評価でき るが、各々の要素技術が一体化して機能するフローが想定されるべきではないかと考え られる。 ②ＳｉＣは次世代の半導体材料として戦略的に非常に重要な開発課題であり、今回確立し た、あるいは確立しつつある要素技術は極めて重要である。さらに、Ｓｉ等とは特性が 全く異なるワイドギャップ半導体を用いた素子開発の基盤技術としても、世界最高レベ ルの素晴らしい技術が蓄積されつつあり、それらの技術は、今後、超低損失パワーデバ イス実現の可能性をより明確にしていくものと考えられる。そのためには、良質のＳｉ Ｃ基板をどのくらい供給できるかがキーポイントであり、この意味で基板製造について さらなる研究開発の強化が必要と考えられる。 ③本プロジェクトがＳｉＣやＧａＮという重要な技術を扱っているにもかかわらず、プロ ジェクトの目的が「省電力」であることから、その展開範囲が限られてしまっている。 高周波デバイス、光デバイスなどの研究開発が並行して進められるよう、他のプロジェ クトとの連携、目的や目標設定などの見直しを加えるべきではないかと考えられる。 ― 38 ― ④次世代パワー半導体デバイス実用化調査では、ＳｉＣデバイスやＧａＮデバイスの特徴 のＰＲによる適用分野の模索だけでなく、実際に実用化に持っていくための戦略を客観 的に調査することを期待する。また、次の開発ステップに向けて、コスト的な要因を含 めた検討及びロードマップの作成を検討することが望まれる。 4.2 今後の研究開発の方向等に関する提言への対処方針 ①に対して ＰＬが主催する技術検討会において、各テーマに進捗状況の把握・調整、テーマ間の 連携・調整を行っている。また、要素技術開発の一体化推進については、集中研方式に よって実現しているが、より有機的に作用するルールとして、委員会や、技術検討会の 開催回数を増やし、よりリアルタイムでの研究開発連携・調整を図ることとした。その 結果、要素技術開発においては実用技術に発展しうる世界最高の成果を上げている。 ②に対して ＳｉＣ単結晶成長の課題はマイクロパイプの低減であるが、発生メカニズム解明のた めの革新的要素技術として、X 線トポグラフィー法を用いた成長モニタリング手法、プラ ズマＣＶＤ法によるＳｉＣエピタキシャル成長法を開発しており、今後も革新的な技術 の適用を図って、実用化に資する高品質かつ大口径の基板作製技術の確立を目指すこと とした。その結果、プロジェクト独自の単結晶分離成長技術をベースに、計算機による 炉内シミュレーションを行い炉内構造の最適化を図るとともに、高品位長尺成長技術、 新規結晶面成長技術を総合することによって、４インチ大口径結晶性長技術、２インチ 高品質結晶成長技術を実現した。 ③に対して 本プロジェクトはＳｉＣ、ＧａＮという新材料による開発であり、まずは本プロジェ クトの「基盤技術開発」、 「素子化技術開発」に集中して研究を行うことが妥当と考える。 ④に対して 実用化へのシナリオ検討、導入量と導入効果の想定をＨ１２∼Ｈ１３年度に実施して おり、Ｈ１４年度はＳｉＣの特徴を活かせる応用先に絞込み、コストを含んだ実用化へ のシナリオとロードマップ作成を実施計画していた。これに伴い、ＳｉＣの特徴を活か せる応用先としての自動車（ＥＶ、ＨＥＶ、ＦＣＥＶ）ＣＰＵ電源、モータ制御インバ ータ等に絞込み、実用化へのシナリオを検討してロードマップを作成した。また、２０ １０年以降においては、ＳｉＣ等の超低損失電力素子実用化に対し、大きな期待がある ことを明らかにした。 以上、本プロジェクトは現行通り継続して行い、早期実用化を目指すにあたって、さらな る加速的な推進を行うこととした。 ５．中間・事後評価の評価項目・評価基準・評価手法及び実施時期 5.1 平成 13 年度「中間モニタリング評価（METI 評価）」 本プロジェクトの評価が、 （経済産業省技術評価指針（平成 13 年 5 月 28 日経済産業省告 示 428 号） 、以下「評価指針」という。）に基づいて以下の通り行われた。 (1) 実施時期 第１回評価検討会（平成 13 年 12 月 27 日） ・評価制度、評価の在り方、評価項目、評価の手順等について ・評価の分担、評価コメント、評点法等について ・プロジェクトの概要説明について ・質疑応答 第２回評価検討会（平成 14 年 1 月 16 日） ・プロジェクトの詳細説明について ・質疑応答 ・メンバーによる意見交換 ― 39 ― 産業構造審議会 評価ワーキンググループ（平成 14 年 3 月 22 日） 評価報告書（案）審議 ・評価報告書（案）審議及び確定 ・評価全般に対する提言等 (2)評価項目・評価基準 「研究開発事業評価における標準的な評価項目、評価基準」 （平成 13 年 8 月 27 日 産 業構造審議会 産業技術分科会 評価小委員会）及び要素技術等について評価を実施し た。評価項目、評価基準については以下の通りである。 ①事業の目的・政策的位置づけ ・国の事業として妥当であるか。 ・事業目的・政策的位置づけは、妥当なものであるか。 ②研究開発目標、計画の妥当性 ・研究開発の目標は妥当か。 ・研究開発計画は妥当か。 ・情勢変化への対応は妥当か。 ③研究開発実施者の事業体制・運営の妥当性 ・研究開発実施者の事業の体制は妥当か。 ・研究開発実施者の運営は妥当か。 ④計画と比較した達成度、成果の意義 ・計画と比較した目標の達成度 ・要素技術から見た成果の意義 ・成果の普及、広報 ⑤成果の実用化可能性、波及効果 ・成果の実用化可能性 ・波及効果 (3)評価方法 評価検討会において、研究開発実施者からの資料提供、説明及び質疑応答、並びに委 員による意見交換が行われた。それらを踏まえて「研究開発事業評価における標準的評 価項目・評価基準」及び要素技術等について評価を実施し、併せて５段階による評点方 法を実施し、評価ＷＧにおいて評価報告書（案）を審議、確定した。 なお、評価の透明性確保の観点から、知的財産保護の上で支障が生じると認められる 場合等を除き、評価検討会と評価ＷＧを公開とし、評価指針に基づき委員と研究開発実 施者が対等の立場で意見を交換する形で審議が実施された。 さらに、評価報告書を公開することした。 (4)評価結果 総合的には、中間段階としてみれば研究開発の進捗は妥当であり、最終的な目標の達 成も期待できるという評価であった。しかしながら、この分野の技術開発は急速である ため、現在までの成果に満足せず、世界に先んずる成果を上げる努力を、そして、成果 の実用化や産業への貢献という観点からは生産性の高い技術開発を期待するというこ とであった。 5.2 事後評価 本プロジェクト終了後、平成１５年度に「事後評価（ＮＥＯＤ・産総研評価）」を行う予 定である。 ― 40 ― Ⅲ．研究開発成果について １．事業全体の成果 本プロジェクトでは、電力系統、産業、民生、通信各分野で使われている電力を利用・制 御するシステムにおける主要な損失源である電力変換装置部分の損失を低減し、電気エネル ギーの効率的利用とシステムの小型化による省エネルギー、省資源化を図るための超低損失 電力素子の開発を目指した。本プロジェクトでは超低損失電力素子の実用化に繋がる基盤技 術として、 「基板作製技術」 「プロセス要素技術」 「素子設計・評価基礎技術」からなる「基盤 技術開発」と、「接合 FET 基盤技術」「MOSFET 基盤技術」 「MESFET 基盤技術」からなる「素子 化技術」（平成 13 年度より「GaN-HEMT 基盤技術」を追加）の研究開発、実用化の方向性を明 確にするための「次世代半導体デバイス実用化調査」、及びリスクの大きなデバイス化要素技 術の可能性を追求する「革新的要素技術」を実施してきた。 1.1 基盤技術開発 SiC 等のワイドギャップ半導体による超低損失電力素子実現へのブレークスルーをもた らす基礎要素技術として、SiC ウェハを得るための基板作製技術、素子特性実現へのキーと なる要素プロセスを確立するためのプロセス要素技術、及び素子の基本構造を設計するため の素子設計・評価基礎技術の研究開発を実施してきた。 代表的成果としては、基板作製技術開発では、成長初期の欠陥を制御する等の高品質化技 術を開発し、口径 2 インチでマイクロパイプ密度＝０個を達成し、また大口径化技術とし ては、４インチまでの単結晶成長を実証した。また、プロセス要素技術開発においては、 素子作製に重要なエピタキシャル成長の基本技術を確立し、さらに、ゲート酸化後の特殊 熱処理技術による界面制御技術の開発と、埋め込みチャネルの構造シミュレーション・設 計技術の開発により、従来の 6∼7 倍にあたる 216cm2/Vs のチャネル移動度を達成した。ま た、コンタクト抵抗では、金属／ＳｉＣ界面制御技術を開発し、n 型（ρc＝3.3×10―７Ωcm2） 、 ｐ型（ρc＝9.5×10―７Ωcm2）共に最終目標値を達成した（世界最小レベル）。シート抵抗値 についても最終目標値を達成しており、これにより SiC-MOSFET のオン抵抗の三大要素（コ ンタクト抵抗、シート抵抗、チャネル移動度）解決の目途を得た。また、超低損失電力素 子技術のための専門的個別要素技術に関し、大学における技術シーズ、ノウハウを取り入 れるべく、再委託によりいくつかの大学と連携して研究開発を実施した。 1.2 素子化技術 SiC 等のワイドギャップ半導体の優位性を実証するため、３種類の基本素子（接合 FET、 MOSFET、MESFET、平成１３年度より GaN-HEMT を含む４種類）に関する設計・作製プロセス 技術の研究開発を実施してきた。 その結果、４種類の基本素子（接合 FET、MOSFET、MESFET、GaN-HEMT）の製作プロセスを 構築し、計算機シミュレーションにて素子構造を設計して基本構造素子を製作し、基本的 な素子動作特性の確認と素子作製上の課題を抽出した。これによって、素子化のための重 要な要素技術の問題点が明らかになり、微細加工技術、表面・界面処理技術、オーミック 電極形成技術等、今後の基礎となる汎用性のある技術が開発できた。また、個別要素技術 開発及び基盤技術開発の成果を適用したトータルプロセス技術開発を進め、素子構造の最 適化と併せての素子性能向上により、最終目標を達成した。 1.3 次世代パワー半導体デバイス実用化調査 電力素子を用いた各種システムの現状および将来動向について調査を行い、パワー半導 体デバイスの役割と将来展望を明らかにした。また、次世代パワー半導体デバイスにより 可能となる新しい応用システム、及び周辺技術に求められる仕様、開発課題を調査・検討 し、具体的な応用システムのロードマップを作成した。これらの調査により、将来の電力 変換を必要とするあらゆる分野において超低損失電力素子が期待されており、実用化のニ ーズが極めて高いことが判明し、技術的課題の解決がなされれば導入は徐々に加速され 2010 年頃から本格的な普及が開始するであろうと推測された。 ― 41 ― 1.4 超低損失電力素子革新的要素技術の研究 革新的要素技術では、将来の超低損失電力素子技術開発のためのリスクの高い要素技術 として、結晶成長新技術、素子化プロセス新技術、新材料デバイス化技術、特性評価新技 術の研究を行い、昇華法における結晶成長モニタリング手法等、そこで開発された新要素 技術を基盤技術開発、或いは素子化技術に技術移転してきた。 ― 42 ― 白 抜 必要不可欠な要素技術 枠囲み 既存技術の高度化 プロセス要素技 エピ成長 技 術 伝導度 制御技術 界面制御技術 酸化膜形成 エ ピ 成 接合FET 接合FET イオン注 酸化膜/ 酸化膜/SiC界面制御 SiC界面制御 ゲート酸化 高温注入技術 低抵 抗オーミ ッ 酸化膜形成 エ ピ 成 基板評価 高品質化技術 新成長技術 素子特性評価 素子構造形成 基板作製技術 高品質基板 大面積化 設計基礎データ シミュレーションモデル 低抵 抗オーミ ッ 深接合形成 基板結晶 電極形成 厚膜成長 大電力 素子設計･評価基礎技術 電極形成 U-MOS構造 MOSFET 中電力 高速制御 素子特性評価 素子構造形成 イオン注 金属/ 金属/SiC 界面制御 絶縁性エピ層形成 ショ ットキー 電 表面安定化膜 エ ピ 成 電極形成 MESFET 高周波 選択エピ パッシベーション膜 微細加工 イ オ ン 注 端面処理 成長 中ドーピ ン 図Ⅲ‐ １ SiC電力 素子技 ― 43 ― 低抵 抗オーミ ッ リソグラフィ エッチング マスク形 素子特性評価 1.5 自主目標の設定 プロジェクト推進に係わる根幹的な目標は基本計画に掲げてあるが、各要素技術開発に おける課題は多岐にわたっており、要素技術における重要な課題毎の進捗状況・達成度を 明確にすることが必要である。超低損失電力素子技術開発検討会における検討結果を基に、 重要課題の抽出と課題毎の具体的な自主目標を設定した。 平成 15 年 2 月までに得られている代表的成果を以下に示す。 ２．研究開発項目毎の成果 2.1 基盤技術開発 SiC等のワイドギャップ半導体による超低損失電力素子を実現するために必要不可欠な 要素技術（基盤技術）として基板作製技術、プロセス要素技術、素子設計・評価技術を開 発対象とした｡プロセス要素技術は、基本デバイスの重要要素技術(図Ⅲ-1)であるエピタキ シャル成長技術、界面制御技術、伝導度制御技術から成っており、特に界面制御技術ではM OS界面制御技術とMS(金属・SiC)界面制御技術を取上げた｡ 2.1.1 基板作製技術 良質で大口径のSiC単結晶ウエハは素子実用化への基盤である｡SiCはSiとは異なり、昇 華法という気相からの成長法により2200℃前後の高温のカーボンるつぼ中で結晶成長を 行うため、独特の技術が必要である｡開発着手当時の世界の現状と、半導体プロセスのス ループットから見た実用化の最低条件を考慮し、4インチの大口径化と、高品質結晶の実 証として2インチ口径の結晶でのマイクロパイプ無しを目標とした｡開発にあたっては、ブ ラックボックスであるるつぼの中の結晶成長状況を知るための独自のX線トポグラフによ るその場観察手法と炉内計算機シミュレーションを活用した｡ まず、高品質化については、結晶成長のその場観察から成長初期に欠陥が多発すること や欠陥の動的挙動を明らかにし、その解決策として、初期成長速度の制御、種結晶のイン プロセスエッチングによる転位抑制技術を開発した。インプロセスエッチングはマイクロ パイプの閉塞にも有効であることを世界で初めて確認した。更に、a軸方向の結晶成長に ついて、課題であった積層欠陥の低減技術を開発し、これに従来のc軸方向の成長を組合 せて高品質結晶成長技術を確立し、口径2インチでマイクロパイプの無い、更に口径1.4イ ンチではマイクロパイプもマクロ欠陥も無い高品質基板作製技術を開発した｡ 大口径化については、るつぼ構造の工夫による独自の多結晶・単結晶分離成長技術を開 発し、計算機シミュレーションを駆使して口径拡大に伴うるつぼ構造の最適シミュレーシ ョンを実施し、4インチまでの大口径化単結晶成長を実証した｡これにより最終目標を達成 した｡ 4 インチ 図Ⅲ-2 口径 1.4 インチ(35mm) (0001)4H-SiC MP フリー基板の X 線トポ像 図Ⅲ-3 単結晶分離成長による 口径4インチ(101.6mm)単結晶 計画と比較した目標の達成度の一覧表 ― 44 ― 要素研究 基板作製技術 最終目標 達成状況 高品質化： 口径 2 イン ﾏｲｸﾛﾊﾟｲﾌﾟ ０個 チ(50.8mm) （@2 ｲﾝﾁφ:50.8mmφ） でﾏｲｸﾛﾊﾟｲ ﾌﾟ０個を確 認 大口径化：4 ｲﾝﾁ (101.6mm) 達成 理由・根拠 初期成長速度制御､インプロセスエッチン グ等の技術がﾏｲｸﾛﾊﾟｲﾌﾟ低減に有効なこと を実証した。さらに a 軸成長と c 軸成長を 組合せ、マイクロパイプのない大口径化技 術を開発した｡これらの技術を 2 ｲﾝﾁ結晶に 適用することで目標を達成した。 4 インチ(101.6 ㎜)まで口径拡大し、目標 を達成。 要素技術から見た成果の意義 ２∼４インチという大口径且つ高品質の結晶成長技術の開発は大容量SiCデバイスの作 製を可能とする点、及び一枚のウエハから取得できるチップ数の向上の点でSiCデバイス の実用化のトリガーとなることが期待される｡ Ｘ線トポグラフィによる結晶成長のリアルタイムその場観察技術は、本開発に於いても 重要なブレークスルーを与えたが、今後、昇華法による結晶成長のメカニズムを明らかに する過程でも一層重要なツールとなることが期待される｡ 開発した単結晶分離成長技術は、品質の良い結晶成長をしやすい方式であり、更なる径 大化にも対応できる基本となる成長方式と考えられる｡ 2.1.2 プロセス要素技術 素子化のためのプロセス要素技術として、SiC等の半導体の薄膜成長制御技術（エピタ キシャル成長技術）、界面制御技術、及び伝導性制御技術について実用技術に発展しうる 基礎技術の開発が最終目標である。 チャネル移動度では従来の６∼７倍（216cm２/Vs）を達成し、コンタクト抵抗、シート 抵抗値では最終目標値を達成する等、SiC-MOSFET のオン抵抗の三大要素（コンタクト抵抗、 ソース抵抗、チャネル抵抗）解決に目途のつくプロセス基礎技術を開発した。デバイス製 作工程と整合したプロセス開発、及びデバイスへの適用実証についても実施した。また、 エピタキシャル成長技術でも高品質、高速成長技術を開発するなど、最終目標をほぼ達成 することができた。 ソース電極 ゲート電極 ゲート酸化膜 コンタクト抵抗≦1×10-6Ωcm2 n p + ソース抵抗： シート抵抗＝23Ω/□ 電 流 n - n + ドレイン電極 チャネル抵抗： ドリフト抵抗 ﾁｬﾈﾙ移動度＝216 cm2/Vｓ 図Ⅲ-4 縦型MOSFET模式図 (1) エピタキシャル成長 エピタキシャル成長技術は、SiC 基板上にパワーデバイスとして動作する高品質の SiC 膜を形成する技術である｡高耐圧デバイスの作製には数十μm の膜厚を必要とするので、実 用化の基盤となる高スループットを実現する成長速度の高速化(≧20μm/h)を目標として ― 45 ― 取り上げ、その他、伝導性制御を容易にするためのノンドープ時の残留不純物濃度低減(≦ 1014cm-3、高純度化)、膜の均質性(高精度化)を自主目標とした｡ 高速成長技術を検討するために、縦型の高温（最高 2000℃）成長装置を製作、立ち上げ た。70∼100μm/h の成長速度が得られるなど、目標（＞20μm/h）を達成した。高温化、キ ャリアガス流の増大、初期成長時の原料ガスのカーボン、シリコン比(C/S 比)の制御がポイ ントであった｡ 高純度化等、以下の検討には市販の横型成長炉を導入し、反応室を中心に調整を施しつ つ使用した｡高純度化については、成長条件、サセプタ等高温部材からの不純物汚染の影響 等を検討することにより、不純物濃度：3∼6×1013cm-3（目標：＜1×1014cm-3）を実現し、 最終目標を達成した。これによりｎ型及び p 型ドーピング濃度が約 1×1015∼1×1018cm-3 の 範囲で制御可能となった。膜厚及びドーピング濃度の均一性は直径 75mm のウエハ内でそれ ぞれ±3.7％、±20％となった。ドーピング濃度の均一性は自主目標に達しなかったが、こ れには炉内温度分布がネックとなっていることをシミュレーション解析等により明らかに した｡炉構造の改造(サセプタ回転方式化)によって改善が可能である｡また、エピタキシャ ル成長膜の各種結晶性を評価し、市販のエピウエハと同等以上の品質であることを確認し た。 以上の数値目標には直接現われないが、MOSFET を中心にデバイス特性向上に必要で、且 つ未だ市販されていない結晶面方位(a 面(11-20)、カーボン面(000-1))のエピタキシャル成 長技術を開発し、当該デバイス研究用のエピタキシャルウエハを供給した｡MESFET 用(M/S 界面グループとの共同研究)、物性測定用(素子設計・評価グループとの共同研究)のエピタ キシャルウエハについても当該グループに提供した｡ 更にエピタキシャル成長層中の結晶欠陥の評価技術を検討し、放射光による反射 X 線ト ポグラフ等により、エピ層中に 3 種の転移が存在すること、基板からエピ層中への転位の 伝播の様子、を明らかにした(図Ⅲ-5)｡ 計画と比較した目標の達成度の一覧表 最終目標 達成状況 理由・根拠 要素研究 高速： 達成 初期成長条件の最適化、キャリアガス流の高 プ (a) 成長速度≧20μｍ/ｈ 速化等により、70∼100μm/h の成長速度を得 ロ エ ている。表面ﾓﾌｫﾛｼﾞｰも鏡面が得られており、 セ ピ X 線ﾛｯｷﾝｸﾞｶｰﾌﾞの半値巾も従来速度品と同等 ス タ であることから結晶性も良好｡ 要 キ 高精度： ・膜厚：達成 ﾄﾞｰﾋﾟﾝｸﾞ濃度分布が目標未達であるが、 素 シ ｼﾐｭﾚｰｼｮﾝ解析によってﾄﾞｰﾋﾟﾝｸﾞ濃度は温 自 ・膜厚≦±5％(@75 ㎜φ) ±3.7％ 技 ャ (＠75 ㎜φ) 度依存性が高く、現状のﾄﾞｰﾋﾟﾝｸﾞ濃度分 主 ・ﾄﾞｰﾋﾟﾝｸﾞ濃度 術 ル ≦±10％(@75 ㎜φ) ・ﾄﾞｰﾋﾟﾝｸﾞ濃度 布は炉内温度分布を反映していることが 目 成 ：未達 判明｡高周波加熱コイルの構造最適化、又 標 長 ±20％ はｻｾﾌﾟﾀの回転ﾀｲﾌﾟ(ﾏﾙﾁｳｴﾊ対応も可)化 (＠75 ㎜φ) によって自主目標値の達成は可能であ る｡ 達成 H12 年度に 3∼6×1013cm-3 を得た。 高純度： 不純物濃度≦1014cm-3 要素技術から見た成果の意義 実用化で特に重要な高速成長に関し、実証した成長速度70∼100μｍ/ｈは世界最高値であ り、Siのエピ成長速度に近く、これによって実用上許容し得るスループットを実現できる 見通しが得られた｡ また、到達した高純度、高精度エピ成長の技術レベルは世界トップレベルであり、結晶 ― 46 ― 品質についても市販されている世界トップレベルのエピウエハのそれと少なくとも同等 以上である。唯一、自主目標値未達となったドーピング濃度のウエハ面内均一性(±20％ ＠75㎜φ)についても市販されているSiCエピウエハのトップ仕様値(±50%@75㎜φ)より 大幅に優れており、膜厚の均一化と合せてデバイスの歩留向上に寄与すると考えられる｡ 市販されていないa面(11-20)、カーボン面(000-1)、へのエピ成長技術の開発は、これ らのウエハへのデバイス試作を可能とし、優れた電気特性の実証に貢献するとともに、こ れらデバイスのための重要な要素技術を確立したものとして高く評価される｡ ― 47 ― エピ層中の転位： ・3種類(A,B,C)の転位が観察される。 ・エピ層中のbasal plane 転位〃down step ・転位は基板から伝播 基板からエピ層への転位伝播の様子： ・basal plane 転位（基板）⇒ threading 転位（エピ） ・・・B1 ・basal plane 転位（基板）⇒ basal plane 転位（エピ） ⇒ threading 転位（エピ）・・・B2 ・basal plane 転位（基板）⇒basal plane 転位（エピ） ・・・C1 ・threading 転位（基板） ⇒ basal plane 転位（エピ） ・・・C2 ・threading 転位（基板） ⇒threading 転位（エピ） ・・・A A:らせん転位 B:刃状転位 （//c) c軸方向に エピ層中の basal plane 転位 折れ曲がることがある （0001）面 （//down step方向） 基板中の basal plane 転位 （弧状，方向性なし） B1 C2 C1 B2 エピ層30μm λ＝1.541Å エピ層 基板 <1120> <1100> C: basal plane 転位 down step down step 基板中の threading edge 転位 （//c） 20μ 20μｍ 図Ⅲ-5 放射光を用いた反射Ｘ線ﾄﾎﾟｸﾞﾗﾌによるエピ層中の転位の観察 (2) 界面制御(MOS) MOS 界面制御技術での最大の課題は、SiC-MOSFET のチャネル抵抗低減のためのチャネル 移動度の向上である｡特にバルクの電子移動度が大きく、ドリフト層のオン抵抗低減に有 利な 4H-SiC のチャネル移動度は、従来数㎝ 2/Vs と小さく、SiC-MOSFET のオン抵抗低減 を阻害していた｡その改善策として、ゲート酸化後の H2O アニールによって 4H-SiC (0001)シリ コン面でチャネル移動度 48cm2/Vs(世界最高)を得た。また、チャネルを MOS 界面より SiC 内部に遠ざける埋込チャネル構造(図Ⅲ-6)と、上記 H2O アニールを組合せ、4H-SiC (0001) シリコン面でチャネル移動度 140cm2/Vs(ﾉｰﾏﾘｵﾌ)(世界最高値)を得た。一方、ａ面(11-20) に H2 雰囲気での酸化後アニール(POA)を適用すると、チャネル移動度は 201 ㎝ 2/Vs であ った。これは非埋込構造 MOSFET では世界最高値であるとともに、最終目標値 200 ㎝ 2/Vs をクリアしている。さらにａ面(11-20)面に埋込チャネル構造を適用した結果､最終目標 である 200cm2/Vs を超す 216cm2/Vs(ﾉｰﾏﾘｵﾌ)(世界最高値)というチャネル移動度を得た (図Ⅲ-7)｡また、 Si 面の裏面であるカーボン面で、 世界で初めてチャネル移動度 127 ㎝ 2/Vs を実証した(図Ⅲ-8)｡更に、700V 級ラテラルリサーフ型 MOSFET TEG を試作し、71∼51ｍ Ω㎝ 2 という世界トップクラスのオン抵抗を得た(図Ⅲ-9)｡ p 型 MOS キャパシタを用いて伝導帯近傍の界面準位密度 Dit を測定したところ、ポリタ イプ、及び MOS 界面形成プロセスの違いによらず、伝導帯近傍の Dit とチャネル移動度 の間に相関関係があることを世界で初めて見出した｡ SiC-MOSFET の信頼度を調べるための TDDB 試験を実施した結果、ゲート酸化膜の寿命は 200℃で 30 年以上と推定された。 また、界面準位の起源解明に関して、筑波大と共同で ESR 測定を行い、SiO2/SiC 系に 於いて Si の Pb 型のダングリングボンドが存在することをつきとめた｡ ― 48 ― ゲート電極 ソース ドレイン SiO2 Dch n+ Field-effect mobility (cm2/Vs) 250 n+ n -層 埋め込みチャネル領域 P型 型 SiC基板 基板 型 216 200 (11-20)面 Dch = 0.2 µm 150 100 50 0 -5 図Ⅲ-6 埋込チャネル構造 MOSFET TEG の構造図 0 5 10 Gate voltage (V) 15 図Ⅲ-7 埋込構造 MOSFET のチャネル移動度 140 127cm2/Vs パイロジェニック酸化+ パイロジェニック酸化 +水素 チャネル移動度 μFE [cm2/Vs] 120 Tox=900℃ Tox=900℃ 100 80 パイロジェニック酸化+ パイロジェニック酸化 +水素 60 Tox=1100℃ Tox=1100℃ 40 パイロジェニック酸化 20 0 0 2 4 6 8 10 ゲート電圧 Vg [V] 図Ⅲ-8 4H-SiC(000-1)カーボン面に作製した MOSFET のチャネル移動度 6x10 Vg=25V -3 20 15 5 n+ Gate Drain SiO2 n- Source SiO2 n+ n- n+ 4 Id [A] Gate Source Ron,sp=71mΩ =71mΩcm2 3 10 Buried channel p- epitaxial layer P+ Substrate 2 1 5 0 図Ⅲ-9(イ) Lateral Resurf MOSFET(埋込ﾁｬﾈﾙ) 断面図 (4H-SiC(0001)面) 0 2 4 図Ⅲ-9(ロ) ― 49 ― 6 8 10 12 Vds [V] 1 4 LRMOSFET の出力特性 (Al ゲート), Vbd=730V 計画と比較した目標の達成度の一覧表 要素研究 プ ロ セ ス (b) 要 界面制御 素 (MOS) 技 術 最終目標 ﾁｬﾈﾙ移動度向上技術： ﾁｬﾈﾙ移動度≧200cm2/Vｓ (＠ﾉｰﾏﾘｵﾌ型) 達成状況 達成 自 素子使用温度 200℃ 主 以上 目 標 達成 理由・根拠 MOS 界面の改善策(ｹﾞｰﾄ酸化後に高温 H2 ｱﾆｰ ﾙ処理)、面方位(11-20)の選択、と埋込ｹﾞｰ ﾄ構造により、ﾁｬﾈﾙ移動度 Max 216cm2/Vｓを 得ている。 酸化後の高温 H2 ｱﾆｰﾙがｹﾞｰﾄ絶縁膜のﾎｯﾄｷｬﾘ ｱ耐性を強めることを確認した。TDDB 試験 によりｹﾞｰﾄ酸化膜の信頼度は 200℃では 30 年以上と推定された｡ 要素技術から見た成果の意義 4H-SiC のチャネル移動度の大幅向上は、SiC パワーMOSFET の低オン抵抗実現の鍵であ り、その開発が渇望されていた｡今回達成したチャネル移動度 216cm2/Vs(ａ面(11-20)で 埋込チャネル構造)、201cm2/Vs(ａ面(11-20)で非埋込チャネル構造)は、世界最高の値で あり、これによって SiC-MOSFET のオン抵抗を飛躍的に小さくできる｡特に耐圧約 1kV 以 上の MOSFET では 4H-SiC の限界値に近い低オン抵抗を実現できる。また、チャネル移動 度の値はこれらに劣るが、カーボン面、且つ非埋込チャネル構造で 127cm2/Vs を得たこと は、耐圧、酸化速度、素子構造のシンプルさ、で有利なことを勘案すると、実用的意義 は 大で ある ｡これ らのチ ャネ ル移動 度向 上技術 は 2002 年秋 の欧州 SiC 国際 学会 ECSCRM2002 で高い評価を得る等、国際的に注目されている｡ さらにチャネル移動度向上を伝導帯近傍の界面準位密度が阻害していることの実証、 界面準位の起源に迫る手がかりを得たこと等、原理、原因の解明から高性能デバイスの 製造技術までの全体に渡って斯界をリードする技術を開発したことは意義深い。 (3) 界面制御(M/S) オン抵抗の低いパワーデバイスを実現するには電流の通路の入口、出口に当る電極コン タクト部の抵抗を下げることが必要である｡M/S 界面制御技術では、4H-SiC へのコンタクト 抵抗値に目標(≦1×10-6Ω㎝ 2n 型、≦1×10-5Ω㎝ 2p 型)を設定し、また、実デバイスへの適 用可能なことを自主目標とした｡ これに対し、ｎ型 4H-SiC に Ni 金属を堆積し、約 1000℃で熱処理する方法でコンタクト 抵抗ρc＝3.3×10-7Ωcm2 を得た(図Ⅲ-10)。ｐ型 4H-SiC に対しても Ti/Al 積層膜でρc＝9.5 ×10-7Ωcm2 を得た。独自のコンタクト部構造により、表面荒れ等の問題を解決した。以上 のρc 値はいずれも世界最小であり、プロジェクト最終目標値もクリアしている。コンタク トの信頼性については、MOSFET TEG で不活性ガス中 500℃、1000 時間放置の耐久試験でコ ンタクト抵抗が増加しないことを確認した(図Ⅲ-11)｡これら低抵抗オーミックコンタクト 形成技術の実デバイス（MESFET、接合 FET、MOSFET）への適用性を素子化技術各社と共同で 進め、有用性を確認した。 ― 50 ― 0 -1 2 -2 n+SiC/Ni: 2.5E-6 p+SiC/Ni: 4.9E-3 p+SiC/Ti/Al: 1.1E-5 log10(ρC /ρC0 ) 1 -3 c log(ρ [Ωcm2]) ρC： コンタクト抵抗 ρC0 ： 初期コンタクト抵抗 H12 成果(熱処理法) H12 成果(室温形成) 従来技術 -4 -5 開発目標 -6 p+SiC/Ni 0 -1 n+SiC/Ni p+SiC/Ti/Al -7 -8 Ni: n, p型同時 コンタクト (DMOS用） -2 17 18 19 3 20 21 log(ND[/cm ]) 図 4-6 従来技術との比較（ｎ型） 図Ⅲ-10 従来技術との比較(n 型) 要素研究 プ ロ セ (c) ス 界面制御 要 （M/S） 素 技 術 start 0.1 1 10 100 1000 試験時間 [hour] 図Ⅲ-11 コンタクトの信頼度試験(高温放置試験) 計画と比較した目標の達成度の一覧表 理由・根拠 最終目標 達成状況 低抵抗ｵｰﾐｯｸｺﾝﾀｸﾄ： 達成 ｎ型 SiC に対しては Ni でρc＝3.3×10-7Ω ｺﾝﾀｸﾄ抵抗 cm2、ｐ型 SiC に対しては Ti/Al でρc＝9.5× -6 2 ・ρc≦1×10 Ωcm (ｎ型) 10-7Ωcm2 を得ている。 -５ 2 ・ρc≦1×10 Ωcm (p 型) 自 ・実ﾃﾞﾊﾞｲｽに適用可 達成 分散研との共同研究を含め、実ﾃﾞﾊﾞｲｽへの 主 能 適用性検証を推進。ｼｮｯﾄｷｰﾊﾞﾘｱﾀﾞｲｵｰﾄﾞ 目 SBD、MESFET、MOSFET について適用性を実 標 証。 要素技術から見た成果の意義 コンタクト抵抗として得た、ｎ型 3.3×10-7Ωcm2 、ｐ型 9.5×10-7Ωcm2 は、従来の抵抗 値を大きく下回る世界最小の値であり、且つ実用レベルに達している点で応用上、極め て大きな意味がある。また、従来の報告例が６H-SiC での値であるのに対して、本成果は、 パワーデバイスに適するが、原理的にはコンタクトが取れにくいとされる４H-SiC 基板で 従来を凌ぐ結果を出した点でも高く評価されている。この成果はダイオードからスイッ チング素子まで全ての SiC パワーデバイスの低オン抵抗に寄与するとともに、MESFET な どの高周波デバイスに於いてはｆT(電流利得遮断周波数)などの高周波性能の向上がもた らされる｡更に、今回開発したオーミックコンタクトは実デバイスの製造に組み込みやす い構造とプロセスであることも特長で、即実用化できる点で完成度が高い。 (4) 伝導度制御 SiC では Si と異なり、ドナー、アクセプタ原子の拡散係数が極めて小さいために、高 不純物濃度層の形成や、pn 接合形成には専らイオン注入が用いられている｡そこで、イオ ン注入に伴う損傷(結晶欠陥)の回復、ドナー、アクセプタの活性化が重要課題となって いた｡実用上は特に(1)n 型の浅い高濃度層の形成と(2)p 型の深い接合形成が必要とされ ており、これらに対応して(1)では低シート抵抗化の目標(≦50Ω/□)を、(2)ではイオン 注入の実用性を考慮して、高スループットのイオン注入装置の導入を念頭に、スループ ットの目標を設定するとともに自主目標として二次欠陥の制御技術を掲げた｡ 高濃度の､したがって低シート抵抗の浅い n 型層形成技術として、燐(P)のイオン注入 を検討し､P の高温注入と急速アニール技術により世界最小のシート抵抗 23Ω/□を実現 した(図Ⅲ-12)。これによって FET のソース層の抵抗低減および低抵抗のコンタクト形成 ― 51 ― 領域の形成が可能となり、本プロジェクト内は勿論、プロジェクト外にも大きなインパ クトを与えた｡ 一方､p 型深接合形成技術としては、大電流・高エネルギーイオン注入装置を開発し、接 合深さ∼2μｍ、欠陥低減のための高温注入（最大 1000℃） 、ドーズレート：最大 5×1016 ｃｍ-2ｈ-1（10cm 角の領域換算）、均一性：±3.7％(10 ㎝角の領域換算)、３インチウエハま での処理、が出来るようになった。これにより、イオン注入時間が従来の 1/20∼1/100 に 短縮され、スループットの向上が可能となった｡伝導度制御のプロセス技術としては、イオ ン注入・アニール後に生成する二次欠陥の構造(図Ⅲ‐13)、分布、形成要因を明らかにし た。また、イオン種、ドーズ量、アニール温度と欠陥サイズ、密度の関係を明らかにした｡ 欠陥制御については高温注入、ゲッタリングにより欠陥密度が減少することを明らかにし た｡これらの技術を適用したｐ型深接合の順逆方向 V-Ⅰ特性はエピタキシャル成長により 形成した深い pn 接合のそれと同等であることを確認した。 10000 Normal シート抵抗 窒素 1000 3 3 最小値38Ω/□ (世界最小) (Ω/□) 100 3 3 燐 3 Stacking Fault 3 2 5 3 3 1nm 10 0.1 1 10 アニール時間 （分） 図Ⅲ-12 急速高温アニールによる イオン注入層のシート抵抗 100 図Ⅲ-13 Al を注入した深い p 型層の二次欠 陥近傍の高分解能断面ＴＥＭ像 (図の右半分が積層欠陥を伴う転位 ループの断面) 計画と比較した目標の達成度の一覧表 要素研究 最終目標 達成状況 理由・根拠 ｎ型浅接合形成技術： 達成 リン(P)のｲｵﾝ注入でｼｰﾄ抵抗ρｓ＝23Ω/□を ｼｰﾄ抵抗≦50Ω/□ 実現した。 プ ｐ型深接合形成技術： ロ ・ﾄﾞｰｽﾞﾚｰﾄ(max) 開発装置で、ﾄﾞｰｽﾞﾚｰﾄ 5×1016cm-2h-1(10cm 角)、 16 -2 -1 セ 接合深さ 2μm、均一度 3.7％を確認。 ∼10 cm ｈ (10cm 角) 達成 ス (d) 伝 導 ・接合深さ ∼2μｍ 基 度制御 ・均一度±5％以下 礎 (10cm 角) 技 達成 二次欠陥の種類の同定、欠陥ｻｲｽﾞ、密度等を 自 二次欠陥の制御技術 術 明らかにした。高温注入、ゲッタリング法等 主 で欠陥低減できることを示した｡ 目 標 要素技術から見た成果の意義 n 型で浅い導電層のシート抵抗として実現したρｓ＝23Ω/□は世界最小の値であり、 MOSFET のソースまたはオーミック電極コンタクト用の高ドナー濃度層として実用的にも ― 52 ― 十分なレベルである。高エネルギーイオンを高温にした試料に高効率（高ﾄﾞｰｽﾞﾚｰﾄ）で 注入する装置は世界的に他に例がない。また、SiC におけるイオン注入欠陥の制御を目指 した研究は、他にはほとんどない。 2.1.3 素子設計・評価基礎技術 SiC 半導体における設計基礎データ収集と、それに基づくデバイスシミュレーションモ デル作成による素子設計の基礎技術確立、を目標とした。また、SiC 用の素子不良解析装 置を開発して素子不良解析技術を開発することを自主目標とした。 本プロジェクトで成長した高品質エピ成長層を用いて、キャリア移動度、衝突イオン 化率等の基礎物性値測定用サンプル素子及び高耐圧 SBD を試作し、各種物性値等の測定 を行った。ａ面(11-20)では電子・正孔共に大きな移動度の面内異方性が観測され、 (0001)シリコン面では移動度の面内異方性は観測されなかった。衝突イオン化率の従来 値は報告者により大きく異なっていたが、試作 PiN ダイオードの、逆方向リーク電流の 光照射による変化から衝突イオン化率を求めた結果、Konstantinov らの値にほぼ近い値 を得た。これらの収集データをもとに、デバイスシミュレータに適用するモデルを作製 した。また、高耐圧 SBD のリーク電流モデルを詳細に検討して、Si の 10 倍の高電界強度 下で使用する SiC に適した解析モデルを提案し、リーク電流の実測値と温度依存性を含 めて一致することを確認した。ICTS 法により SiC ウエハ中の深い準位の測定に成功した。 また、SiC 用の素子不良解析装置を試作し、高耐圧 SBD・PiN ダイオードの逆方向電圧 印加時のリーク電流集中箇所および順方向電流異常箇所からのキャリア再結合発光の検 出に成功し(図Ⅲ-14)、各種観察で得られた欠陥との対応付けができた。 ― 53 ― 発光解析 （順方向微少電流域） VF=1.89V OBIC解析 解析 （λ=488nm、E=2.54eV） VF=0V 図Ⅲ-14 PiNダイオードの順方向電流異常箇所の検出 （左：２V以下から局所的な発光、右：順方向リークポイント付近 から線状のOBIC信号を観測。この場所で結晶欠陥を確認） 計画と比較した目標の達成度の一覧表 理由・根拠 要素技術 最終目標 達成状況 物性評価技術の開発・ 達成 エピ成長層のキャリア移動度、衝突イオン化 設計基礎データ収集 率測定用 TEG 及び高耐圧 SBD を試作･評価し、 • バルク移動度 下記を実施(エピタキシャル成長開発グルー （オン抵抗設計基礎データ） プとの共同研究)： • 衝突イオン化率 • 電子及び正孔移動度のキャリア濃度･結晶 （耐圧設計基礎データ） 方位依存性データを収集。 素 子 設 計 ･ • M/S 界面物性（SBD リー • pn ダイオード TEG を用いて衝突イオン化 ク電流設計基礎データ） 評価基礎技 率の電界依存性データを収集。 • 欠陥評価技術 術 • SBD のリーク電流の解析モデルを考案し、 （プロセス評価） 実測値と一致することを確認｡ • デバイス特性に影響を及ぼす深い準位の 評価技術(ICTS 法による)を開発｡これにより イオン注入誘起欠陥のアニール依存性を測 定。 SiC デバイスシミュレー 達成 • 移動度･衝突イオン化率データをシミュレ ションの高精度化（SiC デ ーションモデル化。 バイス設計技術の確立） • MOS チャネル移動度をモデル化し、埋込チ • 物性基礎データのシ ャネル MOSFET ｼﾐｭﾚｰｼｮﾝに適用（MOS 界面開 ミュレーションモデル 発グループとの共同研究） 化 • トンネル効果を考慮した SBD リーク電流 モデルを考案し実証、SBD 最適設計に適用。 達成 • SiC 用の素子不良解析装置を開発し、SBD･ 自 SiC 素子不良解析技 PiN ダイオードの逆方向電圧印加時のリーク 主 術の開発 電流集中箇所の検出に成功｡ 目 • 発光解析、OBIC 解析により PiN ダイオー 標 ドの順方向電流異常箇所の検出に成功。 • 上記の検出箇所と欠陥との対応づけがで きた(基板作製開発グループ、エピタキシャ ル成長開発グループ他との共同研究)。 ― 54 ― 要素技術から見た成果の意義 電子･正孔の移動度、衝突イオン化率、深い準位の密度等 SiC の基礎物性値の、一部測 定法の確立を含め、温度、面方位依存等広範囲に渡るデータの収集、モデル化を実施し、 市販のデバイスシミュレータに組込んで SiC デバイスのより精密なシミュレーションが できるようにした｡これによってパワーデバイスの設計や特性改善に有力なシミュレー ションツールを提供でき、デバイス開発の高効率化、スピードアップに寄与することが できる｡ ICTS 法による SiC 中の深い準位の評価技術は、エピ成長の欠陥評価、イオン注入層の 損傷回復の検討でも有力なツールとなる｡ また、電子･正孔の再結合発光検出による SiC 素子不良解析装置は、素子特性不良の原 因となる結晶欠陥やプロセスの問題点を解析できる特長がある。これによって SiC ダイ オードの順逆電流異常現象の原因を解明したが、今後素子特性を劣化させる、従って解 消すべき結晶欠陥の種類の特定に有力なツールとなると考えられる｡ 2.1.4 専門的要素技術（大学への再委託） 材料物性・欠陥の評価解析、表面・界面における各種現象の解明、及び結晶成長機構の 解明等の専門的学術的な分野については、専門知識を有する大学に再委託している。 (1)分光偏向解析等による SiC 酸化層の評価 SiC-MOSFET のチャネル移動度が小さい原因解明のため、分光偏向解析等を用いた SiC 酸化層界面の構造・特性を評価する技術を開発し、SiC/SiO2 界面に屈折率の大きい界面 層が存在すること、界面付近の Si-Si ボンドの存在と酸化による変化を明らかにし、ま た高屈折率と界面準位密度が対応することなどを見いだした。また、赤外反射分光測定・ 解析法を開発し、結晶ウェハの移動度、キャリヤ濃度の分布を定量的に測定できる手法 を世界で初めて開発した。 (2)昇華近接法による高品質 SiC の結晶成長 一般的な SiC エピタキシャル成長法である CVD に比べて高速成長の可能な昇華近接法 を検討し、減圧化での近接法結晶成長による良質結晶（マイクロパイプ閉塞）成長を実 証した。昇華 SiC の原料としてシリコン単体とカーボン単体を混合し、それを焼結する ことにより原料とした。最初の Si/C の混合比を調節することにより CVD 成長で見られる ような site-competition 効果が観測され、エピタキシャル膜の高純度化が実現できた。 また、雰囲気ガスの影響を調べ、成長空間へのタンタル金属挿入により平坦な膜成長を 実現した。 (3)高品質 SiC エピタキシャル成長の研究 独自に設計した横型ホットウォール CVD 装置にて 30∼70μm の SiC 厚膜成長層を形成 し、不純物濃度が 0.5∼2×1013cm-3 と従来に比べ約一桁低く、非常に高純度・高品質な SiC エピタキシャル層を得た(成長速度 12μm/h)。さらに厚膜成長層にイオン注入して PIN ダ イオードを作製し、4.6kV の高耐圧性能を実証した。また、縦型ホットウォール CVD 装置 では 20∼60μm/h の高い成長速度で 50∼200μm の厚膜成長層の形成に成功し、成長時の C/Si 比の増大によりトラップ密度が従来から一桁低減できることを見いだした。更に基 板に存在するマイクロパイプを 90%以上の確率で閉塞することにも成功した。 (4)界面欠陥とドーピング効率の電子スピン共鳴評価 電子スピン共鳴（ESR）法を用いて SiC の構造欠陥と不純物を評価し、SiC 中に生成し たシリコン単原子空孔を同定した。また界面欠陥評価においては SiO2/SiC 界面のダング リングボンド型欠陥に由来すると推測される ESR シグナルから、それが、主要な界面欠 陥である可能性が高いことを見いだした。また、イオン注入後の浅い燐ドナーの ESR シ グナルを見いだすことに初めて成功し、注入イオンの電気的活性化を高める注入条件・ アニール条件の探索に役立てることが可能になった。 (5) PL マッピングによる SiC ウェハの評価 ― 55 ― 深紫外励起光による PL 測定で SiC 基板／エピタキシャル層を評価し、基板とエピタキシ ャル層の信号が分離出来ること、さらにエピタキシャル層の不均一性は基板の不均一性 が原因ではないことを示し、この方法がエピ膜の高品質化に有力な評価法であることを 実証した。また、深い準位に着目して、残留重金属不純物や微少欠陥の PL の検出に成功 し、微少欠陥等の SiC 結晶内でのゲッタリング現象の示唆やエピプロセス中の Ti 汚染の 確認をするなどイン・プロセス評価での有用性を示しすと共にミクロンサイズでのマッ ピングにより欠陥とデバイス特性の関連性を解き明かす有力なツールであることを実証 した。 (6)SiC への低抵抗オーム性電極材料の開発 p 型 SiC に対する熱安定な低抵抗電極材料を低温プロセス（＜800℃）で形成するため、 金属―SiC 界面における反応形態の平衡状態図計算を行い、Ti、Co、Ni 及び Al を用いた コンタクト材の可能性について検討を進めた。課題であったコンタクト抵抗率と表面平 坦性の両立させるため、TiAl コンタクト材料に Ni または Co を第三元素として導入する ことにより目標の 800℃熱処理後 10-5Ωcm2 台のオーム性コンタクトを達成した。更なる 低温化に向けて TiAl に Ge を第三元素として添加した GeTiAl コンタクトでは、600℃の 低温熱処理後オーム性が確認されたが表面平坦性の劣化があり、コンタクト抵抗も 10-4 Ωcm2 台と高く、組成や熱処理温度の制御およびコンタクト界面の微細構造解析、反応生 成物の同定等更なる検討が必要である。 (7)SiC デバイスの電気的特性とトラップ評価に関する研究 SiC の欠陥準位がいかにデバイス特性に影響するかを明らかにする事は、欠陥低減の上 で不可欠な研究であり、不純物及び欠陥の密度とエネルギー準位を評価する方法として、 ホール効果測定から得られる多数キャリア密度の温度依存性を用いて、複数の不純物の 密度とエネルギー準位を高精度に見積もることの出来る解析方法（FCCS 法）を開発した。 この FCCS 法によりｎ形及びｐ形４H-SiC の移動度のドーパント密度依存性と温度依存性 を測定できた。これら FCCS 法によって得られる値はデバイスシミュレーションの重要な パラメータとして活用される。 (8)レーザ及びイオンビームプロセスによる SiC 基盤技術の開発 SiC 半導体においては従来の不純物イオン注入と熱処理による電気的活性化法では極 めて高温を必要とするため、紫外光パルスレーザと従来型イオン注入機を用いたプロセ ス技術を開発して、表面から深さ 20∼200nm の範囲に Al を 1016∼1020 /cm3 程度ドーピン グできることを明らかにした。さらに室温下におけるイオン注入欠陥の回復及び電気的 活性化に成功した。また、N+イオンを１∼4×1020cm-3、４H-SiC に注入し、3×1020cm-3 ま では KrF エキシマレーザー照射で結晶構造の回復が認められたが、それを越えるとアモ ルファス化により全く結晶回復しないことを示した。 (9)SiC パワーデバイスの特性評価と応用の可能性の検討 SiC デバイスを用いた電力変換器の形態や制御技術として小型化に向く、最も回路構成 が単純で素子数の少ないマトリックスコンバータ方式に注目し、瞬時無効電力非干渉制 御を検討し、入出力のスイッチング（キャリア）周波数比を 1.5 程度にすることにより 最良の波形が得られることを示した。また、SiC デバイス特性を生かし、電力変換器の高 周波化に対応した実装技術について検討を進め、２MHｚのハーフブリッジインバータの 構成で dv/dt=105V/μs 級の高速スイッチングが可能であることを実証した。 ― 56 ― 2.2 素子化技術 ４種類の基本素子（接合 FET、MOSFET、MESFET、平成１３年度からの GaN-HEMT を含む）を作製し、 SiC 等のワイドギャップ半導体の優位性を実証することを最終目標に研究開発を実施した。 2.2.1 接合 FET 基盤技術 接合 FET は半導体内部を電流経路であるチャネルとして使用するため、界面や酸化膜の 影響を受けずにすむことから、SiC の特長を活用できる素子である。そこでオン抵抗が同構 造・同耐圧の Si 素子のほぼ 1/10 を目安として優位性を実証することを最終目標とし、代表 値として耐圧≧2ｋV でオン抵抗≦100ｍΩ・cm2 を掲げた。また今後の家電や自動車、さら には電車等に用いられるインバータへの適用展開のため、オン抵抗≦20ｍΩ・cm2 を自主目 標とした。 高耐圧達成にはデバイスの周辺が重要であるためターミネーション構造を解析検討し、 設計自由度の高い FLR（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）を適用した要素素子に より耐圧 3.5ｋV を確認した。電気特性向上のためチャネル幅と接合深さの影響を検討し、 オン抵抗増大の要因を明らかした。また微細ゲート形成技術として Si プロセスと完全整合 性のあるプロセスを確立した。これにより既設 Si ラインの活用が可能となるため、SiC デ バイス実用化を進める上での大きな成果である。さらに電極構造・作製プロセスを検討し、 良好かつ安定なオーミック特性とゲート/ドレイン間ダイオード特性を確認した。 上記結果に基づき縦チャネル型の接合 FET を設計・試作し、完全縦型接合 FET では世界 2 3V）、 トップの耐圧である 2000V を達成した。オン抵抗値としては 52ｍΩ・cm（ゲート電圧 2 70ｍΩ・cm （ゲート電圧 2.5V）が得られることを確認し、最終目標を達成した。試作素子 を用いてスイッチング特性及びその温度依存性を確認し、ターンオフ時間 20ns という高速 な電流遮断が可能であること、また並列動作に強いことを明らかにできた。さらなる性能 向上のためデバイス寸法の微細化を導入し、単一素子で 5A を通電すると共にその時のオン 抵抗 15ｍΩ・cm2 を確認し、自主目標も達成した。 8 1.3 V /5A （ 15m Ω ･ cm 2 ） G G ドレイン電流ID (A) 6 2V V G =2.5V 1V 0V -1V 4 -2V 2 0 -3V 0 2 5mm□ 0.4 0.8 1.2 1.6 -4V -5V 2.0 ド レ イ ン 電 圧 V D (V) 図Ⅲ-15微細化対応接合FETチップ写真 図Ⅲ-16ドレインI-V特性評価結果 計画と比較した目標の達成度の一覧表 要素研究 最終目標 低損失化技術 ・耐圧≧2 kV ・オン抵抗≦100 mΩ･cm２ 自 オン抵抗≦20 mΩ･cm２ 主 達成状況 達成 達成 ― 57 ― 理由・根拠 耐圧＞2kV（ゲート電圧=-50V） オ ン 抵 抗 =70mΩ ･ cm2 （ ゲ ー ト 電 圧 =2.5V） オ ン 抵 抗 =15 mΩ ･ cm2 （ ゲ ー ト 電 圧 =2.5V） 高耐圧化基本技 目 耐圧 3kV 標 術 接合 FET ゲートオフ利得 向上技術 接合 FET 素子 作製技術 FLR ターミネーションにて 3.5kV 確認。 接合 FET 模擬 pn ダイオードで 3kV 以 上の耐圧確認。 接合深さとゲート性能の関係をシミュ レーションにより確認。ゲート逆電圧 印加によりチャネルの遮断確認。 ゲート/ソース間で良好なダイオード特 性確認。ゲート/ソース間で電流リークの ないコンタクトプロセスを確立し、ゲー ト耐圧 83V を実現。 達成 ゲート構造の決定 自 主 目 標 コンタクト形成 達成 達成 要素技術から見た成果の意義 完全プレーナーターミネーション構造でのｋV 級接合の実現、Si プロセスとの整合性 の高い SiC プロセス技術、直流特性だけでなく動特性まで評価できる接合 FET の実現、 さらに微細化構造による性能向上を含めた素子設計技術の確立といった成果は、今後の 素子実用化への大きな技術蓄積である。これにより、完全縦型チャネル構造の高耐圧接 合 FET では実現が困難とされてきたノーマリオフ化を可能にする指針が得られたといえ る。これは使い勝手がよく高性能の SiC 接合 FET を、電車や自動車、さらには家電用の インバータ向けへ応用展開できるため、意義深い成果である。 1000 オン抵抗 (mΩ・cm2) MOSFET 蓄積型MOSFET SIAFET/SEMOSFET JFET/SIT 100 ECSCRM'02 ISPSD'02 目標 ISPSD'02 試作 改良試作 微細化 ISPSD'02（BJT） 超微細化 10 Si 実用目標 Si-IGBT 4H-SiC 1 Si-IGBT(ISPSD'02) 0.1 10 2 103 104 耐圧 (V) 図Ⅲ− １7 接合 FET の目標領域 2.2.2 MOSFET 基盤技術 オン抵抗が同構造、同耐圧の Si 素子のほぼ 1/10 を目安として優位性を実証することを最終 目標に研究開発を行っており、具体的代表値として、耐圧 1.2kV で 40mΩcm2 を掲げた。 MOSFET 素子において、SiC 材料の優位性を実証するためには MOS チャネル移動度の向上とと もに、各種の素子化要素技術を総合化することが必要である。耐圧構造を有する２重注入 MOSFET の試作結果から課題の抽出を行い、チャネル移動度と耐圧の向上にチャネル部分・接合 部分の平坦化と素子寸法の微細化が必要なことを明らかにした。エピタキシャル成長技術とし て不純物濃度 1013/cm3 台の高純度膜を実現し、MOSFET チャネル形成への適用を検討して、チャ ネル部分の表面あらさを 2nm 未満と２桁改善した。この技術により再成長を用いた複雑な素子 構造作製が可能となり、MOSFET 特性としてはチャネル移動度を 60cm2/Vs に向上させた。さ らに耐圧構造を持つ素子構造に適用するとともに、素子寸法の微細化を行ってゲート長 2μm の素子を作製し、世界最高レベルのオン抵抗 40mΩcm2、耐圧 1900V を得ることができた。 ― 58 ― オン抵抗40m Ωcm 2 20 10 -2 ド レ イ ン 電流 (mA) ソース ゲート電圧 25V 8x10 -3 20V ボディ コンタクト ゲート n+ pボディ ゲート酸化膜 エピチャネル 耐圧層 6x10 -3 基板 10 ドレイン 4x10 -3 15V 降伏電圧1900V 2x10 -3 ゲート電圧 0V 10V 0 0 1 0V 5V 0 2 0 1000 2000 ド レ イ ン 電圧 (V) 図Ⅲ-18 ＭＯＳＦＥＴ Ｉ−Ｖ特性 要素研究 チャネル形成技術 目標 オン抵抗 40mΩcm2 （耐圧＞1.2kV） エピ成長技術 耐圧構造技術 素子作製技術 自 主 目 標 達成度 理由・根拠 達成 ゲート長 3∼5μm の素子で 60∼ 40mΩcm2 (耐 100mΩcm2 まで到達し、ゲート長 2 圧 1.9kV) μm の素子で目標の 40mΩcm2 を達成 した。 n 型ドーピング 達成 純度として 1013/cm3 台、ドーピング として 1014∼1018/cm3 を達成し、耐 圧層・チャネル層への適用を可能と した。 p 型注入層の活性化 達成 成長炉内熱処理により活性化 100％ および平坦化 を得るとともに、2nm 未満に表面を 平坦化した。 接合耐圧 1∼2kV 達成 終端構造の検討により、pn 接合耐圧 は 2kV 以上を得るとともに、MOSFET MOSFET 耐圧 1∼2kV 達成 素子では 1.9kV を実現した。 各種要素技術の総合 化および微細化への 検討 達成 オン抵抗値低減のため、ゲート長と して 1∼2μm のプロセス技術を確立 した。 要素技術から見た成果の意義 高移動度チャネル形成技術、高純度エピタキシャル成長技術、表面処理技術、微細加工技術、 及びデバイスシミュレーション技術などの開発した MOSFET の素子化における各要素技術は素子 性能向上において重要な技術であり、世界最高レベルにあるということができる。また、試作 素子において得られたオン抵抗 40mΩcm2、耐圧 1900V は産業用インバータや無停電電源をはじ めとする各種の応用に向けて有望な値である。得られた要素技術の統合をさらに進めることに よりさらなる低オン抵抗化が可能であり、幅広い分野への展開が期待できる。 ― 59 ― Si限界 1000 Si限界の1/10 移動度向上、 微細加工によ り 予測さ れる オン 抵抗値 5cm 2/Vs(ゲート 長3µm ) オン 抵抗 (mΩcm 2) 100 20cm 2/Vs(ゲート 長3µm ) 目標 20cm 2/Vs(ゲート 長1µm ) 100cm 2/Vs(ゲート 長3µm ) 達成値 10 達成値 目標(メ イ ン タ ーゲッ ト ) 報告値(M OSFET) 報告値(他のノ ーマリ オフ FET) 4H-SiC限界 1 500 1000 2000 5000 耐圧 (V) 図Ⅲ-19 MOSFET の目標領域 出力電力密度 [ W/mm ] 2.2.3 MESFET 基盤技術 MESFET は高周波・大電力素子として期待されているが、電力密度値が同サイズの Si、GaAs 素子のほぼ 10 倍を目安として優位性を示すことを最終目標に MESFET の研究開発を行って おり、具体的な値として、動作周波数 1.0GHz の出力電力密度 5W/mm を掲げた。 MESFET 素子化要素技術を確立するために、デバイス評価を通してプロセスの開発を進め た。まず、等価回路パラメータの抽出を行い、素子構造と対応させることでソース抵抗や 配線容量が高周波特性に影響することを 明らかにし、ソース抵抗の低減では、集中 100.00 NJRC 研が開発したリン（P）の高温イオン注入 4H-SiC MESFET 2002 目標値 10.00 による高濃度層の形成と、これを用いた低 4H-SiC オーミック電極の形成技術を適用し、ソー GaAs MESFET 1.00 ス抵抗低減に成功した。電極構造の検討で GaAs SiC SIT は、ゲート幅と高周波特性の関係を調べ、 0.10 Si Si LDMOSFET その相関があることを確認した。さらに、 0.01 MESFET の高周波化に向けて、ゲート電極 1 10 100 の微細化を検討し、SiC-MESFET でもゲー ドレーン電圧 [ V ] ト長とチャネル層とのアスペクト比が 5 図Ⅲ-20 MESFET の目標領域 以下になると、ショートチャネル効果が顕 （高周波デバイスの出力電力密度） 著に現れる知見を得た。このゲート電極を 微細化する過程で、ゲート抵抗低減のため に、T 字型ゲート電極の製作プロセスを確 ― 60 ― 立した。この他、高周波特性を劣化させる要因となる、ドレーン電流変動の要因について も検討し、MESFET のチャネル層の表面を窒化膜で覆うことで、ドレーン電流の変化が抑制 されることを見出した。 これら要素技術の結果として、ゲート長 0.5μm、ゲート幅 500μｍ×1 本の FET で fＴ= 11.3GHz、ゲート幅 100μｍ×1 本で fmax = 34.2GHz の特性を得ることができた。又、測定 周波数：1.0GHｚにおいて出力電力密度 5.1W/mm の特性をドレーン電圧 50V で得ることが出 来た。また、デバイスとしての高出力化の検討では、FET の大型化を図りゲート幅 19.6mm で 30W、電力合成ではチップを 2 個用いて出力が倍増することを 1GHｚで確認でき、電力合 成技術の確立の可能性を広げた。さらに測定周波数を上げ、レーダで使用される 9.4GHｚで 出力を測定して、オンウェハで出力電力密度 1.0W/mm、実装評価で電力利得 7dB、出力 1.5W が得られ、電力合成技術と併せ、今後の実用化に向けて有望な動作を確認することができ た。 ソース T字型 ゲート ドレーン Ni チャネル層 n + 高濃度層 バッファ層 半絶縁性SiC基板 2mm 図Ⅲ−21 大電力動作向け SiC-MESFET 図Ⅲ−22 イオン注入と T 字型 電極を用いた MESFET の断面 計画と比較した目標の達成度の一覧表 理由・根拠 要素研究 最終目標 達成状況 高周波高出力技 出力電力密度 5W/mm 5.1W/mm 高周波入出力測定（1GHz）にて電力密度 達成 5.1W/mm を確認。素子構造最適化により目 術 （周波数１GHz） 標を達成した。 9.4GHz でも 1W/mm を得た。 高周波 MESFET の 電流利得遮断周波 達成 高周波等価回路パラメータの抽出、分析に 高性能化 数：8.0GHz 成功し、FET のゲートまわりの容量を相対 的に削減してゲート幅 500μｍの FET で 11.3GHz を得た。 自 主 高周波 MESFET の 出力特性の測定・ 達成 ゲート幅 19.6mm の FET を測定し、出力電力 目 評価を行う 大電力化 30W の結果を得た。電力合成ではチップを 2 標 個使い、出力が 2 倍になることを確認した。 MESFET 素子 ソース抵抗の低減 達成 集中研の成果を利用してソース電極の形成 作製技術 にイオン注入を用いて、ソース抵抗を半分 に低減し、高周波特性の改善を確認した。 電流電圧特性の安 達成 チャネル層の表面に窒化膜を形成すること 定化 で、ドレーン電流の変化を低減することが できた。 要素技術から見た成果の意義 SiC-MESFET の設計技術、及び微細加工技術、表面処理技術、オーミック電極形成技術、 ショットキー電極形成技術などの開発した要素技術は素子性能向上につながる重要な技 術であり、世界最高水準にあると言える。リセスを形成するためのドライエッチングや サブミクロンのゲート形成の微細加工技術は、耐圧やｆT、fmax のキーテクノロジーであり、 これらを確立することで再現性良い MESFET が作製可能になった。そして、ゲート幅 500 μｍの MESFET で遮断周波数（fT）11.3GHz、ゲート幅 100μｍの MESFET で最高発振周波 数（fmax）34GHz が得られた。また、表面処理、特にパッシベーション膜は、MESFET のド ― 61 ― レーン電流安定化に影響を与えることが実験から示唆され、窒化膜でチャネル層を覆う ことでドレーン電流変動が抑制されることが確認された。また、イオン注入技術はオー ミック抵抗の低減に有効であり、これを用いてソース抵抗を低減することができた。そ して、これらの技術を統合し、電力密度 5.1W/mm を 1.0GHz で達成することができた。さ らに、9.4GHz でも 1.0W/mm が得られた。この値は、携帯電話の基地局やレーダー向けの 固体増幅器として有望であり、電力合成技術を合わせて、早期実現に繋がる成果である。 2.2.4 GaN-HEMT 基盤技術 従来のＧａＡｓ素子の５倍以上の出力を目安とする高周波、高耐圧構造を実証すること を最終目標に GaN-HEMT の研究開発を行っており、具体的な値として電流利得遮断周波数 （ｆT）60 GHz 以上、ドレイン耐圧 20Ｖ以上を掲げている。 GaN-HEMT 素子の素子構造設計技術及び素子特性評価技術の開発を進め、更にドライエッ チング技術、各種ショットキー電極、Ｔ字型断面電極構造の開発を行って、リセスゲート 構造の素子を設計・試作した。その結果、ゲート長 0.5μm の素子において相互コンダク タンス（ｇｍ）が 327 mS/mm と非常に高いゲインが得られた。ドレイン耐圧としては目標 の 20 V を超える 64 V を確認し、電流利得遮断周波数（ｆT）では 32.3 GHｚを得た。さら にゲート長 0.21μm の T 型電極リセスゲート素子を試作し、 ｆT が 57.2 GHｚ、fmax が 108 GHz を得た。これにより、高ｇｍ化にはﾘｾｽｹﾞｰﾄ構造、素子の高周波化にはゲート長の短縮と T 型ゲート電極が有効であることがわかった。そして、フォトリソ工程の改善などにより、 一層の短ゲート長化を図り、ゲート長 0.15μm の T 型電極リセスゲート GaN-HEMT により、 ドレイン耐圧が 30V 以上であることを確認すると共に、最大のｇｍとして 450 mS/mm とい う世界最高値(これまではイリノイ大の 402 mS/mm)が得られ、高周波特性としてはｆT が 67 GHｚ、fmax が 126 GHz となり、目標のドレイン耐圧 20V 以上、電力利得遮断周波数ｆT： 60 GHｚ以上を完全に上回ることができた。 また、結晶成長技術の開発においては、MOCVD 装置による、GaN 及び AlGaN/GaN HEMT 結 晶成長の開発を進め、サファイア上の GaN 成長で、X 線半値幅 260arcsec 以下、AlGaN/GaN HEMT 結晶成長で、二次元電子の電子移動度 1,180cm2/Vs、電子濃度 1.4×1013/cm2 という良 好な特性を確認すると共に、SiC 基板上でも同じく、GaN 成長で 180arcsec(目標 200arcsec 以下)、AlGaN/GaN HEMT 結晶成長で 1,000cm2/Vs、2.5×1013/cm2 という極めて良好な特性を 確認した。 T 型ゲート Vd =8V =3V =8V =3 =6V =6V =3V =8V =3V =8 500 ソース gm (( mS/mm gm mS/mm )) 400 300 200 リセス部 100 0 -5 -4 -3 -2 -1 0 1 2 ゲート電圧( Vg (V) (V) ゲート電圧 図Ⅲ-23 ゲート長 0.15μmT 型ゲ ート電極の SEM 写真 図Ⅲ-24 計画と比較した目標の達成度の一覧表 要素研究 最終目標 達成状況 高 耐 圧 化 基 本 技 ドレイン耐圧： 達成 ― 62 ― ゲート長 0.15μmGaN-HEMT の ｇｍ- ゲート電圧特性 （最大ｇｍが 450mS/mm を記録） 理由・根拠 リセスゲート構造 GaN-HEMT にて 64 V を 術 高周波化技術 20V 以上 ｆ T( 電 流 利 得 遮 断 周波数) 60 GHｚ 高性能エピ結 自 晶成長技術 主 目 標 リセスゲート 加工技術 GaN-HEMT 作製技術 高周波評価技術 達成 達成 達成 達成 fT,fmax を評価 確認。 リセスゲート構造 0.15μm T 型電極 GaN-HEMT にて 67GHz。一層のゲート長短 縮などで目標を達成した。 MOCVD 装置により SiC 上で、GaN 成長 X 線 半値幅 180arcsec、電子移動度 1,000cm2/Vs、電子濃度 2.5×1013/cm2 と良 好な特性確認。 高精度ﾄﾞﾗｲｴｯﾁﾝｸﾞ技術を開発し、リセス ゲート構造 0.5μm GaN-HEMT にて実証し た。 評価系を組上げ、fT,fmax の実測を可能に し た 。 ｆ max で は 世 界 ト ッ プ ク ラ ス の 126GHz を達成した。 要素技術から見た成果の意義 ゲート長 0.5μm のリセスゲート GaN-HEMT において得た、ｆT＝32.3 GHｚ、ドレイン耐 圧＝65 V は、ゲート長を考慮すると、他の研究機関に比べｇｍ、ｆT が高く、世界最高レベ ルである。さらにゲート長 0.15μm の T 型電極リセスゲート素子において、ドレイン耐圧 が 30V を超えると共に、ｆT＝67 GHｚを得、ゲート長微細化により目標のｆＴ＞60GHz を達 成できた。また、同素子において得られた最大相互コンダクタンス（ｇｍ=450mS/mm）はこ れまでにない高い特性であり、独自に開発を行ってきたリセスゲート構造の優位性を示し ている。 このように、開発した GaN-HEMT は、GaAs 並の高速動作特性を示しながら、GaAs の 10 倍以上の高耐圧特性を有している。このため、低周波∼超高周波の領域において高耐圧、 高出力特性が望まれる通信、電力用素子などに革新的改善をもたらす可能性があることに 意義がある。 gm vs Lg 沖 fT (GHz) ft (GHz) gm (mS mS/mm) /mm) 1000 ft vs Lg fT vs Lg 1000 1000 沖データ 沖 100 100 100 10 10 10 0.01 1 0.1 1 ゲート長Lg ゲート長Lg( Lg(μm） 10 0.01 1 0.01 1 10 0.1ゲート長( ゲート長 (μm） 1 0.1 10 ゲート長Lg ゲート長Lg( Lg(μm） 図4-11 GaN-HEMTのゲート長とｇ 図Ⅲ− 25 ｍ、ｆＴに関する最近の論文との比 較 ― 63 ― 他機関報告データ 本プロジェクト成 果 2.3 次世代パワー半導体デバイス実用化調査 本調査は、パワー半導体デバイスに関する各種技術・システムの現状と将来等について 調査を行い、次世代のパワー半導体デバイスに求められる役割、解決すべき課題、将来の 展望等を明らかにすることにより、 「超低損失電力素子」技術開発の推進に資することを目 的とし実施した。 （調査内容の一覧を表Ⅲ−３に示す。） 2.3.1 電力素子を用いた各種システムの現状と将来動向 産業分野、民生分野、電力事業分野、輸送分野、情報通信分野において、関連技術、社 会システム等の様々な側面からその現状と将来動向を関連分野の専門家、海外や国内の大 学、公的機関へのヒアリング等により調査し、将来のエネルギーシステムにおける超低損 失電力素子の果たす役割を探求した。 また、超低損失電力素子として期待される SiC について材料、デバイス技術の現状と将 来展望について調査するとともに、パワーエレクトロニクスを用いた各種エネルギーシス テムの現状、将来動向、パワー半導体デバイスの役割について調査を行った。 調査の結果、現在の素子には限界があり、それを越える性能を持った超低損失電力素子 は全分野にわたり導入が期待されていることが判った。 特に民生分野の内、自動車分野、家電分野、情報通信分野では早期の実用化を期待して いることが判明し、これらの分野にある程度絞って開発を推進する必要があることが裏付 けられた。 2.3.2 応用システムの調査・検討 超低損失電力素子を用いた変換器の具体的な応用イメージを明確にし、次世代のパワー 半導体デバイスと周辺技術へ要求される仕様と技術課題を明確にすることを目的として、 幾つかの具体的な応用システムモチーフを取り上げて詳細な検討を行った。 応用システムモチーフの選定に当たっては、超低損失電力素子、特に SiC を応用した場 合の特徴である小型コンパクト、高効率、高耐圧、耐高温を活かす分野で、単なる現状の 素子との置き換えによる普及ではなく、システムを大幅に改善した展開が期待されるもの を抽出した。（表Ⅲ−１）その主な検討概要は下記の通りである。 (1) CPU 電源 （小容量分野） CPU の高性能化に伴いその消費電力も増大し、高性能 PC で 100W 程度の消費電力の製品 が出現している。ITRS 等のロードマップによれば、CPU の消費電力は、2010 年には高性能 PC で 200W を超え、2016 年には 300W 弱、汎用 PC でも 160W 程度になることが予測されて いる。このような CPU に用いられる LSI は、微細化により集積度をあげることにより高性 能化が図られてきたが、微細化による素子動作の制限や低消費電力化のため、電源電圧の 低電圧化が進んでいる。次世代以降も、微細化の進展とともに電源電圧の低電圧化が進み、 PC で用いられる最も低い電源電圧は、2005 年に 0.9V、2016 年には 0.4V となることが予 測されている。低消費電力化のために電源電圧の低電圧化が進んでいるものの、CPU の高 速化に代表される高性能化による素子数の増加のため消費電力と消費電流は増加し続け ている。このような背景のもと、CPU 用電源に対しても低電圧・大電流下での低損失化が 望まれている。さらに CPU に大電流をより低損失で供給しなければならないことから電源 を CPU 直近に置くことが要求され、このため小型化が望まれている。CPU 電源のロードマ ップ（表Ⅲ−２）を検討した結果、2010 年以降、SiC 等の超低損失電力素子実用化への期 待は大きく、その周辺技術開発と共に早急な対応が必要となる。 − 64 − 表Ⅲ−１ SiC を用いたパワー半導体デバイスの応用システム 何故 SiC か 低オン抵抗 高周波 耐高温 （総合力） 低オン抵抗 高耐圧 容量 大容量 SiC の特徴 High Power Density 高パワー密度 受配電 システム HVDC (電力系統) 鉄道 中容量 オール電化住宅 IT 電源 自動車(EV, 高パワー密度 HEV,FCEV) 変換器 都市、ビル等の 配電システム （直流配電） 交流 SW パルス電源 低オン抵抗 耐高温 宇宙太陽光発電 (エネルギー用 コンバータ） 超高周波 産業用電源 （スパッタ電源） 通信用アンプ 小容量 ＣＰＵ電源 情報通信用装置 家電（エアコン等） 高電圧リレー 蛍光灯（照明） 表Ⅲ−２ CPU 電源のロードマップ 2000 動作周波 (MHz） 2 2004 2008 2012 2016 ２ ７ ∼４５ 12 12 12 12 出力電圧 （V) min 1.0 max 1.2 0.7 1.1 0.6 1.0 0.4 0.9 汎用 61 高性能130 85 160 120 218 158 288 同期整流 同期整流 同期整流 入力電圧 （V) 電力容量 （W) 整流方式 制御方式 PWM 制御回路デバ イス技術 Bi-CMOS Bi-CMOS 実装方式 表面実装 表面実装 CPUへの給電方式 PWM PWM Bi-CMOS MCM BBUL＊ 同期整流 Advanced PWM ？ ADコンバータ SiC､GaN Bi-CMOS(SiGe) III-V､ﾀﾞｲｱﾓﾝﾄﾞ フリップチップ バンプレス BBUL＊ * Bumpless Built-up Layer (2) 高パワー密度変換器 （中容量分野） SiC を用いた超低損失パワー半導体デバイスが実用化されることにより，半導体電力変 換装置の発生する損失が劇的に低減される可能性が期待される。また，発生損失が低減さ れることにより冷却責務の軽減が可能となり、装置全体の小型化に大きく寄与し低コスト 化につながることも期待される。これらの小型化・低コスト化により半導体電力変換装置 の用途が飛躍的に広がる可能性がある。応用範囲が広く典型的な電力変換装置の一例とし て，200V，3.7kW の汎用インバータへの SiC パワーデバイスの適用効果を試算したところ， 発生損失の低減による冷却責務の軽減により，放熱器の体積を現状の 1/10∼1/8 程度にま で小型化した上で冷却ファンを不要にできる可能性があることが示された。 今後、SiC パワーデバイスの持つ高い性能の波及効果を最大限に引き出すためには，高 周波電力回路実装技術，構成要素間の温度マネージメント技術など，高度な実装技術の確 立も必要となる。また，SiC の低損失特性を生かした小形化を達成するためには，制御回 路，ドライブ回路，制御用電源などの小形化も同時に進める必要がある。これらにより， ひとつのコンポーネントとして扱える完成度の高いインバータが実現でき，その低価格化 − 65 − や適用の容易さの達成により，インバータの用途の飛躍的な拡大が期待できる。 デバイスサイズと自動車応用 自動車用として必要な技術 (3) 自動車（EV、HEV、FCEV） （中容量分野） EV・HEV・FCEV に搭載されるインバータは一般産業用インバータと同じく出力密度が向上 していく可能性があり、その容量は将来大きいもので 100kW 程度、電源電圧は 500V 以上に なると予想される。また、モータの高出力化等を考えると、電気駆動系全体の小型化のた めにはインバータ自身の小型化も必然的に必要になる。これらのニーズに対応するには SiC を用いた超低損失パワー半導体デバイスの実用化が必要となる。（図Ⅲ−26） また、これに伴う冷却技術の開発も、他の電力機器と同様に重要となる。SiC を用いた場 合、現在の水冷に代わって空冷による冷却機構の採用が可能となり、自動車における搭載 性が向上することにより、小型車から大型車までの多くの車種で搭載が可能となり、普及 の加速が期待される。 SiC インバータの低損失特性を発揮できる車両としては、将来の自動車として 2010 年以 降の増加が期待される FCEV がある。FCEV においては駆動や回生時のエネルギー制御がすべ てインバータによって行われるため、SiC 化の効果は大きく、車両の燃料消費率低減が可能 となる。 材料 3インチ基板 4インチ基板 ﾌﾟﾛｾｽ 高耐熱高信頼絶縁膜 面内不純物制御技術 オン抵抗1mΩ・cm2MOSFET 実装 ﾁｯﾌﾟｺｽﾄ（対Si） 高周波対応実装（400kHz） 高耐熱実装（Tj>250℃） 新接合技術 3（ （SBD) 2000 2005 3（ （FET） ） 2010 600V-10A 1mm×1mm 600V-100A 5mm×5mm 補機用DC/DC ＜1.5（ （FET） ） 2015 1.2kV-100A 5mm×5mm FET SBD 6インチ基板 転位密度低減（＜103cm2） 1.2kV-600A 10mm×10mm 車載インバータ（大型HEV車orFC車） （15W/cm3) 主電源用高周波DC/DCコンバータ 車載インバータ（小型HEV車へも展開） （20W/cm3 ) 車内多重電源システム用 図Ⅲ−26 SiC の自動車応用と必要な技術 (4) 大容量分野における電力系統機器 （大容量分野） 大電力用変換器に SiC パワー素子を適用する場合の効果で最も大きなものは、現用 Si パワー素子では扱う電力が大きすぎて自励化できない領域を、SiC パワー素子によって自 励化（フィルタや調相設備の大幅削減が可能になる。）する効果や、変換器の高密度化（高 周波動作化、高温動作化）によるシステム全体の小形化の効果である。 大電力を扱うが故の技術課題として ・高耐圧化に伴う技術：絶縁材料・構造、ゲートドライブ回路 ・大電流化に伴う技術：基板の大面積化、並列チップ化 ・高温動作化に伴う技術：チップ接合・配線、熱伝達 などがあり、今後の検討により解決するものと考えられる。 また、時期が先となるけれども、超低損失電力素子の効果を大きく発揮できるともに、 − 66 − 技術開発のドライビングフォースとなることが期待される応用として、核融合炉（ITER） 用の電源システム、および宇宙太陽光発電の送受信システム、の２つについても検討を行 った。 2.3.3 周辺技術の調査・検討 次世代パワー半導体デバイスの周辺利用技術の動向と将来動向の調査を行い、技術課題 を抽出した。具体的には、周辺技術の必要性と課題の概観、実装関連基礎技術（パッケー ジ技術、放熱技術、コンデンサー、絶縁技術）、システム統合技術（CAD,熱マネージメン ト）を調査し、周辺技術の共通重要課題として、材料・デバイス技術、高密度実装技術、 高温動作技術などの抽出を行った。また、前出のモチーフターゲットに関し必要となる周 辺技術のロードマップの作成を行った。 2.3.4 想定導入量および導入効果 導入量に関しては、現在、パワー半導体デバイスの応用が見られる家電機器への導入量 として１４億素子程度のポテンシャルがあることが判明した。 市場への導入は、前に述べたモータドライブ関連分野、EV 分野、IT 分野から始まり、 市場への普及は 2010 年頃からと予測する。 導入効果としては、民生分野においてパワー半導体デバイスが SiC 化されることにより ２０１０年には 38.9 億ｋＷｈ(石油換算 36 万ｋl)、２０２０年には 151.2 億ｋＷｈ（石油 換算 140 万ｋl）の省エネルギー効果が期待されること、また、Ⅰ.２.１で述べた炭酸ガス 削減効果も期待されることが判明した。 − 67 − 表Ⅲ−３ 調査内容一覧 平成１０∼１４年度 調査内容 電力素子を用いた 各種システムの現状 と 将来動向 新しいシステムにおける 素子の満たすべき 仕様（機能） ・役割 応用システムの調査・検討 具体的な応用システム の検討 周辺技術の検討 ロードマップ作成 超低損失電力素子の 想定導入量および 導入効果 １、各種システムの現状と将来展望 ・ 電力分野：電力システム、直流送電技術、FACTS 技術、需要地系統 ・ 電気自動車分野：電気自動車の現状と将来動向等 ・ 鉄道分野：超電導磁気浮上式鉄道 ・ 情報・通信分野に用いられる半導体素子 ・ 産業機器分野、家庭機器分野 ・ 宇宙太陽光発電所計画の現状 ・ 成層圏ＰＨを用いた無線通信システム開発計画の現状 ・ パワーデバイスの応用技術の検討 ２、SiC 素子の技術課題 ３、SiC デバイス研究開発の現状と将来展望 ・ P-MOSFET を用いた双方向電流スイッチ、MOS ゲート高電力パワーデバ イス、インバータ技術の現状と今後、パワーエレクトロニクスの今後の展 開 ４、実用化技術の現状と課題 ・ 次世代パワー半導体デバイス実用化と周辺技術課題の概観 ・ パッケージ技術、放熱設計技術、コンデンサー技術、絶縁材料技術 ・ 通信用電源の電力変換ユニット技術 ・ システム統合化技術 １、SiC 素子の期待される応用展開 ２、インバータ技術への適用検討 ３、電力システムにおける超低損失素子の適用効果の検討 ４、要地系統、産業機器分野、家電分野における SiC 利用システムの検討 １、高パワー密度変換器の検討 ２、電力変換器の出力密度の調査 ３、系統機器の検討 ４、ＣＰＵ電源の将来動向の調査および検討 ５、高周波パワーデバイスの調査 ６、宇宙太陽光発電システムにおけるパワー素子の検討 ７、ＩＴＥＲ（核融合実験炉）におけるパワー素子の検討 (ア) 次々世代ＣＰＵ電源の検討 (イ) インバータのモジュール化の検討 (ウ) ＥＶ、ＨＥＶ、ＦＣＥＶの検討 (エ) ビル配電の検討 １、エネルギー需要と電力化率の動向と超低損失電力素子の導入の可能性 ２、家電機器における SiC 導入量予測 ３、現在の Si パワー半導体の SiC への置き換えによる導入効果の検討 ４、具体的な応用分野における導入効果の検討 ・ ＣＰＵ電源 ・ ＥＶ、ＨＥＶ、ＦＣＥＶ ・ モータ制御インバータ 2.4 超低損失電力素子革新的要素技術の研究 革新的要素技術では、将来の超低損失電力素子技術開発のためのリスクの高い要素技術 として、結晶成長新技術、素子化プロセス新技術、新材料デバイス化技術、特性評価新技 術の研究を行い、その中から生まれる新たな革新的要素技術を基盤技術開発、或いは素子 化技術開発に適用してその更なる促進に資することを目標とした。 結晶成長新技術では、昇華法 SiC 基板結晶における結晶成長中の状態を直接観察する手 段のない現状を打開するためのＸ線トポグラフィー法を用いた成長モニタリング手法や、 Si に比べて高温である SiC エピプロセスの低温化と表面特性を改善するプラズマ CVD 法の 開発を目指した。素子化プロセス新技術では、化合物である SiC に対して必要となる界面 欠陥不純物を低減できる新しい MOS プロセスとして、オゾンによる表面処理技術の開発を 行った。また、新材料デバイス化技術では、ワイドギャップ半導体として、SiC 以上に高い 性能指数が期待される窒化物半導体やダイヤモンドを対象に、界面制御性に優れ、高純度 な薄膜成長が可能な MBE（Molecular Beam Epitaxy）成長技術、或いは表面平坦性が期待で きるプラズマ CVD 法によるエピタキシャル膜特性向上と、それを用いた高性能高周波デバ イス化可能性を追求した。特性評価新技術としては、従来半導体材料とは本質的に異なる − 68 − SiC 等のワイドギャップ半導体の特性を適切に評価する手法、特に電子デバイス特性に大き な影響を与える深い準位の評価法としての光 ICTS 法の開発、及びワイドギャップ半導体デ バイスに特有のシミューレーション技法の開発を目指した。 以下にその成果の概要を示す。 (1) 結晶成長新技術 in-situX 線トポグラフィー結晶成長観測装置を開発して結晶成長素過程解明へ適用 し、SiC 結晶成長素過程に関する知見を実験的に初めて明らかにした。マイクロパイプや ドメイン境界の発生および経時変化、或いは単結晶中での多形の発生を画像によって捕 らえることに成功し（図Ⅲ-27）、その制御の為の指針を明らかにして、実際の大型結晶 炉に適用した。 プラズマ CVD 法により、SiC 薄膜の成長を行ったところ、従来の成長方法よりも 500℃ 低い 1000℃での 4H-SiC エピ膜の成長に成功した。ステップフロー成長で単結晶 SiC 薄膜 を得るためには 35 以上という高い C/Si 比が必要であり、またステップバンチングの程 度は C/Si 比の増加に従い減少することがわかった。得られた SiC 薄膜を用いて pn 接合 を形成し、ダイオードとしての動作を確認した。 (2) 素子化プロセス新技術 SiC 上の酸化絶縁膜形成プロセスに関して、SiC 基板表面に対する紫外照射(UV)を伴う オゾン処理によって、従来の洗浄法によっては除去困難な炭素不純物が完全に除去され ることがわかった。本処理を施した SiC 基板を用いて MOS キャパシタを作製し電気測定 評価を行った結果、フラットバンドシフトおよび界面準位密度の低減が確認され、この 手法が MOS 構造特性改善に有効であることを実証した。 (3) 新材料デバイス化技術 プラズマ MBE 法による結晶成長に関し、成長初期プロセスでの AlN 高温バッファ層等 の工夫で、今まで困難であった Ga 極性を MBE 法で実現する方法を開発すると共に、MBE 成長膜の特性を落としていた原因が N 極性での成長であったことを明らかにした。その 結果、極性を適切に制御した成長膜では特性が劇的に改善し、AlGaN/GaN ヘテロ構造で 1197cm2/Vs という世界最高水準の移動度を得ることが出来るようになった。更にそのデ バイス品質の MBE 成長膜を用いてヘテロ接合 FET 構造の試作に成功し（図Ⅲ-29, 30） 、 MBE 成長膜の有用性を示すと共に、実際の微細化デバイスプロセスに供与して高周波デバ イスを試作した。 ダイヤモンド半導体に関し、シリコン並みの平坦な表面を持ち天然ダイヤモンドより不 純物や欠陥の少ない薄膜の合成、また p 型ダイヤとして世界最高の移動度（室温で 1800cm2/Vs)をもつ膜の合成に成功した。更に、p 型ダイヤモンドを用いた素子構造の作製 および評価を行い、450℃でも理想的な整流性を示すショットキー接合素子や FET 素子を 試作した。 減圧 CVD 法による 3C-SiC 大面積高品質膜を Si 上へのヘテロエピタキシー、及び厚膜 上へのホモエピタキシーで作製すると共に、ショットキー接合形成プロセスを改善して、 ダイオード逆耐圧 305V を達成した。この値は Si の理論限界を超え、3C-SiC の特性から 期待される値の 1/2 に相当しており、超低損失電力素子材料としての 3C-SiC のポテンシ ャルを示した。 (4) 特性評価新技術 ワイドバンドギャップ半導体の電気的評価には、大きなバンドギャップのために Si 等 で用いられる方法が適用できず、ワイドバンドギャップ半導体に特化した特別の評価手 法が必要であることを示した。光 ICTS 法（図Ⅲ-28） が少数キャリアや高周波動作に悪 影響を及ぼす深い準位の評価に特に有望であることを明らかにし、SiC エピタキシャル層 に関して深い準位の深さ方向分布と成長条件の関係を解明した。 SiC の MOSFET の電子密度等のシミュレーション法を開発し、通常の MOSFET では低下し てしまうチャネル移動度が、埋め込みチャネル構造を用いることによって向上する事を 確認した。更に、埋め込みチャネル MOSFET に関するデバイス構造パラメータの最適化を − 69 − 試み、実際のデバイス試作に適用して、劇的なチャネル移動度の改善を達成した。 （注）国研の独立行政法人化に伴い、一般会計予算は H13 年度より産総研運営交付金予算 に移行、石油特会評価費予算は H14 年度より産総研エネルギー高度化利用特会委託費予算 に移行。当該研究テーマの内容は、本「超低損失電力素子技術開発」とは異なる産総研研 究テーマとして継続。 図Ⅲ-27 CCD カメラによる 6H-SiC の高温Ｘ線 図Ⅲ-28 4H-SiC バルク結晶の光 ICTS スペクトル トポグラフ像、g=[1 0 –1 1] 図 III-29 MBE 成長 GaN 薄膜のリン酸によるエッチン 図Ⅲ-30 MBE 成長 AlGaN/GaN による グパターンと AlGaN/GaN ヘテロ構造による HFET 構造 HFET の静特性 − 70 − 計画と比較した目標の達成度の一覧表 要素研究 1. 結晶成長新技術 2. 素子化プロセス新技術 3. 新材料デバイス化技術 4. 特性評価新技術 自主目標 (1)X 線トポグラフィーによ る SiC 結晶成長素過程観察 法を確立し、実際の SiC 基 板結晶成長に適用して、そ の大面積高品質化に資す る。 (2)プラズマ CVD 法による SiC エピタキシャル成長法 を開発して、実際のエピプ ロセスに適用し、その高品 質化に資する。 (1)オゾンによる SiC 表面処 理法を確立し、実際の SiC デバイス作製プロセスに適 用する。 (1)MBE 法によるデバイス 品質窒化物半導体結晶成長 法を確立し、それを用いた 高性能高周波デバイス作製 に資する。 (2) ダイアモンドエピタキ シャル膜、及びデバイスプ ロセスの高品質化を行い、 それを用いたデバイス作製 に資する。 (３)立方晶 SiC エピタキシ ャル膜、及びデバイスプロ セスの高品質化を行い、そ れを用いたデバイス作製に 資する。 達成度 達成 理由・根拠 開発された本手法を実際の大型結 晶炉での成長に適用した。 一部達成 高品質エピタキシャル条件を明ら かにし、それを用いた PIN ダイオ ードの動作確認を行った。 一部達成 オゾン処理による表面ｸﾘｰﾆﾝｸﾞの 有効性実証済。酸化膜形成に対し ても適用した。 達成 特性向上のﾌﾞﾚｰｸｽﾙｰがエピタキシ ャル膜の極性制御であることを明 らかにし、得られた高品質結晶を ﾃﾞﾊﾞｲｽﾌﾟﾛｾｽに供与。 達成 プラズマ CVD 法により、原子レベ ル平坦化と高移動度化を実現し、 高性能ショットキー接合素子や FET 素子を試作した。 達成 ｼｮｯﾄｷｰﾀﾞｲｵｰﾄﾞ耐圧で理論値の 1/2 に及ぶ値を実現。立方晶 SiC デバ イスとしては、世界最高値。 (1)ワイ ドギ ャ ップ 半導 体 達成 に適した物性評価法を確立 し、実際の材料デバイス評 価に資する。 (2)ワイ ドギ ャ ップ 半導 体 達成 素子特性のシミュレーショ ン技術を開発し、実際の素 子設計に資する。 深い準位に関する光 ICTS 法の有 用性を示した。 埋め込みﾁｬﾈﾙ構造 SiC-MOSFET の移動度向上を予測し、実際のﾃﾞ ﾊﾞｲｽ設計につなげた。 要素技術から見た成果の意義 Ｘ線トポグラフィー法によるSiC結晶成長過程のリアルタイム観察は、今まで科学的視 点を持ち込めなかった昇華法において、結晶成長中における成長状態のリアルタイム制 御を可能にする大きなブレークスルーである。UVオゾン処理法は、化合物半導体である が故に Siとは異なるデバイスプロセスが必要とされている状況に一つの解を与えるも のである。窒化物半導体MBE成長膜の高品質化は、２次元電子ガス系を利用する高周波パ ワーデバイスにとってより精密なヘテロ構造作製の手段を提供するものである。ダイア モンドエピタキシャル膜によるFET実現は、最高の性能指数をもつと期待されるワイドギ ャップ半導体のデバイス応用ポテンシャルを実証したものである。光ICTS法は、実際の 電力素子の特性に大きな影響を与えるにもかかわらず、その適切な測定が困難であった ワイドギャップ半導体中の深い準位の評価を可能にし、材料／デバイス間のフィードバ ックに基づく超低損失電力素子開発を大きく促進させると期待される。 71 Ⅳ．実用化、事業化の見通しについて １．実用化、事業化の見通し 1.1 産業技術としての適用可能性の明確化 1.1.1 超低損失電力素子の市場導入の必然性 現在、電力用素子及び通信用素子として使用されている Si（シリコン）素子と GaAs（ガ リウム砒素）素子は、すでにその素子性能限界に近づきつつある。このような現状におい て、飛躍的な性能向上が理論的に予測されている超低損失電力素子（SiC、GaN 等）の実用 化が求められている。例えば、SiC 電力素子は、原理的には電力損失が Si 素子の 1/100∼ 1/300 に低減され、動作可能温度が Si 素子の 150℃から 450℃に向上するといった優れた 性能を有している。システム小型化や冷却システム簡略化等を含めた応用システム全体に 及ぼすメリット、さらに省エネルギー効果を含めた総合的なコストパフォーマンスを考慮 すれば、市場導入の可能性は極めて高い。 以下にその理由を列挙する ① 海外において、SiC のショットキーバリアダイオード（SBD）の試供・販売が始まっ た。力率改善回路において、Si パワー素子と組み合わせることにより優れた特性を 示すことを実証している。今後、SiC-SBD と Si 素子の組み合わせによる回路の高性 能化応用が進むものと思われる。国内においても、SBD のセカンドソースを目指す企 業も現れている。 ② SiC 高周波素子についても米国で商品化が始まった。IT 社会の進展にともない、移動 体通信基地局などにおける高耐圧・大容量・低損失の高周波素子の需要が高まる。 ③ 単結晶基板の品質の向上、ウエハ口径の拡大が進み、４インチ実用化への見通しが得 られつつある。 ④ 基板需要の増大とウエハコストの低減は相乗的であるが、近年の高出力青色発光ダイ オードの基板材料としての SiC の需要増大は、このケースに当たる。GaN パワー素子 用基板としても SiC は求められており、この傾向が加速すると期待される。 ⑤ Si 素子のインバータの価格と体積減少は相関があるが、現在、いずれも飽和傾向に ある（図Ⅳ−1） 。Si 素子に比べ高周波動作が可能な SiC 素子では、低損失および高 温動作化と相俟って、この Si 素子の飽和限界を越えた高密度化（体積減少）とそれ による価格（ワットコスト）の飛躍的低減を図ることができ、広い応用が開けるもの と期待できる。 ⑥ エネルギーの電力化の進む現在、省エネルギーには高性能・低損失パワーエレクトロ ニクスの導入は不可欠である。省エネルギーを考慮した総合的コストの観点からして も SiC パワーエレクトロニクスの導入は促進されるものと期待される。 こうしたトレンドにあって、本プロジェクトにより、日本国内における SiC 素子化基 盤技術が確立され、国内メーカーによる特定の応用を目指した実用化研究開発が促進さ れつつある。 72 120 + コ ン バー コンバータ ＋ コンバータ＋ＩＰＭ インバータ +IPM コ ン バー イ ン バ ー 100 ＩＳＰＭ ISPM ＣＰＭ CPM 100 体積、価格（％） 100 80 72.0 価格 体積 60 53.5 51.8 40 40.8 42.9 27.4 34.8 20.6 25.0 20 22.8 0 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 ＩＰＭ：Intelligent Power Module(ﾄﾞﾗｲﾊﾞｰとﾊﾟﾜｰﾃﾞﾊﾞｲｽを含むモジュール) ＣＰＭ：Custom Power Module (ｺﾝﾊﾞｰﾀとｲﾝﾊﾞｰﾀを含む専用モジュール) ＩＳＰＭ：Inverter System Power Module (ｺﾝﾊﾞｰﾀ､ｲﾝﾊﾞｰﾀ､ﾄﾞﾗｲﾊﾞｰ､ﾏｲｺﾝ､通信 I/O を含む専用モジュール) 図Ⅳ−１ インバータの体積と価格の変遷 1.1.2 超低損失電力素子の普及分野 これまでの素子ではできなかった小型コンパクトな情報通信用電源、高パワー密度 変換器等において、単なる新素子への置き換えではなく、新しい製品・分野への展開・普 及の可能性があり、事業分野の大幅な拡大が見込める。 (1) 素子面積を必要としない高周波素子の導入が進む。 コストと周波数特性により、移動体通信基地局などでは数 GHz／数 100Ｗの SiC 素子 が、大容量高速通信システムでは数 10GHz／数 10Ｗの GaN 素子の導入が期待される。 (2) 電力変換器に使われるインバータのスイッチング周波数が上がると、周辺部品の小型 化がはかられ、機器全体の小型化が進む。コンパクト性、高パワー密度化のために電 源を中心に大量に導入される可能性が期待されている。 (3) エアコン、照明、洗濯機、冷蔵庫等のほとんどの機器へ、その特長である電力損失の 低減、コンパクト性の目的で導入される可能性が大きい (4) ハイブリッド自動車、燃料電池自動車、電気自動車の導入量が急速に増大することが 予想され、SiC 素子をもちいた低損失、小型、耐高温性に優れた水冷不要な駆動制御 系の実用化が期待されている。 (5) 大・中電力機器で導入が期待されるものとしては、大型ビル等の直流配電、鉄道・電 車等の産業機器があげられる。最終的には発電所等における送電系統の変換器への導 入が期待される。 (6) 変換器以外では、SiC 超低損失素子によって実用可能となる応用例としてスイッチ機 能がある。SiC 素子によってはじめて、損失が小さく、開閉速度が早いスイッチが実 現できる。これによって、停電時だけに即時に無停電電源を活用できるようになり、 大幅な電力消費の抑制が図られる（図Ⅳ-２） 。素子の大容量化が進めば、配電系など に導入して、ネットワーク機能に革新をもたらす。 73 商用電力 太陽電池 小規模事業者 電 力 量 計 系統連系 スイッチ 交流スイッチ （ Smart Power Switch ) 一般負荷切離し スイッチ 照明器具 電子レンジ UPS機能 ピーク電力 カット機能 分散電源 マイクロGT 燃料電池 自家発電機 など ＜一般負荷＞ パソコン ＰＯＳ端末 バッテリ 冷凍庫 ＜重要負荷＞ 図Ⅳ−２ SiCスイッチ素子による高信頼、省電力型小規模事業者向け 配電システムのイメージ 1.1.3 実用化までのイメージ（シナリオ） 本プロジェクトにおいてフロントランナーと位置付けた SiC の基板においては、２イン チのマイクロパイプフリーおよび実用段階で必要となる大口径化（４インチ）の目途がつ いた。また、デバイス要素プロセスにおいても実用化技術となる成果がでており、SiC の 物性値限界までの性能を実現する可能性も期待できる。さらに基本素子での SiC 素子の Si 素子に対する優位性を実証できた。 今後は、システムメリットを明確にして、特定の応用を目指した実用化研究開発に取り 組むとともに、 (1) 基板の大口径化・高品質化、低コスト化技術開発 (2) 応用に適合した高性能・高信頼を実現するプロセス技術とモジュール化技術 (3)モジュールを電力変換器として組み込むシステム開発 の実用化加速技術開発を並行させて進める必要がある。 詳細を以下に述べる ①１素子で大面積化して電流容量を増大させることと、多くの素子を一枚の基板から歩 留まり良く、できるだけ低コストで作製するためには、高品質・大口径の基板（ウエ ハ）開発が重要である。基板作製技術では、大口径マイクロパイプフリー基板（４イ ンチ）の製作（エピタキシャル成長技術を含む）が重要な課題であり、これが第一の マイルストーンである。 ②素子化技術では、担当４社において接合 FET、MOSFET、MESFET、GaN−HEMT の素子化基 盤技術開発が行われたが、現プロジェクト全体の成果も踏まえ、実用化に必要な基板 技術、高信頼・実用コスト適合プロセス、さらにモジュール化技術など、素子実用化 の為の技術開発を進める必要がある。モジュールプロトタイプを開発するためには、 Si 素子よりも低損失、高速・高温動作可能な SiC や GaN の素子の性能を最大限に引き 出せる設計・実装・パッケージ・材料などの開発が重要である。 ③電力変換モジュール開発目標設定においては、想定システムイメージが重要である。 74 実用化においては、SiC 素子が有効に働くシステム、そこにおいて求められる素子の仕 様、実装・パッケージなどの周辺技術、電力変換モジュールの仕様などの一貫した開 発モデルの検討を行い、結果を目標設定に反映させていく。例として、電気自動車・ ハイブリッド車への適応に必要な技術ロードマップを図Ⅳ−３に示す。 （ロードマップ 検討会 2002 年 4 月） ④導入によるシステムメリットの大きな応用（高周波素子を含む）から実用化が進むも のと推測される。またスイッチのような、Si 素子では電力損失、高速制御性で使用が 困難な用途での実用化が期待される。但し、逐次可能なものから早期実用化を図って いく必要がある。 図Ⅳ− 1.1.4 実用化に向けて克服すべき技術的・社会的課題 技術的課題 本プロジェクトにおいてデバイス作製の基本的な技術課題は克服されたが、今後これを 実用化するためには、高信頼度化・低コスト化のための技術開発を継続する必要がある。 具体的には、素子周辺技術としてのパッケージ技術、放熱設計技術、絶縁等材料技術、コ ンデンサー技術、システムを睨んだ電力変換モジュール総合化技術等が必要である。パワ ーエレクトロニクスへの導入はコスト主導であるため、基板、素子、プロセス、モジュー ルのコストダウン技術、更にシステムの総合的コストダウンが最終的には必要になる。 この為には、目的に応じた素子試作、モジュール化と並行して研究開発を進めていく必 要がある。代表的なものを以下に列記する。現行プロジェクトの目標との関連については 第Ⅲ項の成果を参照。 (1) 基板作製技術 ①４インチマイクロパイプフリー大口径基板の作製技術 ②結晶の高品質化（マイクロパイプ以外の欠陥である転位密度の低減） ③低コスト化のためのウェハ（基板）作製技術 (2) プロセス技術 ①高スループット・高精度エピタキシャル成長技術 ②高 MOS チャネル移動度（200cm2/Vs 以上）の実現のため実用化プロセスの確立 ③ゲート絶縁膜の信頼性実証 75 ④実装性を考慮したコンタクト構造の最適化 ⑤デバイス実用化のための SiC 素子用微細加工技術の確立 ⑥デバイス特性の信頼性と評価技術 ⑦大口径・高温対応の SiC プロセスに適合した製造設備の開発 (3) モジュール化技術 ①熱設計・実装技術 ②低 EMI 回路・配線技術 ③低コンタクト配線技術 ④パッケージング技術 ⑤周辺部品・材料開発 (4) 応用システム開発 ①システムシミュレーション技術 ②テストベット構築 ③システムインパクト解析 社会的課題 本技術が普及すると送配電条件（直流・交流、電圧等）の変更などの社会的に影響を与 えることとなり、大きなパラダイムシフトが考えられる。従って、実用化の実現に向けて の研究開発では市場調査及び関係政府部局・機関・団体と密接に連係して戦略的に推進す る必要がある。また実用化へ向けて企業の積極的参加が必須であり、ニーズとシーズのマ ッチングを十分に図って、適時、適宜、実用化のマイルストーンを創出しながら企業の継 続的参画を促す必要がある。 1.2 波及効果 1.2.1 現在時点での波及効果 (1) 本プロジェクト以前においては、基礎研究が主流であったが、本プロジェクトの立ち上 がりにより、ウエハ供給をめざしたベンチャー企業の誕生、民生・産業応用業界などに パワー素子早期開発を目指した動きなど、産業の芽が生まれつつある。 (2) 本プロジェクトにおける活動は世界的に注目されており、欧州の SiC 国際会議における 本プロジェクト概要に関する招待講演、また米国、欧州からの使節団の訪問を受けるな どしている。日本は、SiC 素子開発における米国−欧州との３極の一つと見なされており、 2001 年 10 月末には SiC 関連の最も重要な国際会議 ICSCRM2001 が、つくば学園都市にお いて開催された。ＵＰＲは、上記国際会議において最も多くの研究論文を採択された研 究機関の一つであり、かつ界面制御等の基礎技術開発では世界トップデータを得て招待 講演を行うなど、質・量の両面から学術的な評価を受けている。本プロジェクトメンバ ーは、上記国際会議の組織委員長、正・副実行委員長を始めする各種委員を務めており、 上記会議の企画・運営において中心的な役割を果たした。 (3) 本プロジェクトの発足に刺激を受け、フランス、イギリス、韓国で国家プロジェクトが 発足した。 (4) 国際結晶成長学会(ICCG)、国際半導体パワー素子会議(ISPSD)、米国材料科学会（MRS）、 電子材料会議（EMC）などの著名な関係学会・会議において、最近になって SiC の材料・ 素子に関するセッションが創設されている。 (5) SiC の結晶成長などのプロセスには Si プロセスに比べかなり高温を必要とする。そのた めキー材料である炭素材料の高純度化などの材料技術開発が進んだ。 1.2.2 予測される波及効果 本プロジェクトでの技術開発で確立された技術により次なる実用化のための基盤技術開発 目標が明確化するとともに、国内メーカーによる特定の応用を目指した実用化研究開発への 76 動きが促進される。超低損失電力素子が実用化されることにより、地球環境問題、IT 社会構 築等を含む経済活動、エネルギー有効利用などに対して、以下の貢献が期待できる。 (1) 地球環境問題に対する貢献 ① 平成 13 年 7 月の総合資源エネルギー調査会報告書（資源エネルギー庁）によれば、クリ ーンエネルギー自動車（ハイブリッド自動車、燃料電池自動車、電気自動車など）は 2010 年には 348 万台の導入が計画されており、本プロジェクトにて開発された素子を用いた 高性能・低損失インバータがモータ駆動システムに適用されることにより、エネルギー の高効率化が図られ、地球環境保全、炭酸ガス削減に貢献する。 ② 電力変換等の素子サイズが 10 分の 1 になり、且つ冷却システムが簡略化出来ることから、 システムレベルの大幅な小型化が可能になり、省資源、省スペースに貢献する。 ③ 携帯電話等の無線通信分野などの高周波領域で現在使用されている GaAs は有害物質であ る砒素（As）を含んだ材料であるが、本プロジェクトで研究開発している SiC、GaN は化 学的性質の面における問題がなく、地球環境に優しい材料である。 (2) IT 社会構築等を含む経済活動への貢献 ① 低損失・高耐圧高周波素子が移動体通信基地局に導入され、高信頼・低エネルギー消費 な IT 社会の発展に貢献する。 ② 低損失インバータ・スイッチが各種家電・家庭内ネットワーク機器に導入され、低エネ ルギー消費な全電化住宅を実現し、安全性・利便性に優れたエネルギーシステムとして 高齢化社会に貢献する。 ③ 低損失・高速動作の電力変換機器・スイッチが開発され、高機能・高信頼・低電力損失 の都市、ビルなどの直流配電システムが実現し、IT 社会に貢献する。 ④ 電力変換等の素子サイズ、及び応用システムレベルの大幅な小型化が可能になるため、 従来不可能だった電子機器を携帯することが可能となり、高度情報化社会の推進に貢献 する。 ⑤ 高温動作性、耐放射性に優れた特性の素子が実現されることから、人工衛星等の厳しい 環境における信頼性が向上するとともに、搭載時の冷却システム、放射線の影響を防護 するシステムが簡略化・小型化されることにより、高度情報通信システムの高機能化・ 高信頼性化に貢献する。 (3) エネルギーの有効利用に対する貢献 ① 高性能・低電力損失の電力変換機器が実現し、各種分散電源の導入を促進し、電力利用 の最適化が図られ、エネルギー有効利用に貢献する。 ② 低損失・高速動作の電力変換機器・スイッチが開発され、高機能・高信頼・低電力損失 の直流配電システムが実現し、エネルギー有効利用に貢献する。 ③ 低損失・小型電力変換機器の開発が進み、機器の高信頼性が実証されれば、送配電シス テムに導入され、システムの変革（100/200Ｖ→200/400Ｖシステム）が促進される。さ らには自励式電力機器の開発により基幹電力系統の高信頼・高効率化に貢献する。 ④ インバータの低損失化が図られるので、モジュールのコスト低減が実現すれば、電力消 費の半分以上を占める汎用モータの制御にインバータが導入され、炭酸ガス削減に大き く貢献する。 ⑤ 基板及びプロセス技術が進展して、素子の大容量化が実現すれば、各種大型モータ制御 などの産業機器、電車駆動システムなどに導入され、電力消費の低減と炭酸ガス削減に 貢献する。 (4) 国際貢献 電力変換損失を飛躍的に低減する技術は世界的なエネルギー問題を解決する重要な研 究開発課題の一つである。特に発展途上国におけるエネルギー消費、及び地球温暖化ガ ス排出量の増大は深刻であり、超低損失電力素子及びそれを用いた低消費の応用システ ムを実現すること、さらに発展途上国を中心とした国際的な技術移転を進めることで国 際貢献が可能である。 77 1.2.3 社会的効果、経済的効果 (1) 社会的効果 本プロジェクトの実用化によるわが国の電力損失の低減効果の見積もりでは、2020 年 において、28.61TWh/年、炭酸ガス排出量削減量として 1,050 万 t-CO2/年となった。これ は京都議定書の基準年である 1990 年の全炭酸ガス排出量の 0.94％に相当する量である。 国際的なエネルギー問題の深刻化は、日本の安全保障にとって大きな脅威となるため、 日本としては、発展途上国を中心として、国際的に移転可能な科学技術の重要性がます ます高まっている。エネルギーシステムにおける研究開発成果の創出と積極的な国際移 転への取り組みが必要であり、本プロジェクト成果は電力変換損失を飛躍的に低減する 技術として国際移転可能な技術と位置付けられ、国際貢献の点からも重要な技術といえ る。 (2) 経済的効果 超低損失電力素子が市場に導入されると、発電所から送・受配電系統、民生用利用と しての家電製品、情報通信用装置・製品、電気自動車、更には大型ビル等での直流配電 等、産業用利用としての加工・製造工場の電源や各種製造装置・モータ等、運輸用利用 としての鉄道・自動車の駆動装置等、パワーエレクトロニクスのあらゆる分野へ波及し て、エネルギーエレクトロニクスに大きなパラダイムシフトが起こる可能性がある。 ２．今後の展開 電力化率の増加にともない電力エネルギーの有効利用は省エネルギー技術のキーとなって きている。資源エネルギー庁省エネルギー対策課がまとめた「省エネルギー技術戦略」 （平成 14 年 6 月 12 日）において、パワーエレクトロニクスは電力エネルギーの有効利用における共 通基盤技術と位置づけられ、そのなかで SiC などのワイドギャップ半導体による超低損失電 力素子の開発が期待されている。また、シンポジウム「省エネルギー技術開発の新しい息吹 —パワーエレクトロニクスの新展開ー」（2002 年 11 月 25 日産総研主催）においても IT、電 力、家電、自動車・鉄道、建設、医療等の関連企業・機関から超低損失電力素子をふくむパ ワーエレクトロニクス革新への期待が寄せられ、上述の技術トレンドが裏付けられた。 このように、超低損失電力素子の早期実用化への期待度は大きい。今後は、開発された素 子化のための基盤技術を踏まえ、本プロジェクト参加企業をはじめとする国内企業が、実用 化を目指した明確な応用目標をもった個別技術の開発とそれを加速する共通基板材料・プロ セス・製造装置技術開発等を、国、ＮＥＤＯ等の制度などを利用する、等して効率的かつ加 速的に行い、導入・普及を図るべきである。この結果が産業・民生・運輸のあらゆる分野に おける省エネルギーを可能とすることはもちろん、地球温暖化問題の解決を、持続的な経済 成長及びエネルギーの安定供給とのバランスを取りながら行うことを可能とし、持続的な社 会の構築に資することとなると考えられる。 78 ２．分科会における説明資料 本資料は、分科会において、プロジェクト実施者がプロジェクトを説明する際に 使用したものである。 2-2 第１回 「超低損失電力素子技術開発」 （事後評価）分科会 資料6-3 超低損失電力素子技術開発プロジェクト概要 （平成１０年∼１４年） 平成１５年４月４日 プロジェクトリーダー 荒井 和雄 独立行政法人 産業技術総合研究所 パワーエレクトロニクス研究センター( (PERC) パワーエレクトロニクス研究センター 1 事業の目的・政策的位置づけ ２ 革新的パワーデバイス ネットワーク化/ /パワーエレクトロニクス パワーエレクトロニクス ネットワーク化 物 流 ２１世紀社会 電気自動車 次世代交通 情報流 インターネット ワイヤレス通信 コンピュータ マンマシンインターフェース エネルギー流 分散電源と系統 電力の融合 電力エネルギー 省エネ 地球環境問題 新産業 エネルギー有効利用 経済成長 ３ パワーデバイスの推移と予測 電力変換容量 (kVA) 105 1970 (Si) 1980 (Si) 1990 (Si) 2000 (Si) 2020 (SiC) 104 103 102 101 SiC パワーデバイス Si パワーデバイス 100 10-1 0.1 1 10 100 1000 104 105 動作周波数 f (kHz) 106 ４ 高周波デバイスの位置付け 新しい半導体（SiC半導体、GaN半導体）では高周波・高出力の通信素子を実現 できるため、次世代携帯電話などの移動体通信基地局や衛星通信、無線アク セスシステムへの応用が有望である。 １０Ｋ ダイヤモンドデバイス 放送地上局 １Ｋ 進行波管 SiCデバイス 平均電力(W) 通信放送衛星 移動体通信衛星 １００ 通信地上局 １０ GaNデバイス 携帯テレビ電話 携帯用通信 携帯用通信端末 無線アクセスシステム 端末 GaAsデバイス Ｓｉデバイス デバイス １ Siデバイス ０．１ 車載センサ 0.1 1 10 100 動作周波数（GHz） ５ ＳｉＣ, ＳｉＣ GaNとＳｉの物性値，性能指数の比較 GaNとＳｉの物性値，性能指数の比較 Si SiC GaN バンドギャップ SiC/Si GaN/Si EG (eV) 1.12 3.2 3.39 絶縁破壊電界 EC (V/cm) 3 x10 5 2.2 x106 2.0 x106 ・s) 1450 電子移動度 μ (cm２/V・ 1000 1000 熱伝導率 κ (W/cm２・K) 1.5 5.0 2.1 2.9 3.0 7.3 0.7 3.3 6.7 0.7 1.4 性能指数 (ε ε.μ μ.EC3) 222 166 4.1x107 9.1x109 6.8x109 ６ 省エネルギー（電力削減）効果 研究開発 フェーズ SiC基盤技術 電力変換基本技術 SiC素子技術 電力システム技術 １０ ５ 中小電力系 分散電源 変換損失低減 産業用電力機器 変換損失低減 合 580万ｋW SiC半導体への置き換え により、大幅な省エネルギ －効果が得られる。 ・電力変換損失：１／３ ・電力削減量 ：５８０万kW／2030年 電力変換損失（×１００万ｋW） の場 素子 Ｓｉ 損 失 の全 電力削減量 超低損失電力素子では、 電力変換損失がSi素子の 1／100～1／300に低減 幹線電力系統 変換損失低減 SiC素子の 場合の損失 ０ １９９０ 産業用電力機器損失 ・インバータ ・電気自動車 ２０００ 電力系統周辺回路損失 中小規模電力系統損失 ・保護回路 ・配電柱用 ２０１０ ２０２０ 分散電源損失 ・太陽電池 ・燃料電池 ・超伝導電力貯蔵 ２０３０ 幹線電力系統損失 ・直流送電 ・電力補償 （SVCなど） 「工業技術」工業技術院編1997年8月より引用） ７ 研究開発目標、計画 研究開発体制と特徴 ８ SiC電力素子デバイスプロセス技術 プロセス要素技術 エピ成長 技 術 伝導性 制御技術 界面制御技術 酸化膜形成 エピ成長 接合型FET 素子設計・評価基礎技術 電極形成 厚膜成長 設計基礎データ シミュレーションモデル化 低抵抗オーミック イオン注入 大電力 素子特性評価 素子構造形成 深接合形成 酸化膜/SiC界面制御 結晶作製技術 高温注入技術 ゲート酸化膜 a 基板結晶 低抵抗オーミック 酸化膜形成 エピ成長 電極形成 U-MOS構造 MOSFET 高品質基板 大面積化 基板評価 高品質化技術 新成長技術 中電力 高速制御 絶縁性エピ層形成 エピ成長 MESFET 高周波 選択エピ 素子特性評価 素子構造形成 イオン注入 金属/SiC 界面制御 ショットキー電極 表面安定化膜 電極形成 パッシベーション膜 イオン注入 端面処理 低抵抗オーミック 微細加工 成長中ドーピング 素子特性評価 リソグラフィ エッチング マスク形成 ９ 新規半導体素子研究開発への取り組み 基板結晶成長 プロセス要素技術 電極 チャンネル抵抗 新しい半導体材料である SiC素子は、Siテクノロジー の延長技術では基盤技 術確立が困難 材料科学 デバイス科学 Si 一貫研究開発が必要 ・基板結晶技術 ・プロセス技術 ・基本デバイス作製 理論値 オン抵抗 実際 SiC 欠陥 欠陥 欠陥 原因 除去 電極抵抗 チャンネル抵抗 理論値 耐 圧 基本デバイス作製・評価 10 素子化技術開発の目標と産官学連携体制 総合調査委員会 素子化技術開発 （企業ポテンシャル活用） 基盤技術開発 （産官学集中研究体制） 革新的要素技術 （産総研） 技術検討会 基板作製 技術 結晶成長新技術 素子化プロセス新技術 新材料デバイス化技術 特性評価新技術 プロセス 要素技術 実 用 化 調 査 委 員 会 接合FET 接合FET ﾌﾞﾚｰｸｽﾙｰ技術 MOSFET TEG MESFET 素子設計・ 評価技術 技術課題 GaNGaN-HEMT 大学との共同 （専門性の活用） ニーズの明確化 ラウンドロビン SiC (GaN)素子の性能実証： オン抵抗1/10又はパワー密度10倍 ブレークスルー要素技術の開発 「中間モニタリング用評価資料」３－１ P22,23参照 11 ｢超低損失電力素子技術開発｣の研究開発体制、 及び情勢変化への対応 及び情勢変化への対応 経済産業省 産業技術環境局 研究開発課 産業技術環境局 研究開発課 指定研究 補助金【超低損失電力素子技術開発】 独立行政法人 産業技術総合研究所 ＮＥＤＯ新電力技術開発室 委託【基盤技術開発】 【素子化技術】 基盤技術開発 産総研 共同研究基板作製 パワーエレクトロ 技術 ニクス 昭和電工 研究センター H13年度 新規参画 （財）エンジニアリング振興 協会 （財）新機能素子研究開発協会 研究開発部 プロジェクトリーダー 産業技術総合研究所 ﾊﾟﾜｰｴﾚｸﾄﾛﾆｸｽ研 ﾊﾟﾜｰｴﾚｸﾄﾛﾆｸｽ研 産業技術総合研究所 究ｾﾝﾀｰ ｾﾝﾀｰ長 荒井和雄 ｾﾝﾀｰ長 荒井和雄 究ｾﾝﾀｰ デンソー 新日鐵 新日鐵 プロセス基盤技術 エピ成長 界面制御 伝導度 制御 三洋電機 三洋電機 東 芝 東 芝 日立製作所 日立製作所 日産自動車 素子化技術 設計・評価 技術 東 芝 関西電力 沖電気工業 （財）新機能素子研究開発協会 先進パワーデバイス研究所 専門的要素技術 大学 超低損失電力素子技術開発研究体（ＵＰＲ） 接合ＦＥＴ 日 立 製 作 所 ＭＯＳＦＥＴ ＭＥＳＦＥＴ ＧａＮ 三 菱 電 機 新 日 本 無 線 -ＨＥＭＴ H13年度より 素子化技術に移行 H13目標の数値化 H13目標の数値化 沖 電 気 工 業 12 成果の概要 13 後期終了 研究開発の進展予想図 －プロジェクト２年目の予測－ 研 究 世界の進展 開 発 プロジェクトの進展 の 進 前期終了 プロジェクト発足 展 度 予測時点 1998 2000 2002 研究開発年度 2004 14 基板結晶成長 デバイスプロセス 電極 チャンネル抵抗 バルク結晶 ・高品質（２インチ） 材料科学 デバイス科学 ・大口径（４インチ） 理 論 ・a軸成長技術（ 軸成長技術（H１３ 軸成長技術（ １３年から） １３年から） オン抵抗 実際 c軸 値 Si SiC 欠陥 欠陥 欠陥 原因 除去 電極抵抗 チャンネル抵抗 (0001)面 理論値 目標達成 (11-20)面 a軸 耐 圧 基本デバイス作製 pnダイオードによる pnダイオードによる 一貫研究の実証 15 基板結晶成長 デバイスプロセス 電極 エピタキシャル成長 チャンネル抵抗 ・高速成長 成長速度≧ 20μm/h 膜厚＜±5%(@75㎜φ) ドーピング濃度＜±10 %(@75㎜φ) c面MOSデバイスの可能性の提示 MOSデバイスの可能性の提示 理 実際 オン抵抗 目標達成 デバイス (MOS) プロセスへの貢献 Si 論 値 材料科学 デバイス科学 ・高純度 ドーピング濃度＜1014㎝－3 ・高精度 SiC 原因 除去 欠陥 欠陥 欠陥 電極抵抗 チャンネル抵抗 理論値 耐 圧 基本デバイス作製 16 基板結晶成長 デバイスプロセス 伝導性・界面制御 電極 チャンネル抵抗 ・高温イオン注入/高温ｱﾆｰﾘﾝｸﾞ ・高温イオン注入 高温ｱﾆｰﾘﾝｸﾞ 材料科学 デバイス科学 Si オン抵抗 実際 理 論 値 ・4H-MOSﾁｬﾈﾙ移動度 ﾁｬﾈﾙ移動度 ≧ 200㎠ ㎠/Vsec(＠ ＠ﾉｰﾏﾘｵﾌ型) ﾉｰﾏﾘｵﾌ型 SiC 原因 除去 欠陥 欠陥 欠陥 電極抵抗 チャンネル抵抗 理論値 耐 圧 基本デバイス作製 目標達成 ・金属/半導体界面 ・金属 半導体界面 低抵抗コンタクト実プロセス ρ 型) ρｃ＜10-6Ω㎠(n型 ρ 型) ρｃ＜10-5Ω㎠(p型 ・設計/評価 ・設計 評価 物性値の収得とデバイス設計基盤の確 立 素子化研究への技術移転 17 基板結晶成長 デバイスプロセス 電極 チャンネル抵抗 ・JFET ・MOSFET ・MESFET ・GaN-HEMT 材料科学 デバイス科学 目標達成 オン抵抗 ・従来素子のオン抵抗は 従来素子のオン抵抗は1/10 パワー密度は１０倍 理 論 値 Si 実際 SiC 原因 除去 欠陥 欠陥 欠陥 電極抵抗 チャンネル抵抗 理論値 耐 圧 基本デバイス作製 実用化研究展開への基盤の確立 18 SiCスイッチング素子の開発状況 スイッチング素子の開発状況 10 1 0.1 400 Ω -cm2) オン抵抗 Rons (mΩ オン電圧VT at 100A/cm2 (V) オン電圧 40 100 Si 限界 Si-MOSFET SiC-MOSFET SiC-SIT(JFET) Si-IGBT JFET（日立） MOS（三菱） MOS（集中研） 10 SiC 限界 Si-IGBT限界 限界現状レベル 1 0.4 100 現行プロジェクトの 開発技術から予想 される到達点 2/Vs) (μ≧ μ≧200cm μ≧ 10000 1000 ブレークダウン電圧 VBD(V) 19 特許、論文、学会発表、新聞報道等 特許 論文 学会発表 新聞報道等 基盤技術開発 36 103 297 3 再委託大学 0 81 9 0 革新的要素技術 10 64 113 2 素 接合ＦＥＴ 10 0 16 0 子 ＭＯＳＦＥＴ 11 5 19 0 化 ＭＥＳＦＥＴ 4 3 24 0 技 13 3 2 3 術 ＧａＮ－ＨＥＭＴ (内5件は基盤技術時) 合 計 73 259 486 8 20 実用化・事業化の見通し 21 後期終了 研究開発の進展予想図 研 －プロジェクト２年目の予測－ 究 SiCED：SBD Cree： ：3” ”ウェハ 世界の進展 開 新日本製鐵 SiXON エコトロン ローム HOYA 発 プロジェクトの進展 の 進 前期終了 プロジェクト発足 展 度 予測時点 1998 2000 2002 研究開発年度 2004 22 SiC単結晶成長の研究拠点 SiCrystal(ドイツ・ ドイツ・エルランゲン大 ドイツ・エルランゲン大/IKZ) エルランゲン大 Okimetic(スウェーデン・ スウェーデン・リンチョピン大 リンチョピン大) スウェーデン・リンチョピン大 LETI(フランス・ フランス・CNRS/INPG) フランス・ Ioffe（ （ロシア） Cree,Inc Sterling Semiconductor TDI Ⅱ-Ⅳ Ⅳ.Co カーネギーメロン大 SUNY USC AIST/UPR SiXON 新日本製鐵 京都工繊大 図中、赤字は公的研究機関、黒字はウェハ開発企業を示す。 23 パワーデバイスの適用分野 電力変換容量 (kVA kVA)) 105 104 HVDC 圧延機 電車 サイリスタ GTO 103 SiC-FET IGBT 電気自動車 UPS/分散電源 分散電源 EV/HEV 102 バイポーラ トランジスタ モータインバータ 101 100 エアコン スイッチング電源 パワー ICs MOSFET VTR,携帯電話 携帯電話 電話交換機、PDPドライバなど ドライバなど 電話交換機、 0.1 1 10 100 動作周波数 (kHz) 1000 IGBT;Insulated Gate Bipolar Transistor ,MOSFET;Metal-Oxide-Semiconductor Field Effect Transistor 24 ４インチ高品質結晶基板の研究開発 100 600V,4A SBD 80 1200V,100A 2500V,50A SBD/FET 1200V,12A SBD/FET 0.1ｃｍ -2 75%ライン 60 歩 留 ま り 40 スループット 1.0ｃｍ -2 100ｃｍ -2 10ｃｍ -2 欠陥密度 20 0 0 2 4 6 チップサイズ（直径mmΦ） 8 10 欠陥密度をパラメータとした時の歩留まりとチップサイズの関係 デバイスコスト （任意単位） ＳｉＣﾃﾞﾊﾞｲｽがＳｉ－ＩＧＢＴに置き換わるシナリオ ６00V/100A 20kHz 2 システムメリット コスト競争力 Si-IGBT （ｳｴﾊｺｽﾄ：1万円/φ6ｲﾝﾁｴﾋﾟ付） 1 Ｓｉの駆逐 パワエレ適用範囲の拡大 SiC接合FET （ｳｴﾊｺｽﾄ：2万円/φ4ｲﾝﾁｴﾋﾟ付） 0 0 1 2 3 導通損失+ｽｲｯﾁﾝｸﾞ損失 （任意単位） 25 26 研究開発の進展と市場への展開 市場化 高電圧小電流機器 家電 UPS EV/HEV ・・・・・ 研究 実証 普及 導入 事業 援 支 発 開発 化開 化 用 用 実 実 市 場 性 研究 システムの先取り研究による 国際競争力の強化 開発 研究 先導 助成 研究 適用範囲の拡大 開発ステップ SiC、GaNパワー半導体の実用化への道 競 合 技 術 実 用 化 システムメリット 応用 27 大容量/高信頼 大容量 高信頼/低コスト 高信頼 低コスト/モジュール化 低コスト モジュール化 デバイス 新半導体材料 国家的支援 プロセス 新半導体材料 プロセス デバイス 参考資料１ 評価の実施方法 本評価は、 「技術評価実施要領」 （平成 13 年 5 月制定）に基づいて技術評価を実 施する。 「技術評価実施要領」は、以下の 2 つのガイドラインに定めるところによ って評価を実施することになっている。 総合科学技術会議にて取りまとめられた「国の研究開発評価に関する大綱的 指針」（平成 13 年 11 月内閣総理大臣決定） 経済産業省にて取りまとめられた「経済産業省技術評価指針」 （平成 14 年 4 月経済産業省告示） 新エネルギー・産業技術総合開発機構（NEDO）、産業技術総合研究所における 技術評価の手順は、以下のように被評価プロジェクト毎に分科会を設置し、同分科 会にて技術評価を行い、評価報告書(案)を策定の上、技術評価委員会において確定 している。 「技術評価委員会設置・運営要領」に基づき技術評価委員会を設置 技術評価委員会はその下に分科会を設置 産総研 経済産業省 国 民 評価結果公開 評価結果報告 評価結果報告 ＮＥＤＯ 産総研 評価部 理事長 評価書報告 技術評価委員会 評価報告書（案）審議・確定 事務局 分科会Ａ 技術評価部 分科会Ｃ 分科会Ｂ 分科会Ｄ 評価報告書（案）作成 推進部室 実施者 プロジェクトの説明 図 1 評価手順 参考資料 1-1 １．評価の目的 評価の目的は、 研究開発に対する経済的・社会的ニーズの反映 より効率的・効果的な研究開発の実施 国民への施策・事業等の開示 資源の重点的・効率的配分への反映 研究開発運営管理機関、研究開発実施機関の自己改革の促進 とされている。 本評価においては、この趣旨を踏まえ、本事業の意義、研究開発目標・計画の妥 当性、計画と比較した達成度、成果の意義、成果の実用化の可能性等について検討・ 評価した。 ２．評価者 技術評価実施要領においては、事業の目的や態様に即した外部の専門家、有識者 からなる委員会方式により評価を行うこととされているとともに、分科会委員選定 に当たっては以下の事項に配慮した選定を行うこととされている。 科学技術全般に知見のある専門家、有識者 当該研究開発の分野の知見を有する専門家 研究開発マネジメントの専門家、経済学、環境問題その他社会的ニー ズ関連の専門家、有識者 産業界の専門家、有識者 また、評価に対する中立性確保の観点から事業の推進側関係者を選任対象から除 外し、また、事前評価の妥当性を判断するとの側面にかんがみ、事前評価に関与し ていない者を主体とすることとしている。 これらに基づき、分科会委員名簿にある６名が選任された。 なお、本分科会の事務局については、新エネルギー・産業技術総合開発機構技術 評価部評価業務課と産業技術総合研究所評価部が担当した。 ３．評価対象 平成 10 年度から 5 年間で実施された「超低損失電力素子技術開発」プロジェク トを評価対象とした。 なお、分科会においては、当該事業の推進部室である新エネルギー・産業技術総 合開発機構 新電力技術開発室、及び以下の研究実施者から提出された事業原簿、 プロジェクトの内容、成果に関する資料をもって評価した。 参考資料 1-2 研究実施者 財団法人新機能素子研究開発協会 財団法人エンジニアリング振興協会 独立行政法人産業技術総合研究所 ４．評価方法 分科会においては、当該事業の推進部室及び研究実施者からのヒアリングと、そ れを踏まえた分科会委員による評価コメント作成、評点法による評価及び実施者側 等との議論等により評価作業を進めた。 なお、評価の透明性確保の観点から、知的財産保護の上で支障が生じると認めら れる場合等を除き、原則として分科会は公開とし、研究実施者と意見を交換する形 で審議を行うこととした。 ５．評価項目・評価基準 分科会においては、次に掲げる「評価項目・評価基準」で評価を行った。これは、 技術評価委員会による『各分科会における評価項目・評価基準は、被評価プロジェ クトの性格、中間・事後評価の別等に応じて、各分科会において判断すべきもので ある。』との考え方に従い、第１回分科会において、事務局が、技術評価委員会に より示された「標準的評価項目・評価基準」（参考資料１−７頁参照）をもとに改 訂案を提示し、承認されたものである。 プロジェクト全体に係わる評価においては、主に事業の目的、計画、運営、達成 度、成果の意義や実用化への見通し等について評価した。各個別テーマに係る評価 については、主にその目標に対する達成度等について評価した。 参考資料 1-3 評価項目・評価基準 １．事業の位置付け・必要性について (1)ＮＥＤＯの事業としての妥当性 ・特定の施策（プログラム） 、制度の下で実施する事業の場合、当該施策・制度 の選定基準等に適合しているか。 ・民間活動のみでは改善できないものであること、又は公共性が高いことによ り、ＮＥＤＯの関与が必要とされる事業か。 ・当該事業を実施することによりもたらされる効果が、投じた予算との比較に おいて十分であるか（知的基盤・標準整備等のための研究開発の場合を除く）。 （注）独立行政法人化後においては、ＮＥＤＯの中期目標・中期計画に適合し ているかについても評価する。 (2)事業目的の妥当性 ・社会的・経済的背景及び研究開発の動向から見て、事業の目的は妥当か。 ２．研究開発マネジメントについて (1)研究開発目標の妥当性 ・技術動向調査等に基づき、戦略的な目標が設定されているか。 ・目標達成のために、具体的かつ明確な開発目標を設定しているか。 ・目標達成度を測定・判断するための適切な指標が設定されているか。 (2)研究開発計画の妥当性 ・目標達成のために妥当なスケジュール、予算（各個別研究テーマ毎の配分を 含む）となっているか。 ・目標達成に必要な要素技術を取り上げているか。 ・研究開発フローにおける要素技術間の関係、順序は適切か。 ・継続プロジェクトや長期プロジェクトの場合、技術蓄積を、実用化の観点か ら絞り込んだうえで活用が図られているか。 (3)研究開発実施者の事業体制の妥当性 ・目標を達成する上で、事業体制は適切なものか。 ・各研究開発実施者の選定等は適切に行われたか。 ・全体を統括するプロジェクトリーダー等が選任され、十分に活躍できる環境 が整備されているか ・目標達成及び効率的実施のために必要な、実施者間の連携 and／or 競争が十 分に行われる体制となっているか。 参考資料 1-4 ・実用化シナリオに基づき、成果の受け取り手（活用・実用化の想定者）に対 して、成果を普及し関与を求める体制を整えているか。 (4)情勢変化への対応等 ・進捗状況を常に把握し、計画見直しを適切に実施しているか。 ・社会・経済の情勢の変化及び政策・技術動向に機敏かつ適切に対応している か。 ・計画見直しの方針は一貫しているか（中途半端な計画見直しが研究方針の揺 らぎとなっていないか） 。 ３．研究開発成果について ３．研究開発成果について (1)目標の達成度 ・成果は目標値をクリアしているか。 ・全体としての目標達成はどの程度か。 (2)成果の意義 ・成果は市場の拡大或いは市場の創造につながることが期待できるか。 ・成果は、世界初あるいは世界最高水準か。 ・成果は、新たな技術領域を開拓することが期待できるか。 ・成果は汎用性があるか。 ・投入された予算に見合った成果が得られているか。 (3)特許の取得 ・特許等（特許、著作権等）は事業戦略に沿って適切に出願されているか。 ・外国での積極的活用が想定される場合、外国の特許を取得するための国際出 願が適切にされているか。 (4)論文発表・成果の普及 ・論文の発表は、質・量ともに十分か。 ・成果の受け取り手（活用・実用化の想定者）に対して、適切に成果を 普及しているか。 ・一般に向けて広く情報発信をしているか。 ４．実用化、事業化の見通しについて (1)成果の実用化可能性 ・産業技術としての見極め（適用可能性の明確化）ができているか。 (2)波及効果 参考資料 1-5 ・成果は関連分野への技術的波及効果及び経済的波及効果を期待できるもの か。 ・プロジェクトの実施自体が当該分野の研究開発を促進するなどの波及効果を 生じているか。 (3)事業化までのシナリオ ・コストダウン、導入普及、事業化までの期間、事業化とそれに伴う経済効果等 の見通しは立っているか。 参考資料 1-6 標準的評価項目・評価基準 【本標準的項目・基準の位置付け（基本的考え方）】 本項目・基準は、研究開発プロジェクトの中間・事後評価における標準的な 評価の視点の例であり、各分科会における評価項目・評価基準は、被評価プロ ジェクトの性格、中間・事後評価の別等に応じて、各分科会において判断すべ きものである。 なお、短期間（３年以下）又は少額（予算総額 10 億円未満）のプロジェクト に係る事後評価については、以下の「３．」及び「４．」を主たる視点として、 より簡素な評価項目・評価基準を別途設定して評価をすることができるものと する。 １．事業の位置付け・必要性について (1)ＮＥＤＯの事業としての妥当性 ・特定の施策（プログラム） 、制度の下で実施する事業の場合、当該施策・制 度の選定基準等に適合しているか。 ・民間活動のみでは改善できないものであること、又は公共性が高いことに より、ＮＥＤＯの関与が必要とされる事業か。 ・当該事業を実施することによりもたらされる効果が、投じた予算との比較 において十分であるか（知的基盤・標準整備等のための研究開発の場合を 除く）。 （注）独立行政法人化後においては、ＮＥＤＯの中期目標・中期計画に適合 しているかについても評価する。 (2)事業目的の妥当性 ・社会的・経済的背景及び研究開発の動向から見て、事業の目的は妥当か。 ２．研究開発マネジメントについて (1)研究開発目標の妥当性 ・技術動向調査等に基づき、戦略的な目標が設定されているか。 ・目標達成のために、具体的かつ明確な開発目標を設定しているか。 ・目標達成度を測定・判断するための適切な指標が設定されているか。 (2)研究開発計画の妥当性 ・目標達成のために妥当なスケジュール、予算（各個別研究テーマ毎の配分 参考資料 1-7 を含む）となっているか。 ・目標達成に必要な要素技術を取り上げているか。 ・研究開発フローにおける要素技術間の関係、順序は適切か。 ・継続プロジェクトや長期プロジェクトの場合、技術蓄積を、実用化の観点 から絞り込んだうえで活用が図られているか。 (3)研究開発実施者の事業体制の妥当性 ・目標を達成する上で、事業体制は適切なものか。 ・各研究開発実施者の選定等は適切に行われたか。 ・全体を統括するプロジェクトリーダー等が選任され、十分に活躍できる環 境が整備されているか ・目標達成及び効率的実施のために必要な、実施者間の連携 and／or 競争が 十分に行われる体制となっているか。 ・実用化シナリオに基づき、成果の受け取り手（活用・実用化の想定者）に 対して、成果を普及し関与を求める体制を整えているか。 (4)情勢変化への対応等 ・進捗状況を常に把握し、計画見直しを適切に実施しているか。 ・社会・経済の情勢の変化及び政策・技術動向に機敏かつ適切に対応してい るか。 ・計画見直しの方針は一貫しているか（中途半端な計画見直しが研究方針の 揺らぎとなっていないか）。 ３．研究開発成果について (1)目標の達成度 ・成果は目標値をクリアしているか。 ・全体としての目標達成はどの程度か。 (2)成果の意義 ・成果は市場の拡大或いは市場の創造につながることが期待できるか。 ・成果は、世界初あるいは世界最高水準か。 ・成果は、新たな技術領域を開拓することが期待できるか。 ・成果は汎用性があるか。 ・投入された予算に見合った成果が得られているか。 参考資料 1-8 (3)特許の取得 ・特許等（特許、著作権等）は事業戦略に沿って適切に出願されているか。 ・外国での積極的活用が想定される場合、外国の特許を取得するための国際出 願が適切にされているか。 (4)論文発表・成果の普及 ・論文の発表は、質・量ともに十分か。 ・成果の受け取り手（活用・実用化の想定者）に対して、適切に成果を 普及しているか。 ・一般に向けて広く情報発信をしているか。 ４．実用化、事業化の見通しについて (1)成果の実用化可能性 ・産業技術としての見極め（適用可能性の明確化）ができているか。 (2)波及効果 ・成果は関連分野への技術的波及効果及び経済的波及効果を期待できるもの か。 ・プロジェクトの実施自体が当該分野の研究開発を促進するなどの波及効果を 生じているか。 (3)事業化までのシナリオ ・コストダウン、導入普及、事業化までの期間、事業化とそれに伴う経済効果等 の見通しは立っているか。 ５．その他 知的基盤・標準整備等のための研究開発に特有の評価項目 ・成果の公共性を担保するための措置、或いは普及方策を講じているのか（Ｊ ＩＳ化、国際規格化等に向けた対応は図られているか、一般向け広報は積極 的に為されているか等）。 ・公共財としての需要が実際にあるか。見込みはあるか。 ・公共性は実際にあるか。見込みはあるか。 参考資料 1-9 参考資料２ 評価に係る実施者意見 技術評価委員会（分科会）は、評価結果を確定するに当たり、あらかじめ当該実施 者に対して評価結果を示し、その内容が、事実関係から正確性を欠くなどの意見があ る場合に、補足説明、反論などの意見を求めた。技術評価委員会（分科会）では、意 見があったものに対してその内容を検討し、必要に応じて評価結果を修正の上、最終 的な評価結果を確定した。 以下に最終的な評価結果と、評価に対する実施者意見の中で評価結果に反映されな かった意見及びそれに対する評価委員の見解を示す。 評価に対する実施者意見 【評価結果（１．１ 総論 総合評価）】 電力エネルギーの高効率利用のための基盤となる SiC を中心とした半導体材料そのものの開発から始ま り、デバイスプロセス、デバイス試作、システム応用 の検討までを目的とし、ワイドギャップ半導体技術を 世界レベルに引き上げ、特に MOS 技術、結晶成長技術 においては、目覚しい成果と評価できる。ワイドギャ ップ半導体を使用したパワーデバイスについて、日本 が世界をリードできる基盤技術を確立し、国策として の省エネ推進の原動力となり、成果の詳細をまとめ て、我が国の他国と差別化出来る技術進展に寄与した 点で評価できる。全体として良く吟味された計画であ り、プロジェクトリーダーのリーダーシップがプロジ ェクト全体の運営に力を発揮した。 しかし、独創的基本技術を核とした実用化計画と他 国との技術の差別化が必要であるが、集中研で成され た成果を基本特許と呼べるような形への落とし込み が必ずしも充分でなく、多くはプロセス特許としての 事業的な寄与に留まった感がある。[１]また、開発さ れた高レベルの各要素技術が必ずしも有機的に結び ついているとは言えないという意見もあった。 各企業にできた核が大きく育って事業として成立 させるにはまだ少々距離がある感じがする。SiC の技 術を広げるために結晶成長の低コスト化、高品質化に ついて、もう少し取り組みを大きくすべきであろう。 参加企業が実用化の意志を表明したというプロジェ クトリーダーの発言は心強く今後何らかの仕組みに よってその動きを注視する必要がある。 参考資料 2-1 評価委員の見解 【実施者意見】 [１]また、5 年という短期間であったために、まだ 開発された高レベルの各要素技術が必ずしも有機的 に結びついているとは言えないという意見もあった。 各企業にできた核が大きく育って事業として成立 させるには、するにはまだ少々距離がある感じがす る。SiC の技術を広げるために 【評価委員見解】 「5 年という短期間であ ったために、まだ」は認め られない。 本研究は技術開発が社会 的使命であり、成果の社会 還元は、常に念頭に置かれ 続けるべきことなので、研 究期間の長短によらず（５ 年は十分に長いが）、要素技 術の統合、集積化の努力は 不断に行われるべきであっ た、と考えるからである。 「するにはまだ少々距離が 【理由】 一般に大勢の意見と少数の意見が対峙的に、対等に （分量的にも）、扱われており、評価の全体の印象を 誤って伝えるおそれがあります。少数意見を記述する なら「・・・・という意見があった」とうの引用をす べきです。 また、意見の前提となる条件をはずして、結果だけ ある感じがする。」とする削 を記述することは、意見の内容をゆがめます。 除に反対である。評価委員 の見解に立ち入る僭越な意 見と考える。 【評価結果（１．１総論 ３）研究開発成果について】 殆どの項目で目標が達成されている。特に個別の要 素技術を中心にしていくつかの世界レベルの成果が 上がっており、中には世界最高水準の成果も見受けら れる。論文や特許は量・質ともに十分で、更にまとま った書籍としての情報発信は高く評価される。後発な がらようやく世界水準に近づいた努力は評価できる。 しかし、開発技術を有効な特許に仕立てる点では課 題が残っている。出願特許を十分ブラッシュアップ し、基本特許に仕上げることを要望する。[２]独創的 発想を持った研究機関をもっと取り込みプロジェク トの重要課題として研究資金を注いで集中的に研究 展開を図っても良かったとの意見もあった。 開発された基盤技術が素子化技術に生かされ切っ ていない。今後、実用化開発のステップで、更に各種 デバイスのトータルプロセスに適用されることを期 待する。 【実施者意見】 【評価委員見解】 [２]独創的発想を持った研究機関をもっと取り込み 全面的削除には同意出来 参考資料 2-2 プロジェクトの重要課題として研究資金を注いで集 ない。「との意見もあった」 中的に研究展開を図っても良かったのではないか。 とするのが妥当である。 【理由】 ポテンシャルのある機関に参加を呼びかけたが応 じてくれなかったところもあり、現体制となったの で、削除を御願い致します。また、それを補う方法と して、例えば、国内の有力機関である京大の（11-20） 面 MOS の情報発信にすばやく呼応して、その性能向上 と問題点を確認するなどの対応を行っています。後追 いであっても、国内の成果の有効性と限界を明確にす ることは国プロの役割であると判断したからです。 【評価結果（１．１総論 ４）実用化、事業化の見通 しについて】 パワーエレクトロニクス産業技術における SiC パ ワー素子の適用可能性を確信させる基本技術確立に 大きな成果があり、参加企業を主体として、企業化、 実用化開発の足がかりはできたと思われる。将来の重 要な産業技術の位置付けは明らかにされていて、成果 の実用化可能性はある程度見えており、波及効果も大 きそうである。要素技術はほぼ出そろった感があるの で、これらを連携し、マーケットの大きさやエネルギ ー問題解決に貢献する重要性などを考慮に入れなが ら、シナリオを考える必要がある。 [３]実用化の際もっとも重要な結晶の品質向上、コ ストダウンのシナリオが不十分である。また、社会的、 経済的効果に関する記述は具体性に乏しく、経済効果 について応用製品の国際競争力を獲得するという強 烈な意志が感じられない。実用デバイスの開発には、 個々の企業の強い意志の下で、システム側との連携等 も通じて更なる研究開発を積極的に進めるべきであ る。 【実施者意見】 [３]現状では、実用化の際もっとも重要な結晶の品 質向上、コストダウンのシナリオが不十分である今ひ とつはっきりしない。また、社会的、経済的効果に関 参考資料 2-3 する記述は具体性に乏しく、経済効果について応用製 【評価委員見解】 品の国際競争力を獲得するという強烈な意志が感じ 実用化の意思表示と国際 られない。 競争力獲得の気概との間に は大きな開きがある。多額 【理由】 の税金を使うからには当然 基板のコストダウンも検討されており、不十分のト 後者の立場に立つべきであ ーンは妥当ではありません。後半部分については参加 る。従って、削除には同意 企業の実用化の意思表示はされており、ロードマップ できない も提示しているので削除を御願い致します。 【評価結果（２．３素子化技術 ｄ）GaN-HEMT 基盤 技術 ３．今後に対する提言】 コスト低減や量産化技術の確立など，実用化に向け て更なる研究・開発を継続していただきたい。 [４]低損失化による省エネ、耐環境という本プロジ ェクトの目標に対して、情報通信の高度化という本チ ームの取り組みには違和感を覚えるとの意見がある。 【評価委員見解】 【実施者意見】 同意できない。 [４]低損失化による省エネ、耐環境という本プロジェ 「・・との意見がある」と クトの目標に対して、情報通信の高度化という本チー いう意見を覆い隠せという ムの取り組みには違和感を覚えるとの意見がある。 訂正意見は疑問である。 【理由】 エネルギー供給側だけでなく、それを消費する情報 機器、通信回線の省エネ化も必要性が叫ばれるように なってきており、本 PJ と関係があります。GaN-HEMT のような耐環境、高効率素子を全国に多数存在する中 継基地局に適用できれば、局の小型化、冷却不要（メ ンテなどでも高コスト）、長寿命、省エネ、効果など が考えられていますので削除を御願い致します。 参考資料 2-4