Comments
Description
Transcript
大量安定供給の舞台裏 東芝ノートPC， 大量安定供給の
dwm_099-108 99.6.8 8:07 PM ページ 99 東芝ノートPC， 大量安定供給の舞台裏 出町一則/鷹木正幸 ASIC を継続的に開発していると，途中 週間の遅れで，セカンド・ソースやサー 論理合成ツールに入力し，セカンド・ソ で半導体メーカを乗り換えたり，複数の ド・ソースの設計を完了できるようにな ースのメーカが提供する回路ライブラリ 半導体メーカを利用してチップを製造す った （図1） ．すでに，東芝の半導体部門 を利用してゲート・レベルのネットリス ることがある．筆者らは，ゲートアレイ を含む6 社の半導体メーカをセカンド・ トを生成する．要するに，セカンド・ソ 用のネットリストを複数の半導体メーカ ソースとして利用できる体制ができあが ース向けに回路を再合成していたわけで の間で容易に流用できる設計環境を構築 っている． ある． した．こうした仕組みを構築する過程で， 本稿では，量産製品の安定供給を実現 しかし，当時のこの方法には以下の二 半導体メーカの間の設計ルールや回路ラ するために実施した筆者らの取り組みを つの問題があった． イブラリの違いに悩まされた．半導体メ 紹介する． ∏ 制約条件ファイルの問題 π ゲート・レベルのネットリストの問題 ーカが本気でIPコアの流通を目指すので あれば，設計の下流工程の標準化を推進 テクノロジ変換で失敗続き するべきである，と筆者は語る． （編集部） まず，論理合成用の制約条件ファイル の問題について説明する．論理合成ツー 1995年ころからノート・パソコンの需 ルによるテクノロジ変換を利用する場 要は急速に高まった．それまでと違って， 合，半導体メーカごとに制約条件ファイ パソコンの製品サイクルは短い．最新 本格的な大量生産が要求されるようにな ルを用意する必要がある．制約条件の与 の機種を大量に安定的に供給できない った．これにともない，キーとなる部品 え方は，半導体メーカによって異なる． と，市場機会を逸することになる．こう の安定的な調達が開発現場の重要な課題 こうしたノウハウをメーカごとに蓄積す した機器を開発する場合，キーとなる部 となった． るのは大変だ． 品をいかに早く，安定的に調達できるか が重要なポイントとなる． ノート・パソコンに搭載するチップセ たとえば，制約条件のなかに半導体メ ット （ゲートアレイ）の製造元を1 社の半 ーカのテクノロジに依存した記述が混じ 東芝のパソコン部門では，CPUの周辺 導体メーカに絞ると，納期のトラブルや っている場合がある．また，ある半導体 機能を実現するチップセットやハード・ 品質のトラブルが発生し，工場の生産が メーカはタイミング制約の時間の単位に ディスク装置のコントローラLSIをASIC ストップする危険性がある．ゲートアレ ns （ナノ秒） を使っているが，別の半導体 （ここではゲートアレイ） として自社開発 イを複数の半導体メーカに発注する体制 メーカはps （ピコ秒）を使っている．こう を早急に確立する必要があった． したところは，半導体メーカごとに書き している．さらに，これらのASICにつ 直す必要があった． いて，同一のチップを複数の半導体メー 筆者らは手始めに，3 品種のパソコン カから調達している．つまりASIC の 用チップセットのセカンド・ソース品を 2 番目は，ゲート・レベルのネットリ “セカンド・ソース”や “サード・ソース” 開発することになった（図1の「_ 2nd」 ， ストの問題である．この方法では半導体 を確保することによって，キーとなる部 メーカごとに個別に回路を合成する．そ 「` 2nd」 ，「a 2nd」） ． のため，生成されるネットリストの回路 品の安定調達を実現している． 筆者らは，オリジナルの設計データ ●二つの問題でつまずく 構造が半導体メーカごとにまったく変わ ってしまう． （ファースト・ソースの半導体メーカの セカンド・ソース向けの設計データを 製造プロセスに合わせて作られた設計デ 作成する手法として，当時は論理合成ツ たとえば，東芝の回路ライブラリには ータ）をセカンド・ソース用やサード・ソ ールを使ったテクノロジ変換を利用して クリア付きのラッチが存在するが，別の ース用に変換するための設計環境を構築 いた （図2）．つまり，最初に製造する半 半導体メーカ （図1のC社）の回路ライブ した．オリジナルの設計完了から1 ∼2 導体メーカ向けに作成したRTLデータを ラリにはクリアなしのラッチしかなかっ 22 99 Design Wave Magazine (p.99 C; M; Y; BL) dwm_099-108 99.6.8 8:07 PM ページ 100 E社 クトはいずれも失敗に終わった．チップ 論理合成ツールを使用して テクノロジ変換 がうまく動作しなかったり，開発期間が 長くなりすぎて製品化に間に合わなかっ f2nd D社 たのである （つまり，セカンド・ソース e3rd C社 向けのチップの開発が完了する前に，次 f1st × a2nd の世代のチップの開発が完了してしまっ e2nd た）． f3rd d1st 東芝の半導体 部門 × c1st イ （a 2nd）のプロジェクトでは，おもに 3社同時に開発 b1st d2nd B社 × `2nd A社 × 1995年 1996年 初期のTWINSシステムの開発 改良したTWINSシステムの開発 × 製品化失敗（納期に間に合わなかった） ゲート・レベルのネットリストの問題で つまづいた．C 社にはクリア付きのラッ × チがなかったため，論理シミュレーショ c2nd b2nd _2nd 図1 のC 社向けに開発したゲートアレ e1st ンの際に期待値エラーが発生した．エラ × ーの原因がラッチ回路の違いであること 当初，セカンド品だったが，ファースト品に 不具合があったため，こちらがファースト品 になった． 1997年 1998年 1999年 設計プロジェクトの期間 が判明した．機能互換のセルを開発する ことも検討したが，時間がかかりすぎる ということで，サンプル・チップを製造 することもなく開発中止となった． 設計 実機による評価 図1のA社向けに開発したゲートアレ 製品化成功 イ （_ 2nd）のプロジェクトでは，おもに 〔図1〕東芝パソコン部門のASIC開発プロジェクト 開発環境の問題に泣かされた．A 社は 東芝のパソコン部門が自社開発しているノート・パソコン用チップセットおよび2.5インチ・ハード・ディ スク用コントローラLSIの開発プロジェクトを示している．同じアルファベットの記号が付いているものは， Verilog-HDLの開発環境を提供していた 同一のチップの開発プロジェクトである．「1st」は最初に製造する半導体メーカ向けの設計（オリジナルの が，1995 年当時，その整備状況が十分 設計），「2nd」，「3rd」はそれぞれ，セカンド・ソース，サード・ソースの設計を示している（1995年の開発 とは言えなかった．ユーザ側でシミュレ プロジェクトについては，セカンド・ソースのプロジェクトのみを示した） ． セカンド・ソース向けの設計データを開発する手法として，1995年ころは論理合成ツールによるテクノロ ーション結果の期待値比較を行うための ジ変換を利用していた．しかし，エンジニアリング・サンプルが正常に動作しなかったり，開発期間が長く 仕組みを作らねばならず，大変苦労した． なりすぎて製品化に間に合わなかった． 1 年近くたって，ようやくサンプル・チ 1996年後半ころから「TWINSシステム」と呼ぶ設計環境を導入した．これは，東芝の半導体部門が提供す る開発環境で作成したゲート・レベルのネットリストに，筆者らが独自に考案したセル変換マクロを付加す ップはできあがったものの，入出力バッ る仕組みである．TWINSシステムを利用して開発したチップのエンジニアリング・サンプルは，一発で不 ファの特性が合わず，実機評価の段階で 具合なく動作した．ただし，開発環境の構築と設計業務を並行して行っていたことなどもあって，当初は開 発期間を短縮できず，実際の製品に適用できるケースが少なかった． NGとなった．結局，製品化に間に合わ 1998年以降は各半導体メーカの設計フローや設計ルールを共通化するなど，TWINSシステムの改善が進 ず，開発中止となった． んだ．開発されたセカンド・ソース向けのチップはすべて製品に搭載されている． 理屈のうえでは，論理合成ツールによ るテクノロジ変換を利用しても，セカン ド・ソース品を開発できる．しかし，そ た．後者のネットリストでは，クリア条 られた．1995年当時は半導体メーカによ れは開発期間に余裕がある場合の話だ． 件をラッチのストローブ信号とデータ入 る市販ツールのサポートが十分でなかっ 数ヵ月で世代交代するノート・パソコン 力を組み合わせて実現していた． たこともあって，筆者らは半導体メーカ に搭載するLSIの開発には，この方法は トップダウン設計とは言っても，検証 製の論理シミュレータや静的タイミング 利用できない，ということがわかった． の際にネットリストの信号を追いかけた 解析ツールを利用していた．半導体メー ノート・パソコンの製品サイクルに合わ り，場合によってはネットリストに手を カごとに機能やユーザ・インターフェー せて，いかにタイミングよくセカンド・ 加えることもある．半導体メーカごとに スの異なる開発環境を使いこなすため ソースのゲートアレイを開発するか，とい 命名規則の異なるセル名をおぼえたり， に，数ヵ月かかることもあった． う課題が筆者らのまえに立ちふさがった． 回路構造の異なるネットリストの信号を 追跡していくのは大変な作業だった． なお，論理合成ツールによるテクノロ ●3品種とも製品化に失敗 上記の問題に苦しみながらも，なんと ジ変換の件とは直接関係はないが，半導 か3品種のゲートアレイの開発を進めた． 体メーカの自社開発ツールにも苦労させ が，結論からいうと，これらのプロジェ ライブラリの差異を マクロ記述で解消 これらの失敗を経験した後，筆者らは 22 100 Design Wave Magazine (p.100 C; M; Y; BL)