Comments
Description
Transcript
低コストFPGAにより変貌を 遂げるシステム ランドスケープ
BUSINESS VIEWPOINTS 低コストFPGAにより変貌を 遂げるシステム ランドスケープ 低コストFPGAの登場が新時代の幕開けを予告 Richard Wawrzyniak Sr. Market Analyst: ASIC and SoC Semico Research Corp. [email protected] NRE費用は、主にデバイスの複雑化に促い増加します。使用可 能なゲート数がプロセス ノードごとに増加するにつれて、それらの ゲートを市場ニーズに対応するようにデザインに組み込む作業も増 大します。 今日我々は、魅力に満ちたまったく新しい民生機器アプリケーション 設計者は、マーケット ウインドウに対応するために最短期間でのデ が突然どこからともなく出現するような、非常に刺激的な時代に生活 ザイン設計が必要であることを認識しているにもかかわらず、新規 しています。プログラマブル ロジックが成長を続けその概念が市場 にSoCデザインを行うためのエンジニアリング リソースや十分な開 全体に広く浸透するにつれて、FPGAがこのような時代のエネルギー 発費用を持たない場合、NRE費用がゼロないしはそれに近いプログ を活かすことが可能となります。 ラマブル ロジックは非常に有効な手法となります。 FPGA業界は、ムーアの法則に従って進展を遂げてきました。この 図2は、設計サイクル時間やゲート数、製品のライフサイクルの関 ムーアの法則によると、半導体デバイスで使用できるトランジスタの 係を示しています。設計者は、縮小するマーケット ウインドウに対 数は1年半から2年ごとに倍増すると予測されています。設計者が使用 応しなければならないというプレッシャに直面しながら、ますます複 できるトランジスタ数が増加し、プロセス技術の微細化がかつてない 雑化するデザインと格闘しなければなりません。同様に、短命化の レベルへと進行すれば、それは直ちにデバイスの性能向上につながり、 傾向にある製品のライフサイクルに対応することは非常に困難なこ チップ面積も低減します。 とです。 その良い例が、最近導入された90 nmプロセス技術を採用した このような状況は、最終的にASIC設計者にとってより厳しいデザ FPGAです。微細化に伴い、FPGAはこれまで以上のロジック素子と イン環境をもたらします。デザインの完成前にもかかわらずターゲット エンベデッド メモリの組み込みが可能となり、同時にソリューション としていた市場が変化してしまう可能性があり、その結果、デザイン に必要なチップ面積が低減されました。130 nmプロセス技術で製 の変更を余儀なくされます。 造したデバイスを90 nmプロセスで実現することにより、高性能化 さらに、複雑なASICソリューションの開発コストの増加に伴い、 に加えチップサイズの縮小化が可能です。チップサイズと歩留まり そのソリューションがターゲットにする市場規模も拡大する必要があ はデバイスの価格に大きな影響を与えるため、この最新技術を導入 ります。仮に、ある複雑なASICの開発コストが3,000億ドル規模だ した90 nmデバイスは、より低価格で提供できるようになります。 とすると、そのシリコンの初期開発費用を回収するには、ターゲット では、これによってシステムのランドスケープはどのように変化す 市場が開発コストの何倍もの規模である必要があります。今日、その るのでしょうか。ある性能レベルをより低い価格で提供できれば、 初期費用を確実に回収できるほど大きなユニットの生産量を見込める システム設計者は、最終製品の性能を向上させBOMを低減すること アプリケーションは、そう多くはありません。 ができます。その結果、システム機器のメーカに高収益をもたらし、 システム機器全体のコスト削減を実現します。 デバイス コストの削減がシステム コストの削減につながるという ASICを採用したデザインの減少を招いているこの他の要因とし て、開発コストの増加、製品ライフサイクルの短命化、マーケット ウインドウの縮小があります。 のは非常に単純に聞こえるかもしれません。しかし、真の答えはコスト 削減よりもはるかに深いところにあります。より正確な視点で理解す るために、FPGA市場とASIC業界全体を促えて、その背景にあるも のをみてみましょう。 等式を変える低コストFPGA ここまで、今日のASICの市場動向について検討してきましたが、 次に、低コストFPGAがこの市場にどのように変化をもたらすかをみ てみましょう。 厳しいデザイン環境 今日の市場環境には、ASIC設計に悪影響を及ぼす一連の傾向が見 設計者は、プログラマブル ロジックの伝統的な強味である低い 市場参入コスト、標準部品としての入手の容易さ、短い設計サイク られます。中でもよく論議されるのが、ASICの開発コストの1つで ル、デバイス自体のリプログラマビリティ、実用的なアーキテクチャ あるNRE（初期開発費）の上昇です。このNRE費用がプロセスの微 といった特長を、システム ソリューションに活かせるようになり 細化によってどのように増加してきたかを図1に示します。 ます。その上、FPGAはテストデバイスとして使用することが容易 6 BUSINESS VIEWPOINTS で、さまざまな半導体知的資産（SIP: Semiconductor Intellectual 図1 プロセス技術の進歩に伴うNRE費用 Property）の調査や実証が可能になります。これは、スタンダード セルやSoCの市場では不可能です。ASIC設計者がFPGAを採用する と、従来のスタンダード セルやSoCを使用して1種類のSIPを検査 する時間で、何種類ものSIPをテストすることができます。これは、 ASIC設計者が最良のシリコン ソリューションにたどり着くための大 きな助けとなります。 これだけではありません。FPGAはさらなるメリットをASIC設計 者に提供します。かつてFPGAデバイスが今よりも高価であった頃、 ASIC設計者は、FPGAを使ってプロトタイピングを行い、生産台数が 限られた分野にFPGAソリューションを導入してきました。しかし、 約3万∼10万台単位の生産数（最終アプリケーションの価格依存度に よる）になると、ASICソリューションへ移行するケースがほとんどで した。この時点で、プログラマブル ロジックの採用によって得た多 くの資産を放棄したことになります。設計者は、前述のような問題 や欠陥があるにも関わらず、これまで伝統的に使用してきたASICの パスへ戻るわけです。 図3に 示 す よ うに、FPGAの 低 コ スト 化 に よ り、 ス タ ン ダ ード 図2 デザインと市場動向の比較 セルやSoCソリューションへの移行の生産ポイントがさらに広がり ました。この図では、NREやマスクセットのコスト等の費用を含め たASICソリューションの開発コストと、プログラマブル ロジックを 使用したシリコン ソリューションの開発総コストを比較していま す。マーケット ウインドウに適合するシリコン ソリューションを妥 当なプライス ポイントで使用できることは低コストFPGAの大きな メリットです。 結 論 より進 ん だ 微 細 加 工 の 実 用 化に 伴 い、FPGAベ ン ダ は 微 細 化 プロセス技術の採用を引き続き促進することにより、ASIC業界での FPGAは、必要なプライスポイントでの堅固なソリューション提供 を実現し、従来ASICが占めた市場へとその用途を一層拡大していき ます。 設計サイクルが 極めて長いために生産まで漕ぎ着けなかったデザ インやエンドシステム ソリューションは、FPGAにより、以前に増し て多くの成功のチャンスを手にします。これまで、重要性の高いマー ケット ウインドウに対応できなかったという理由でキャンセルになっ た機会を捉えることができるのです。 図3 生産数から見たFPGA別の採用可能度 低コストでしかもフル機能搭載のFPGAの導入により、システム のランドスケープは良い方向へ変化しました。今日、ASIC設計者や システム アーキテクトは、以前よりもはるかに容易にFPGAを生産 工程に組み入れ可能になったことを十分認識した上で、プログラマ ブル ロジック ソリューションを利用することができます。 7