...

設計のパフォーマンスを 最大化するISEデザインツール

by user

on
Category: Documents
18

views

Report

Comments

Transcript

設計のパフォーマンスを 最大化するISEデザインツール
設計のパフォーマンスを
最大化するISEデザインツール
Powered by ISE Fmax Technology
今日のシステム設計者は、新たな機能の
統合と、デザイン速度の向上という難題
に直面しています。エンジニアは、ツール
統 合 の問 題 解 決 や、タイミング クロー
ジャの実現、複雑なデザイン フローの学
習に割く時間がほとんどありません。
I S ET M は、このような問 題 やその他 デザ
イン上 の課 題 を克 服 するソリューション
として、20万人のエンジニアに選ばれて
いる製 品 です。I S E は、ザイリンクスの
あらゆる主 力 製 品( F P G A 、C P L D な
ど)に対 応し、ロジックの設 計 環 境に必
要なツールをすべて提供します。高度な
機 能 を提 供 するソフトウェアと、生 産 性
向 上 を支 援 するオプション ツールによ
り、最 高レベルの性 能を実 現し、デザイン時
飛躍的なパフォーマンスと集積度を活用
ISE FmaxテクノロジとVirtexTM-4の組み合わせは、他社、同等製品と比べてパフォ
間を最 大 5 0 % 短 縮します。I S Eは、設 計 サ
ーマンスが最大70%向上しています。ISE Fmaxテクノロジは、主に以下を提供し
イクルの上 流 から下 流までのデザイン フロ
ます。
ーを提供します。つまり、業界をリードするサ
● 次世代の物理合成の最適化。これには、
デザインのリタイミングや、タイミング
ードパーティのE D Aツールへの統 合 が可 能
で、自分のデザイン フローを特定プロジェク
トのニーズに合わせてカスタマイズできます。
ISE Fmax テクノロジにより、高集積度の
デザインでも、タイミング クロージャを迅速
含まれます。
● パフォーマンス評価モードとXplorerスクリプトは、10∼37%
(当社旧リリース製
品比)のパフォーマンス向上を実現しています
(制約がないデザインでより有効)
。
TM
● PlanAhead
デザイン解析ツールにより、速度性能を平均で30%、複雑なマル
チクロック デザインでは56%も高速化します。
に実 現 できます。また、I S E のパフォーマン
最小のプロジェクト コストを実現
ス アドバンテージにより、最高速のエンベデ
ISEは、ロジック デザインの総コストを最小限に抑えます。
ッド プロセッサとD S P 信 号 処 理 の高 速 化、
● ISEは、ニーズに合わせて以下の2つより選択いただけます。
さらには業界最大の高帯域I/Oインターフェ
イスを実現します。
また、使いやすいビルトイン ツールとウィザ
ードにより、I / O 割り当て、電 力 解 析、タイミ
ング ドリブン デザイン、H D Lシミュレーシ
ョンを迅 速 かつ直 感 的 に行 うことができま
ド
リブン マッピング、グローバル最適化、配置後のロジックの最適化などの機能が
無償ダウンロード可能なISE WebPACKTM(CPLDおよび低集積度FPGAが対象)
ISE FoundationTM(業界をリードするザイリンクスの全CPLD、全FPGAが対象)
● 競合製品に比べて無償で最大
「1スピード
グレード」
、オプションのPlanAheadデ
ザイン アナライザにより、最大「2スピード グレード」のパフォーマンス アドバン
テージを実現します。
● 最先端のプラットフォームをサポートし、Linuxサポートでは業界唯一の無償ダウ
ンロードが可能なデザインツールで FPGAおよびCPLDが設計できます。
す。さらに、I S E のレポートとエラーメッセー
迅速なデザイン設計を実現
ジはザイリンクスの優れたサポートと直 結し
ISEは、以下のように最も包括的なロジック デザイン ソリューションを提供します。
ています。
● マルチコアCPUを活用し、
デザインの反復やデザイン
ツールのプロセスを並列処
理することで、プロジェクト時間を大幅に短縮します。
TM
● オプションのChipScope
Proが315MHzを超える速度でリアルタイムのシリ
コン内デバッグ機構を実現します。
● ISEのデザインに関するXilinx
Education Servicesコース
(導入、実践、アドバ
ンス)により、プロジェクトのさらなる短縮化を支援します。
FPGAエンジニアがナンバーワンに選んだデザイン スイート、ISEを是非ご利用くだ
さい。ISEの詳細、無償評価版のリクエスト、またはISE WebPACKの無償ダウンロ
ードについては、www.xilinx.co.jp/iseを参照してください。
ISE ™ - Powered by Fmax テクノロジ
機能
プラットフォーム
ISE WebPACK™
ISE Foundation™
Microsoft Windows 2000/XP
Red Hat Enterprise Linux 3(32ビット)
Microsoft Windows 2000/XP
Sun Solaris 2.8または2.9
Red Hat Enterprise Linux 3(32/64ビット)
Virtex™シリーズ
Virtex: XCV50 - XCV600
Virtex-E: XCV50E- XCV600E
Virtex-II: XC2V40 - XC2V500
Virtex-II Pro: XC2VP2 - XC2VP7
Virtex-4:
LX: XC4VLX15, XC4VLX25
SX: XC4VSX25
FX: XC4VFX12
すべて
Spartan™シリーズ
Spartan-II/IIE:すべて
Spartan-3: XC3S50 - XC3S1500
Spartan-3E:すべて
Spartan-3L: XC3S1000L, XC3S1500L
Spartan-II/IIE:すべて
Spartan-3:すべて
Spartan-3E:すべて
Spartan-3L:すべて
デバイス*
CoolRunner™ XPLA3
CoolRunner-II
CoolRunner-IIA
すべて
XC9500シリーズ
すべて
スケマティック エディタ
HDLエディタ
ステート ダイアグラム エディタ
○
○
Microsoft Windowsのみ
ザイリンクスCORE Generator™ システム
○
RTL & Technology Viewers
○
PACE(ピン配置とエリア コンストレイント エディタ)
○
アーキテクチャ ウィザード
○
デザイン エントリ
サードパーティRTLチェッカーのサポート
エンベデッド システム デザイン
○
ザイリンクス System Generator for DSP
オプション
エンベデッド 開発 キット
(EDK)
オプション
XST - Xilinx Synthesis Technology
Mentor Graphics Leonardo Spectrum
○
統合インターフェイス
(LinuxのEDIFインターフェイス)
Mentor Graphics Precision RTL
統合インターフェイス
Mentor Graphics Precision Physical
EDIFインターフェイス
Synopsys DC-FPGA Compiler
EDIFインターフェイス
合成
Synplify/Pro/Premier
統合インターフェイス
Synplicity Amplify Physical Synthesis
EDIFインターフェイス
ABEL
CPLD(Microsoft Windowsのみ)
FloorPlanner
○
PlanAhead™
オプション
タイミング ドリブン配置・配線
○
インクリメンタル デザイン
○
タイミング改善ウィザード
○
Xplorer
○
iMPACT/System ACETM/CableServer
○
IBIS、STAMP、HSPICE**モデル
○
インプリメンテーション
プログラミング
ボード レベル インテグレーション
ELDOモデル**(MGTのみ)
ChipScope™ Pro
Graphical Testbench Editor
ISE Simulator Lite
ISE Simulator
獏
ModelSim XE III Starter
ModelSim XE III
○
オプション
Microsoft Windowsのみ
○
ISE Simulatorは、ISE Foundationのみのオプション デザインツールとして使用できます。
○
オプション
検証
スタティック タイミング アナライザ
○
プローブ付FPGAエディタ
○
ChipViewer
○
XPower(電力解析)
○
サードパーティ等価性チェックのサポート
○
PowerPCTMおよびRocketIOTM用のSMARTモデル
○
サードパーティ製シミュレータのサポート
○
**ザイリンクスの航空宇宙やオートモーティブ用FPGAに対するISEのサポート情報の詳細は、www.xilinx.co.jp/iseを参照してください。
**HSPICEおよびELDOモデルは、ザイリンクスのデザインツール センター(www.xilinx.co.jp/ise)から入手できます。
詳細情報は、www.xilinx.co.jp/iseを参照してください。
販売代理店
ザイリンクス株式会社
本 社 〒163-1118 東京都新宿区西新宿6-22-1 新宿スクエアタワー18F
営 業 部 TEL.03-5321-7730(代) FAX.03-5321-7761
マーケティング部 TEL.03-5321-7740(代) FAX.03-5321-7762
大阪営業所 〒532-0003 大阪府大阪市淀川区宮原3-4-30 ニッセイ新大阪ビル13F
TEL.06-6150-5515(代) FAX.06-6150-5517
http://www.xilinx.co.jp
© 2006, Xilinx, Inc. All rights reserved. ザイリンクスの名称およびロゴ、その他本資料に記載のブランド名は米国およびその他各国のザイリンクス社の登録商標または商標です。PowerPCは米国およびそ
の他各国のIBM社の商標です。その他すべての名称は、それぞれの所有者に帰属します。
Printed in Japan
PN0010867-03_200603R1_J
Fly UP