SOI Pixel

合同シンポジウム
「測定器技術の革新でつながる
サイエンスの横糸」
テクノロジ
テクノロジー
マイクロエレクトロニクスで
マイクロエレクトロ
クスで
つながるサイエンス
2010年3月22日@岡山大、物理学会
高 ネ ギ 加速器 究機構
高エネルギー加速器研究機構
素粒子原子核研究所
新 井 康 夫
[email protected]
OUTLINE
1. マイクロテクノロジーの発展と
放射線測定
2. ASIC開発例
3. SOI Pixel R&D
4. まとめ
Nobel Prize in
Physics (2000),
(2000)
Jack Kilby,
the invention of the
integrated circuit
(1958).
Micro Electronicsの始まり
First Planar IC
1959 Robert Noyce
y
Fairchild Semiconductor
3
過去４０年間で同
じ面積にトランジ
ジ
スタが１千万倍作
れるようになった。
れるようになった
Moore's Law:
半導体チップのPowerとComplexityは18ケ月毎に倍に。
（1965，Gordon Moore, Fairchild -> Intel)
これだけの劇的な変化を
遂げた技術は他にない。
微細加工技術抜きで
は近年の科学実験の
進展は考えられな 。
進展は考えられない。
4
微細加工技術の進展と放射線測定
平坦化
平
化
CMP: Chemical Mechanical Polishing
(化学的機械的研磨） IBM(1988)
(化学的機械的研磨）.
研磨溶剤と研磨パッドによ
りウエハが平坦かされる。
5
多層配線が可能に
平面から３次元に発展
6
DRIE: Deep Reactive Ion Etching (Bosch Process, 1992)
垂直の穴が形成出来る
ようになった
7
3D Silicon Detector
8
SmartCut (1991 : Michel. Bruel)
SOI:
Silicon On Insulator
薄膜転移が出来る
ようになった
Layer Transfer
9
SOI Pixel検出器
KEK 測定器開発プロジェクト
• 高比抵抗Si基板と低比抵抗Si基板を絶縁層を介して張合わせ。
高比抵抗Si基板と低比抵抗Si基板を絶縁層を介し 張合わせ
• 高比抵抗部にp-n junctionを生成し、センサーとする。
• 絶縁層(BOX: BBuried
i d OOxide)に穴を開けセンサーと回路を接続。
id )に穴を開けセンサ と回路を接続
10
垂直（3次元）積層技術
-bumps：
最小5 mピッチ
3D-LSI
11
人口網膜チップ
12
MEMS
(Micro Electro Mechanical Systems)
http://www.memx.com/
2軸加速度計
(Bosch)
13
InGrid: integrate Micromegas & pixel sensor
by SiSi-wafer postpost-processing technology
Deposit
50 µm SU8
UV Exposure
Gas増幅
0.8 µm Al grid
Pattern Al
Development
of SU8
photoresist
NIKHEF
Insulating
pillars
ill
M. Chefdeville et al, NIMA556(2006) 490
14
90Sr
β events
Gas: Ar/i-butane 80/20
B = 0.2 T
15
ASIC開発
(Applicati n Specific Inte
(Application
Integrated
rated Circuit)
•微細化が進展。
微細化 進展。
•開発コストが増加。
•高度な設計能力が要求される。
•MPW (Multi Project Wafer) runの利用。
•多方面への応用を目指し 異分野との交流を進めることが必要
•多方面への応用を目指し、異分野との交流を進めることが必要。
利用出来る
利用出来るMPW
•東大VDEC
•MOSIS(米国）
MOSIS(米国）
•TSMC(台湾）
•Europractice(欧州）
Europractice(欧州）
• ...
マスク費用
16
ASIC開発例
CMOS ASD
(Amp/Shaper/Discri)
多く
多くのASIC開発がありますが、
開発 あります 、
ほんの一部を紹介させていただ
きます。
CMOS 0.5um
05
GEM読み出し用
32 ch
KEK. 田中,他
ASICコンソーシアム
17
GEMFE2
８ch Analog Frontend
+
TDC/
TSMC 0.25m 1P5M n-well
長崎総合科学大。房安、他
18
宇宙用ASIC for Si/CdTe detectors
JAXA/ISAS. Ikeda, Takahashi et al.
19
QPIX
東工大 松澤研、KEK, 京大、佐賀大、他
KEK測定器開発室
TOF(ドリフト時間=Z軸)
ANALOG
+TOT(パルス幅=Z方向電子分布)
(
幅 方向電子分布)
Vth
+ADC （電荷量）
Amplifier
Vcm
+2D Pixel（XY位置）
Pre_Pixel
(VDD in top pixel)
DIGITAL
Tofgate
Q0
Q12
RV
Input
Pad
Q13
Integrator
Pixel
Control
Logic
Cs
6b SAR
ADC
TOF_CK
Tofgate
TOT_CK
Q0
EOC
EOC
Tofgate
CLK_Ref
Q7
Q_AD
6
Tofgate
ADC0
CK=100MHz,T=10ns
,
ADC4
ADC5
Vcm Vrh
Vrl Tofgate
CK_Read
Next_Pixel
(FSR in bottom pixel)
20
5mm
200
0m
QPIX: 0.18 μm 6-Metal 1-Poly-Si CMOS
Circuit
400 pixels
part
200m
5mm
2009年１２月サブミット
Pad for
charge
collection
Pad for
bumpb di
bonding
21
SOI Pixel R&D
• 高比抵抗Si基板と低比抵抗Si基板を絶縁層を介して張合わせ。
• 高比抵抗部にp-n junctionを生成し、センサーとする。
• 絶縁層(BOX: Buried Oxide)に穴を開けセンサーと回路を接続。
• 余分な物質が少なく
余分な物質が少なく、多重散乱
多重散乱
をおさえられる。
• 電極容量が小さく、少ない電荷
で大きなS/Nが得られる。
• 複雑な信号処理回路を各ピクセ
ルに持たせられる。
ルに持たせられる
• 高レート、高速読み出しが可能。
• 機械
機械的接合がなく、高分解能化、
接合 な 、高分解能 、
低価格化が望める。
• 産業界の標準プロセスを基本に
開発
開発。
KEK測定器開発プロジェクト
http://rd.kek.jp/project/soi/
22
SOI Pixel Multi Project Wafer (MPW)
年２回程度
23
積分型 Pixel (INTPIX)
128 x 128 pixels
5 x 5 mm2
20 m x 20 m pixel
Vsense 
Q 0.6 fC

 70mV
8 fF
C
線
10um角ピクセルまで試作
24
INTPIX4
現在までで最大のチップ（これから試験）
15 mm
10 mm
17x17 m, 512x832 pixels (426 kpix,13 Analog Out)
各ピクセルに相関２重サンプリング (CDS)回路 を内蔵し
ノイズ低減化。
25
計数型 Pixel (CNTPIX)
Dual
Discri
Counter
Charge
Amp
Energy selection and
Counting in each pixel
5 x15.4 mm2
72 x 272 pixels
i l
64um x 64 um pixel
26
CNTPIX5
Pixel Layout
64x64 um2
~600 Tr/pix
x 72 x 212
= 10,000,000 Trs
27
カウンター構成がプログラマブル
高速時分割測定等に応用可能
p
＊計数速度 ~1MHz/pixel
＊カウンター切り替え時間 ~10ns
4ピクセル結合
28
Vertical (3D) Integration
Further Integration by using -bump bonding (~5 um pitch)
technology of ZyCube Co. Ltd.
29
SOI Pixel Vertical Integration
L
Lower
Chip
Chi
Upper Chip
30
Cross sectional view of detector array
(After stacking)
BOX(UC)
SOI(UC)
Interlayer (UC)
5µm
adhesive
Interlayer(LC)
µ-bump
SOI (LC)
BOX ((LC))
Bulk-Si
Copyright 2009 ZyCube Co. Ltd.
31
まとめ
• この５０年間マイクロテクノロジーは、他に例を見ない規模の発
展を遂げた。
• これまでは主に計算/信号処理能力の点において恩恵を受け
ていたが、近年はセンサーとエレクトロニクスの融合が進みだし
た 、近年は ンサ
ク
ク
融合 進みだし
ている。
• これらの新しい技術を導入する事により、従来不可能であった
これらの新しい技術を導入する事により 従来不可能であった
ような新たな測定が可能となり得る。
• 使いこなす為には、コストや技術力の高い壁がある。このため
使いこなす為には ストや技術力の高い壁がある このため
横糸としての多分野間の協力が求められる。
• KEK, JAXA, 理研等の研究所を中心に、大学と協力して戦略
的に開発プロジェクトを進める必要がある。
32