1チップHDTV MPEG-2 CODEC LSI構成技術――VASA

MPEG-2
HDTV映像伝送・配信システム
HDTV
CODEC LSI
1チップHDTV MPEG-2 CODEC
LSI構成技術――VASA
ながぬま
じ ろ う
いわさき
ひ ろ え
に っ た
こうよう
長沼 次郎 /岩崎 裕江 /新田 高庸
MPEG-2国際標準に準拠した素材伝送向けHDTV CODEC LSI
（VASA：開発コード名）構成技術を開発しました．これは，膨大
なかむら けん な演算量を必要とするため，従来，専用チップを複数個用いて実
中村
現していたMPEG-2準拠のHDTV映像のエンコード（圧縮）処理/
なかじま
よしとめ 健 /吉留
や す ゆ き た し ろ
中島 靖之 /田代
デコード（伸張）処理を世界で初めて１つのチップ上で実現した
い け だ
ものです．これにより，従来のHDTV CODECシステム機器の小型
み つ お
えんどう
池田 充郎 /遠藤
化と経済化が期待できます．さらに複数チップで，HDTVを超え
たけし
お ぐ ら み つ お
健 /小倉 充雄
ゆたか
おおにし
たかゆき
豊 /大西 隆之
まこと や し ま よ し ゆ き
真 /八島 由幸
NTTサイバースペース研究所
る大画面映像へ適用も可能です．
図 1 (a)に示すように，S D T V 用専用
拡張可能な1チップHDTV CODEC
マルチアングルT V等，多様化する将
(2)
来の高臨場大画面 の映像分野へも
(3)
柔軟に拡張可能なチップ構成技術が
チップ を複数個用いて実現されてい
LSIの要求と課題
ました ．
(4)
地上波ディジタル放送開始を本年末
これに対し，MPEG-2 HDTV 映像
に控え，そのインフラ設備および周辺
のCODEC処理を１チップ化すること
VA SAの主な特徴を以下に示します．
設 備 に不 可 欠 なM P E G - 2 準 拠 の
により，図１(b)に示すように，従来の
①
HDTV映像を高画質でエンコード（圧
HDTV CODECシステム機器の大幅
縮）処理/デコード（伸張）処理を実
な小型化と経済化が期待できます．１
現するHDTV CODECシステム機器
チップでHDTV CODEC処理を実現
(1)
の小型化・経済化が望まれています ．
できるだけでなく，複数チップを用い
HDTV映像のCODEC処理には，膨
ることにより，さらにHDTVを超える
大な演算量を必要とするため，従来，
ディジタルシネマ，ステレオ立体 T V，
望まれています．
世界初のHDTV CODECの１
チップ化を達成
② 素材伝送向け高レート150 Mbit/s
対応（最大300 Mbit/s）
③ マルチチップで高臨場大画面に
対応可能
次に，VASAチップの構成技術
(5)，(6)
をハードウェアとソフトウェアの観点
から紹介します．
映像
VASAハードウェア構成技術
映像
入力
LSI#1
画
面
分
割
LSI#2
LSI#3
ストリーム
統合
出力
多
重
音声 化
装
データ 置
入力
VASA
出力
音声
データ
（注）SDTVエンコーダLSI（SuperENC）
を９個用いた場合：３∼４枚の
ボードで実現
(a) 従来の構成例
化の実現
HDTV CODEC処理を行ううえで
膨大な演算の必要があり，それを１
⋮
LSI#9
■HDTV CODEC処理の１チップ
チップ内部で実現するため，チップ内
複数のボードで構成され
ていたHDTVシステムが，
１枚の小型ボード程度で
実現可能！
に並列に動作する３つのエンコーダ
コア， デコーダコア， 多 重 化 / 分 離
（MDX）コアを搭載し，それらのコア
への高速なデータ供給とその効率的な
(b) VASA を用いた構成例
図１ HDTV CODECシステム機器の構成例
実行制御を実現する新たなエンコード
方式（階層並列エンコード方式）を開
発しました．VA SAのハードウェア構
12
NTT技術ジャーナル 2003.9
特
集
SDRAM ホストプロセッサ
TRISC
I-Cache D-Cache
CPUバス
エンコーダ
コア
ビデオ
データ
VIF/DISP
WMK
SE
VRISC
SIMD
CPUバス
DCTQ
デコーダ
コア
VLC
MDXコア
SRISC
ビットストリーム（TS）
オーディオデータ
ユーザデータ
システム
バス
DIF
システムバス
MIF
MDT
DDR-SDRAM
From/to Upper chip
From/to Lower chip
図２ VASAハードウェア構成
中にシステムを構成することが可能と
なり，HDTVの３∼４倍程度の大画
分割
映像①
HDTVストリーム
映像②
分割
映像①
大画面
ストリーム
映像④
大画面用
カメラ, 映像③
VTR
映像④
HDTV
ストリーム
エンコーダ群 多重装置
大画面
ストリーム
多重化機能をチップ
内で実現
VASA
VASA
VASA
４つのHDTVエンコー
ダとストリーム多重化
装置で実現
HDTV
ストリーム
HDTV
ストリーム
HDTV
ストリーム
VASA
大画面
ボード群 ストリーム
複数の装置で構成されていた高臨場大画面システムが複数の小型ボード程度で実現可能！
(a) 従来の構成例
面を容易に扱うことが可能となります．
VASAソフトウェア構成技術
映像②
大画面用
カメラ, 映像③
VTR
（注）４チャネルの場合
１つのHDTVエン
コーダ程度の大き
さで実現
(b) VASAを用いた構成例
図３ 大画面映像CODECシステムの構成例
■内蔵ソフトウェアによる柔軟な制御
チップ全 体 を制 御 する内 蔵 R I S C
（ Reduced Instruction Set Computer）
プロセッサ（TRISC）と，各エンコー
ダコアに内蔵されるビデオR I S C プロ
セッサ（VRISC），MDXコアに内蔵
されるシステムR I S C プロセッサ
（ S R I S C ） 等 の内 蔵 ソフトウェア
（ファームウェア）と，プログラム可能
な外部 MIFの協調動作により，柔軟
成を図２に示します．各エンコーダコ
の多重分離処理を内蔵しているため，
な全体制御とマルチチップ拡張を可能
ア， デコーダコア，M D X コア等 は，
複数のVASAチップを連結するだけで，
としています．VA SAのソフトウェア
128 bit＠200 MHzのシステムバスに
HDTVを超える高臨場大画面映像の
構成を図４に示します．各種のHDTV
接続され，外部メモリインタフェース
CODEC処理を容易に実現できます．
CODECシステム機器のきめ細かな対
（MIF）を介して，２系統の高速外部
従来，図３(a)に示すように，複数の
応にこたえるため，ハードウェアリソー
DDR（ Double Data Rate）- SDRAM
H D T V CODE C システム機器とスト
スを制御する下流のファームウェアは
リーム多重化装置（各機器間の同期
ライブラリとして隠蔽し，ファームウェ
処理も必要）で実現されていましたが，
アの最上流の符号化制御に相当する
の対応
VA SAを用いることにより，図３(b)に
部分は，ユーザにてカスタマイズする
特 別 の外 部 装 置 を用 いなくても，
示 すように， 従 来 の1 つのH D T V
ことができます．
（32 bit ×２）に直結されます．
■複数チップによる高臨場大画面へ
CODEC処理の協調動作やストリーム
CODECシステム機器程度の大きさの
NTT技術ジャーナル 2003.9
13
HDTV映像伝送・配信システム
り，世界で初めて１チップへの集積を
VASAチップ諸元と評価環境
ます．
実現しました．VASAのチップ物理諸
VASAチップを用いて容易にシステ
VASAのチップ写真を図５に示しま
元を表１に，チップ機能諸元を表２に
ム構築できるように，VASAチップと外
す．上述の階層並列エンコード方式等
示します．１チップでM P E G - 2 規格
部高速DDR-SDRAMを小型モジュー
のVASAハードウェア構成技術を実現
で の プ ロフェッショナル 向 けの
ルに実装したVASAモジュール（74 ×
するため，約6 000万個のトランジスタ
422P@HL（1080/60I，720/60P）に
160 ×14 mm）も併せて開発しました
を最先端の商用0.13-μm８層 メタル
対 応 でき， 複 数 チ ッ プ で 最 大 で ，
（図６）．このVASAモジュールを用い
CMOSテクノロジを採用することによ
4 096 × 2 048（60 fps）まで対応でき
ることにより，VASAの映像評価キット
を簡単に実現できるだけでなく，ユーザ
のシステム開発も容易にできます．な
お，現在V A S A チップおよびVASAモ
カスタマイズ ファンクション
機能レイヤ
カスタマイズ ファンクション インタフェース
ジュールは，N T T エレクトロニクスよ
り，一般に販売されています．
基本ファンクション
ファンクション インタフェース
チップレイヤ コントローラ
ハードウェア
制御レイヤ
VASAの応用展開
VASAチップは，地上波ディジタル
TRISC-VRISC インタフェース
放 送 を支 えるネットワークとして，
E-COREレイヤ コントローラ
NTTコミュニケーションズのディジタ
(7)
ル中継網サービス の中で，基幹ネッ
ハードウェア/ソフトウェア インタフェース
トワークでの日本全国からの素材伝送
VASAハードウェア
系，番組編成系，高圧縮送出系等の
ハードウェアレイヤ
サービスに使 用 される各 種 H D T V
図４ VASAソフトウェア構成
CODECシステム機器に搭載されるば
かりでなく，また現場からのHDTV映
像を無線で伝送するディジタルFPU
（Field Pick-up Unit）の小型ボード
(8)
にも搭載されています ．そして，今
後さらに普及する各放送局等でのプ
ロ フェッショナル向 け各 種 H D T V
CODECシステム機器に適用される予
定です．また，HDTVのさらなる普及
を意図し，コンシューマ向けに組込み
用 HDTV C O D E C L S I
(9)
も別 途 開
発し，コンシューマ市場に投入してい
ます．
■参考文献
図５ VASAチップ
14
NTT技術ジャーナル 2003.9
(1) “NHKとNTT コミュニケーションズが共同
開発に着手―LSI化ハイビジョン圧縮装置の
開発，”http://www. ntt.com/release/2000
NEWS/0008/0803.html，2000.8
(2) 遠藤・小倉・南・新田：“シングルチップ
MPEG-2ビデオエンコーダと応用システム，”
NTT R&D，Vol.49，No.11，pp.618-626，2000．
(3) 吉 留 ・ 池 田 ・ 村 主 ・ 中 村 ： “ H D T V 対 応
MPEG-2エンコーダ構成技術，”NTT R & D，
特
集
表１ VASAチップ物理諸元
項 目
物理諸元
テクノロジ
0.13-μm ８層メタルCMOS
トランジスタ数
61.4 （百万）
チップサイズ
14.0 mm×14.0 mm
動作周波数
200 MHz
供給電圧
コア：1.5V / I/O：3.3V / DDR：2.5V
消費電力
5.0 W（1080I 422P@HL時）
パッケージ
1008-pin FCBGA（35 mm×35 mm）
外部メモリ
ン中継網，”Raisers，Vol.50，No.8，pp.21-25，
2002.
(8) “NHKとNTT Comがハガキ大のハイビジョ
ン コ ー デ ッ ク を 共 同 開 発 ，” h t t p : / / w w w .
ntt.com/release/2002NEWS/0010/1015.html，
2002.10
(9) 岩崎・長沼・中島・田代・中村・吉留・大
西・池田・泉岡・遠藤・八島：“組込み用
オールインワンHDTV全二重CODEC LSI構成
技術――ISIL，”NTT技術ジャーナル，Vol.15，
No.9，pp.16-20，2003.
256 Mbit （32 bit）200 MHz DDR-SDRAM×２ （イメージデータ用）
32 Mbit（16 bit）100MHz SDRAM×１
（TRISCファームウェア用［必要な場合］）
表２ VASAチップ機能諸元
項 目
ビデオ
機能諸元
プロファイルとレベル
MPEG-2{422P，MP}@HL，{422P，MP}@H-14，{422P，MP，SP}@ML
探索範囲
狭探索：−225.5/＋211.5（H），−113.5/＋125.5（V）
解像度とフレームレート
シングルチップ：1 920/1 440×1 080（30 fps），
マルチビュープロファイル
ステレオ映像 CODEC
広探索：−449.5/＋435.5（H），−128.0/＋127.5（V）
1 280×720（60 fps）
マルチチップ：最大4 096×2 048（60 fps）
電子透かし
電子透かしの挿入と抽出
オーディオ
I/Oフォーマット
リニアPCMまたはAACストリーム
ユーザ
I/Oフォーマット
PESフォーマット（タイムコードや追加オーディオデータ等）
システム
I/Oフォーマットとビットレート
MPEG-2 TS（188/204バイト）最大 300 Mbit/s
マルチチャネルCODEC
マルチチャネル・エンコード/デコード（TS-MUX/DMUX機能による）
（上段左から）新田 高庸/ 小倉 充雄/
遠藤
真
（後列左から）池田 充郎/ 中村
健/
中島 靖之/ 大西 隆之/
岩崎 裕江
（前列左から）長沼 次郎/ 八島 由幸/
田代
図６ VASAモジュール
Vol. 49，No. 11，pp.627-634，2000．
(4) 吉留・中村・八島・遠藤：“高臨場マルチ画
面映像通信用同期化技術，”NTT R &D，Vol.
52，No.1，pp.21-28，2003.
(5) J . N a g a n u m a ， H . I w a s a k i ， K . N i t t a ，
K.Nakamura，T.Yoshitome，M.Ogura，
Y.Nakajima，Y.Tashiro，T.Onishi，M.Ikeda，
and M.Endo：“VASA: Single-chip MPEG-2
422P@HL CODEC LSI with Multi-chip
Configuration for Large Scale Processing
beyond HDTV Level，”Hot Chips 14，2002.
(6) “MPEG-2 HDTV CODEC LSIの１チップ化
を 世 界 で 初 め て 実 現 ，” h t t p : / / w w w . n t t .
co.jp/news/news 02/0210 /02015.html ，
2002.10
(7) “デジタル放送時代を担うデジタルテレビジョ
豊/ 吉留
健
本格化するHDTV時代の到来に向け，本
チップの映像配信システム，高臨場大画面
システムなどへの組込み・商用化を図り，
HDTVの活性化による光ネットワークの拡
大を目指します．また，光ネットワークを
活用した多種多様なサービス展開を図るた
め，従来から取り組んでいる高圧縮かつ高
品質な映像符号化技術およびLSI 構成技術を
さらに発展させ，次世代のCODEC技術の開
発に取り組んでいきます．
◆問い合わせ先
NTTサイバースペース研究所
メディア通信プロジェクト
TEL 046-859-8282
FAX 046-855-1735
E-mail [email protected]
NTT技術ジャーナル 2003.9
15