Comments
Description
Transcript
非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ
LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113 特集記事...................................... 1-5 シンク ･ セパレータ .....................4 クロスポイント･スイッチ ........... 7 非圧縮の1080p60ビデオをサポートする 3Gbps SDIコネクティビティ･ソリューション — Mark Sauerwald, SDI Applications Engineer, National Semiconductor / Bob Feng, Spartan Applications Engineer, Xilinx ナショナル セミコンダクターのシリアル･デジタル･インタフェース（SDI）用 Smart SerDes は、Xilinx Spartan-3 FPGA および Xilinx のプロトコル･スタックと組み合わせるこ とで、SD（標準品位） 、HD（高品位）および 3 ギガビットSDI（3G-SDI）に対応した、高 性能でコスト効率の高い放送用ソリューションを提供します。 現在の高速ビデオ ･ システム設計者は、彼らの製品の中でデジタル IP とアナログ物理層イ ンタフェースの両方の要件を満たすという大きな技術的課題に直面しています。デジタル ･ コンポーネントとアナログ ･ コンポーネントに対する要求はしばしば大きく異なるので、 シングルチップの ASSP で両方の機能をサポートしようとすると、ソリューションの品質、 コスト効率のいずれかで妥協を余儀なくされます。また、実装面積やフレキシビリティを 犠牲にせずに、複数の規格に対する要求に最適な IP と物理層インタフェースを備えたソ リューションを探し出すのも困難です。 ナショナルと Xilinx が提供する新しいチップセットは、デジタル世界とアナログ世界の最 高の技術を、1 つの高集積ソリューションに統合したものです。プロトコル IP スタック などのデジタル処理は、Spartan-3E または Spartan-3A FPGA が行います。高性能アナロ グ部分はナショナルの SDI 製品ファミリが担い、最小ジッタで最大の信号品質を提供しま す。この高度に最適化された統合ソリューションを採用することで、業務用オーディオ / ビデオ放送（AVB）システムの開発期間を短縮し、より多くのフレキシビリティが得られ、 FPGA に内蔵された IP を通じて製品の差別化を実現できます。 SDIビデオ規格 SDI [SMPTE-259M] は、放送業界で幅広く採用された規格で、1 本の同軸ケーブルで非圧 縮の SD ビデオ信号伝送をサポートします。定義によると、標準品位 SDI は通常 270Mbps のデータレートをサポートし、60Hz の 480i の画面フォーマット（480i60）に対応します。 HD SDI ないし HD-SDI [SMPTE-292M] はビットレートが最大 1.485Gbps に達し、720p60 および 1080i60 などの高品位フォーマットをサポートします。 SIGNAL PATH designer 非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ･ソリューション 3G-SDI [SMPTE-424M] は、 最 高 の 画 面 解 像 度 で あ る 1080p60 の伝送を可能にするため、シリアル ･ デジタル ･ スループットをさらに最大 2.97Gbps にまで高めます。 SDI ナショナルは、SDI アプリケーションの物理層伝送とそ れに関連したビデオ ･ クロック（タイミング）の総合的 な製品ラインナップを提供しています。ナショナルの Smart SerDes は新しい SDI シリアライザ / デシリアライ ザ（SerDes）ファミリで、SD SMPTE 259M（270Mbps） 、 計測器: 20GHzのサンプリング･ヘッド付き、Tektronix CSA8000サンプリング･オシロスコープ 入力信号: PRBS 215 -1 データレート: 2.97Gbps 格（3G-SDI）SMPTE 424M（2.97Gbps）の各速度グレー ドのオプションを提供します（Table 1 を参照） 。 Figure 1. LMH0340 の 3Gbps 出力アラインメント ･ ジッタ : 30ps 1000.0 Table 1. ナショナルの Smart SerDes ファミリ LMH0040 シリアライザ / HD ドライバ LMH0041 リクロッキング ･ HD デシリアライザ LMH0050 シリアライザ HD LMH0051 デシリアライザ HD LMH0070 シリアライザ / SD ドライバ LMH0071 リクロッキング ･ SD 1.0 +6 .0E 100 +6 10. 0E 6 E+ 1.0 +3 0.1 .0E デシリアライザ 10.0 100 LMH0341 リクロッキング ･ 3G 424M 292M 259M 424M 292M 259M 292M 259M 292M 259M 292M 259M 292M 259M 259M 0E ドライバ 2.97G 1.485G 270M 2.97G 1.485G 270M 1.485G 270M 1.485G 270M 1.485G 270M 1.485G 270M 270M 10. 3G 3 LMH0340 シリアライザ / 100.0 E+ 最大 サポートす サポートす データ るデータ る SMPTE レート レート 規格 1.0 種類 ジッタ量(UI)........... 製品名 +3 HD SMPTE 292M（1.485Gbps）、および新しい 3Gbps 規 ジッタ周波数 データレート : 2.97 G bps 計 測 器 : Agilent J-BERT LMH0341, 2.97G SMPTE送信出力ジッタ･テンプレート Figure 2. LMH0341 の入力ジッタ許容度 • LMH0341 デシリアライザにリクロックされたシリアル ･ ループ ･ スルー機能およびドライバを内蔵 • 低消費電力 • TX（LMH0340）: 420mW 270M 259M デシリアライザ • RX（LMH0341）: 515mW • 外付け VCO やクロック ･ クリーニングが不要 ナショナルの LMH0340 および LMH0341 は、業界最高の ナショナルの Smart SerDes ファミリは、先端的なアナロ アナログ性能を提供します。 グ性能に加え、PHY（シリアライザまたはデシリアライ • 超低出力ジッタ : HD および 3Gbps レートで 50ps（typ） ザ）とホスト FPGA 間のパラレル ･ バスを、これまでの （Figure 1） 20 ビットのシングルエンド ･ インタフェースから 5 チャネ • 卓越した入力ジッタ耐性 : 0.6UI（min） （Figure 2） ルの LVDS（小振幅差動信号）インタフェースに狭めます。 • シリアル ･ クロック ･ リファレンスおよびデータ ･ リカ この革新的な狭い差動バスの採用により、インタフェー バリ用に高精度 PLL を内蔵 • LMH0340 シリアライザにケーブル ･ ドライバを内蔵 2 ス上のパターン数とホスト FPGA で使用されるピン数を 削減することで、EMI を低減し基板レイアウトを簡素化 SIGNAL PATH designer VC 広いパラレル･バス: EMIを発生 レイアウトが面倒 従来 FPGA 最大シリアル･データレート: 1.485 G bps HD-SDI 20ビットの シングルエンドTTL SDI出力 ケーブル･ ドライバ シリアライザ 出力ジッタ: ~ 115 ps クロック ジッタ･ クリーナ 狭いパラレル･バス: レイアウトを簡素化 差動信号によりEMIを低減 今日 最大シリアル･データレート: 2.97 G bps LMH0340 LMH 0340 FPFA 5ビットのLVDS + クロック SDI出力 3G-SDI シリアライザ/ ドライバ 出力ジッタ: 50 ps Figure 3. SDI の部品数低減 します。加えて、ナショナルのディスクリート型シリア ライザ / デシリアライザは、外付け VCO やジッタを低減 する PLL を必要としません。（Figure 3） 。 • 動作速度 200MHz 以上の高速デジタル信号処理用専用 18 × 18 乗算器 • デジタル ･ クロック ･ マネージャ（DCM） • クロック ･ デスキュー ナショナルの新ファミリと Xilinx Spartan を組み合わせ • 周波数合成 たソリューションは、業務用ビデオ ･ アプリケーション • 高解像度の位相シフト において SD、HD および 3Gbps のデータレートをサポー • 広い周波数範囲（5MHz から 300 MHz 以上） トするハイエンドの AVB 市場で低コストの FPGA の利 • 開発段階や市場での容易な設計変更や、1つのソリューショ 用を可能にします。 ンで複数の規格に対応可能な完全プログラマブル機能 • ビデオ ･ アプリケーションの主要機能を迅速に組み込む ビデオ･アプリケーションのためのSpartanの機能 Spartan-3E および Spartan-3A FPGA ファミリは、高性能、 高密度（ロジックおよび I/O）、大きなフレキリビリティ ためのソフトウェアと IP • 迅速な設計開始を可能にする設計サンプルとリファレ ンス ･ ボード とスケーラビリティを提供し、ビデオ ･ アプリケーショ ンの多くの要求に対応でき、次のようなユニークでコス FPGA を採用することで、競合製品との差別化を図りな ト効率の高い機能を備えています。 がら業界標準への対応を実現できます。ASSP ソリュー • 5 万から 160 万のシステム ･ ゲート ションではそうした差別化は困難で、ASIC で対応しよう • チップ間を直接通信するための動作速度 666Mbps 以上 とすれば高コストが問題になります。プログラム可能なソ の、終端抵抗内蔵 LVDS 差動 I/O ドライバ リューションのフレキシビリティを活用すれば、製品の市 • 実 効 帯 域 幅 を 600Mbps 以 上 に 拡 大 す る 動 作 速 度 場投入を迅速化するとともに、市場で設計変更を行うこと 300MHz 以上のダブル ･ データ ･ レート（DDR）I/O レ で、製品寿命を伸ばすことができます。伝送方式、MPEG ジスタ プロファイル、ディスプレイ･フォーマットや色補正など • 動作速度 200MHz 以上の FIFO およびデータ ･ バッファ リング用 18KB デュアル ･ ポート ･ ブロック RAM signalpath.national.com/jpndesigner の多くの規格（およびバージョン）は、不確実性の要因と なり、設計にフレキシビリティを持つことが要求されます。 3 SD/HD ビデオ向け超低ジッタのシンク・セパレータ national.com/JPN/amplifiers LMH1981シンク・セパレータは、高精度の出力タイミング用に50%同期スライシング機能を提供します。 ADC12L080 LMH1981 LMH1982 350ps LMH1981の特長 LMH1981の出力 ● 50％の同期スライシング機能 ● 水平同期 ● 低ジッタの水平同期出力 ● 垂直同期 NTSC、PAL、SECAM、480i、480p、576i、576p、720p、1080iおよび1080pをサポート 0.5VP-P から2VP-Pのビデオ信号に対応 マイクロコントローラ （μC） によるプログラミングが不要 水平同期伝播遅延 : 60ns以下 3.3Vから5Vの単一電源で動作 ● Odd/Evenフィールド ● バースト/バック・ポーチ・クランプ ● ● ● ● ● アプリケーション 同期分離、A/Vクロック生成、 ビデオ･ゲンロック、バック･ポーチ･クランプ･ジェネレータ、 ビデオ･フォーマット検出回路およびアナログ/SDIコンバータ･アプリケーションに最適です。 製品サンプル、 データシート、 およびその他の情報は : national.com/JPN/amplifiers 4 ● コンポジット同期 ● ビデオ・フォーマット SIGNAL PATH designer 非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ･ソリューション ソフトSERDESとプロトコルIPスタックの相互接続 Table 2. FPGA 設計の周波数領域 ナショナルのSmart SerDes、イコライザおよびケーブル ･ドライバが SDI 物理層インタフェースを担当する一方、 SD-SDI HD-SDI 3G-SDI FPGAはプロトコル IP スタックのすべてのデジタル機能を サポートする重要な役割を担っています。 ソフト SERDES ピクセル処理 27 MHz 148.5 MHz 297 MHz 27 MHz 74.25 MHz 148.5 MHz • 20:5/5:20 LVDS ソフト ･ シリアル化およびデシリアル 化（SERDES） タイミング閉鎖の課題は、主にソフト SERDES 側で生じ • SMPTE スクランブル / デスクランブル ます。ソフト SERDES では、すべての差動チャネルにわ • ビデオ ･ フレーム化 / デフレーム化 たって 594Mbps を達成するには 297MHz の動作が必要だ • CRC およびライン番号挿入 からです。Xilinx Spartan アプリケーション ･ チームは、 • ラスタライズ 2007 年 5 月からこのソフト SERDES リファレンス ･ デザ • ANC 挿入 インのベータ版を提供しています。以来、Xilinx とナショ • ビデオ規格の検出およびフライホイール ナルは広範囲に及ぶテストを行ってきました。3 種のデー タレートはすべて、Xilinx が開発した一連の BERT テス FPGA 設計は事実上、 「ソフトSERDES」と「ピクセル処理」 トに合格しました。Figure 4 は基本的な SERDES 構造で の 2 つの周波数領域に分かれます（Table 2 を参照） 。ソフ す。 トSERDES に使われるクロック周波数は通常、シリアル化 のビットレートのわずか半分で、DDR の手法を活用して Xilinx には Virtex FPGA ファミリで SDI インタフェースを 達成できます。一方、ピクセル処理のクロック周波数は関 サポートしてきた長年の実績があります。 「XAPP514 ‒ 放 連するビデオ伝送フォーマットによって決まり、720p60 で 送用オーディオ / ビデオ コネクティビティ ソリューショ は 74.25MHz、1080p60 では 148.5MHz です。 ン」は、SDI、HD-SDI、DVB-ASI および SDTV/HDTV 20:5/5:20 LVDS SerDes トランスミッタ D0 D+ CLKx2 BUFG CLK D- D1 DCM CLKx2not BUFG CLK CLK_P CLK - CLK_N CLK+ BUFG 20 - bit レシーバ Alignment = C0/C1 D+ D1 DCLK CLK+ D0 CLKx2 DCM BUFG 20 - bit CLKx2not BUFG BUFG Figure 4. Spartan-3E FPGA の基本的なソフト SERDES 構造 signalpath.national.com/jpndesigner 5 SIGNAL PATH designer SDI EVK IPアーキテクチャ LVDS Interface 27 MHz 150 MHz 300 MHz R x Clk R x LVD Data (5) Control Interface SDI Blocks 27 MHz (SD) 75 MHz 150 MHz (3G) PL L 20-bits LVDS Interface (5 to 20 DeMux) 10-bit C, 10-bit Y Word Align Descramble LN, CRC, Extract Reset FVH Extract AutoRate Support Lock SMB Data, SMB Clk SM Bus Master 27 MHz 150 MHz 300 MHz T x CIk System Application 27 MHz (SD) 75 MHz 150 MHz (3G) PL L TLVDS Data (5) LVDS Interface (20 to 5 DeMux) D M a U t X a 20-bits Scramble 10-bit C, 10-bit Y CR Insert LN Insert Reset Xilinx Xilinx Xilinx Figure 5. XAPP514 から移植されたリファレンス ･ ブロック テスト･ パターン生成、さらにはエンベデッド ･ オーディ ダ、ビデオ編集機、ディスプレイ ･ モニタなどがあります。 オなどを含むプロトコル ･ スタックのすべてについて詳 しく解説したビデオ ･コネクティビィティ IP/ リファレ まとめ ンス ･ デザイン ･ ブックです。Xilinx とナショナルは、こ Xilinx Spartan-3E/Spartan-3A FPGA をナショナルの実 うした極めて高度なリファレンス ･ デザインの Spartan- 績ある SD/HD/3G-SDI Smart SerDes および XAPP514 3E/Spartan-3A FPGA への移植を積極的に推進しました。 プロトコル IP と組み合わせたチップセットは、増大の一 Figure 5 は内部評価ボードに基づくデモンストレーション 途をたどる放送用ビデオ ･ アプリケーションのデータ ･ に使用した、移植されたリファレンス ･ ブロックのリスト スループット要件に対応し、コスト効率の高いソリュー です。 ションを提供します。現在すでに総合的なハードウェア ･ ソリューションが利用可能で、2008 年第 1 四半期からは、 ターゲット･アプリケーション 総合的な SDI 評価キットが Xilinx の販売代理店 Avnet を Xilinx の低コストの Spartan-3 世代 FPGA は、さまざま 通じて提供されます。 な民生用および業務用ビデオ ･ アプリケーションで実 績を積み重ねてきました。デジタル ･ ロジックとしての 次のステップ Spartan FPGA とアナログ ･ インタフェースとしてのナ • SDI リソースの詳細は、www.national.com/JPN/sdi を ショナルの Smart SerDes の組み合わせは、業務用ビデオ、 放送、デジタル ･ シネマにおけるハイエンド ･ アプリケー ションで新たな可能性を切り開きます。適用される製品 には、高品位ビデオ ･ カメラ、デジタル ･ ビデオ ･ レコー 6 ご覧ください。 •「XAPP514- 放送業界向けオーディオ / ビデオ コネク ティビティ・ソリューション」をダウンロード。■ プリエンファシス、 、 イコライザ 7 設計支援ツール WEBENCH ® Signal-Path Designer 回路設計ツール ナショナルは、簡単な操作で回路設計を加速する Signal-Path Designer を WEBENCH プラットフォーム上で提供しています。 機能 ■ アンチ ･ エイリアシング ･ フィルタの合成 ■ アンプの選択、A/D コンバータとの最適な組み合わせを選定 ■ SNR、SDFR、電源電圧にもとづくトレードオフ ■ SPICE を使用した実際の動作環境でのシミュレーション national.com/JPN/webench WaveVision 4.1評価ボード A/Dコンバータのテストと評価には、使いやすいナショナルのWaveVision 4.1評価ボー ドを。各評価ボードはUSBインタフェースを備え、ソフトウェアが同梱されています。 特長と利点 ● プラグ ･ アンド ･ プレイな ADC 評価ボード ● パソコンと接続する USB2.0 インタフェース ● パソコン上で動作するデータ ･ キャプチャ機能 ● データ ･ キャプチャと評価が容易 ● 高調波と SFDR 周波数を表示 ● 波形確認が容易 ● FFT グラフの生成と表示 ● FFT と合わせてダイナミック性能パラメータを表示 ● ヒストグラムの生成と表示 ナショナルの シグナルパス製品サイト： signalpath.national.com/jpn どの号もお見逃しなく！ [email protected] SIGNAL PATH ner POWER desig お問い合わせ： Expert tips, tricks, and techniques for powerful designs ける考慮事項 回路設計にお Design Center FPGA向け電源 Applications Manager, Tucson No. 121 — Dennis Hudgins, ......1-7 ............ 特集記事 ............ フル機能 型 同期整流降圧 2 ........................ レギュレータ ルの 複数電源レー ンシング ......4 パワー ･ シーケ Low Voltage 増加する傾向にあ は 一方、動作電流は あり、既存世代で 作電圧が低下する しくなる可能性が 従来品と比べて動 ます。出力電圧、 源要件は一段と厳 今日のF PGAは、 上 う必要が生じてい 、FPGA向けの電 ないと、電源立ち に格別の注意を払 ります。このため 要件を考慮してい かった機能や性能 ます。 ソフトスタートの あまり重視されな りする恐れがあり パワーオンおよび FPGAが損傷した シーケンシング、 られなかったり、 げ時の信頼性が得 の電圧要 、各種電源レール す。さら 件 ればならないのは 圧の要 れていま 慮しなけ 出力電 ルの仕様が決めら 計の際、最初に考 シーバ よびI/O電圧レー FPGA向け電源設 プ）またはトラン PGAでは、コアお ズ･ロック･ルー い数種 件です。大半のF ク、PLL（フェー 1 は、使用頻度の高 す。Table くは、内部クロッ ールを必要としま に、FP GAの多 のです。 追加の補助電源レ 容変動を示したも に給電するための て電圧レベルと許 類のFPGAについ 件 はじめに Table 1. 一般的な FPGA の電圧要 Cyclone II Cyclone III Stratix III Virtex V 1.5V - 3.3V 1.5V - 3.3V 1.5V - 3.3V 1.2V - 3.3V 1.2V - 3.3V 許容変動 5% 5% 5% 5% Varies 電圧 1.2V 1.2V 1.1V or 0.9V 1.0V 1.2V 許容変動 50mV 50mV 50mV 5% 5% 電圧 ̶ 2.5V 2.5V 2.5V 2.5V 許容変動 ̶ 5% 5% 5% 5% の ていますが、電圧 、 ルを仕様で規定し め、FPGAは通常 数の許容電圧レベ 由度を確保するた /Oバ 、I/Oについて複 す。回路設計の自 電される複数のI FPGAは一般的に て るよう、別々に給 ル回路に依存しま ションでは、すべ ンタフェースでき 選択は外部デジタ 紹介するソリュー ク･ファミリとイ するため、本稿で さまざまなロジッ ス･ 定しています。 す。説明を簡単に ジタルパ れると仮 っていま ら給電さ ンクを持 、ここでは内部デ つの電源レールか 用度に応じ への給電に使われ のI/Oバンクは1 電流はFPGAの使 ジック･ブロック 要 アの所要 の内部ロ アの電流 を基にコ ア電圧と同様、コ コア電圧はFPGA ブロックの使用度 処理されます。コ ベンダーは、内部 プロセスの多くが のFPGA す。多く います。 て大きく変わりま ツールを提供して 件を推定する設計 Spartan III signalpath.national.com/jpndesigner 補助 コア I/O 電圧 FPGA Signal Path Designerのバックナンバーは ナショナルのサイトでご覧いただけます｡ Power Designer もぜひお読みください。 オンラインで提供しています。 power.national.com/jpndesigner Tips, tricks , and techn iques from No. 111 特集記事 ............... ...........................19 GHz帯域幅アンプ ........................10 ギガビット級 A/Dコンバー タ....11 designer the analog signal-path experts 高性能シグナ ルパ スに 最適 およ びクロック なアンプ、 ADC、 — Mike Ewer, の選択 Principal Applicati ons Engineer 最新の高性能プロ セッサや DSPによ 今日の通信、 り新たなシグナル 計測システム設計 ･プロセッシング技 はますます複雑な 術が普及するにつ ものになっていま れ、 す。 速度、分解能に 対するシステム要 求が増大するにつ タ（ADC）が登場し れ、さらに高性 、それに伴いアナロ 能なアナログA/D になっています。 グ･フロントエン コンバー 多くのシステムで ド（AFE）の性能向 は、AFEはシ ひとつとみられて 上が求められるよ ステムの 全体的な います。医療用超 う 性能を大きく制約す 処理などのアプリ 音波診断装置、 る要因の レーダー、無線IDタ ケーションでは、 高性能AFEが必 課題のひとつとな グ（RFID）、 ビデオ画像 要になります。 っているのは、 今日AFE設計の ADC駆動に最適な のが、シグナル 際に技術的 パスのダイナミ アンプの 選択です ック･レンジをいかに 。特に重要な課題に いかに選択するか 最大化し、アプリケ ということです なる 。本稿では、 ーションに最適 マに、ADCを駆 高速データ･アクイ なフィルタを 動するAFE回路 ジション･システ やクロック回路か 因のいくつかにつ ムの設計をテー ら生じる、システム いて解説します。 性能全般に対する 制約要 Figure 1 は、 ソース電圧（Vs） 、低ノイズ･アンプ ンプリング･ク ロックおよび （LNA）、ADC ADC段などで構成 ドライバ、チャネル される一般的なA ･フィルタ、サ FEシグナルパスを 示しています。 RS チャネル･ フィルタ VS LNA ADC ADC CLK ドライバ CLK クロック･ ドライバ Figure 1. AFE シグナル･パス データ･アクイ ジション･システ ムの性能を測る上 効ビット数（ENOB で最も重要な尺度 ）です。処理され となるのは、 小に抑えるこ る信号に対してA 分解能を示す有 とで、ENOBを FEの各段で加わ 最大化できます。 数Fで、これはそ るノイズおよび 特定の段で加わる 歪みを最 の段の総入力換算 ノイズの指標 しば取り上げられ ノイズを、前段に起 となるのはノ るノイズ指数 イズ係 因する入力ノイ （NF）は10 されたシグナルパ ズで割った値です log Fです。 ス全体のノイ 。しば フィルタを無 ズは、Friiの式 視した場合、 カスケード接続 を使って次のよ うに求められます。 次号予告 適化 ーラ設 計の最 電源コ ントロ National Semiconductor Corporation © 2008. National Semiconductor, , PowerWise, and Signal Path Designer are registered trademarks of National Semiconductor. All other brand or product names are trademarks or registered trademarks of their respective holders. All rights reserved. 550263-019-JP IMPORTANT NOTICE