プラグ アンド プレイ IP への道を開く AXI4 インターコネクト

ホワ イ ト ペーパー : Virtex-6 および Spartan-6 FPGA
WP379 (v1.0) 2010 年 10 月 5 日
プ ラ グア ン ド プ レ イ IP への道を開 く
AXI4 イ ン タ ー コ ネ ク ト
著者 : Navanee Sundaramoorthy、 Navneet Rao、 Tom Hill
こ の 10 年間で、 FPGA デザ イ ン の多 く がその規模 と 複雑性
を増 し 、 こ れに伴っ て設計に要す る 時間 と リ ソ ース も 増大 し
て い る こ と は設計上の大 き な負荷 と な っ て い ま す。 こ の た
め、 デザ イ ンには IP の利用や再利用が不可欠 と な り ま し た。
し か し 、 社内外の ソ ー ス か ら 入手 し た多数の IP ブ ロ ッ ク を
統合す る こ と は時 と し て膨大な作業 と な り 、 設計期間を縮め
る ど こ ろか延ば し て し ま う こ と も 少な く あ り ません。 デザ イ
ンに一層多 く の機能が盛 り 込まれ る よ う にな っ た現在、 信頼
で き る ソ ー ス か ら 実績の あ る 最新の IP を入手で き る か ど う
かは、 デザ イ ンが成功す る か を左右す る 重要な鍵 と な っ てい
ます。
こ の よ う なデザ イ ン を実現可能 と す る 2 つの重要な要素が、
プ ラ グ ア ン ド プ レ イ IP の構築、お よ び業界内の連携 ( エ コ シ
ス テ ム ) の拡大であ り 、 こ れ ら を飛躍的に進展 さ せたのが、
AMBA®4 (Advanced Microcontroller Bus Architecture)
AXI4 イ ン タ ー コ ネ ク ト 規格の発表 と 、 ザ イ リ ン ク ス ISE®
Design Suite 12.3 に よ る 同規格のサポー ト です。
© Copyright 2010 Xilinx, Inc. XILINX, the Xilinx logo, Virtex, Spartan, ISE, and other designated brands included herein are trademarks of Xilinx in the United States and other countries.
AMBA is a registered trademark of ARM in the EU and other countries. PCI, PCIe and PCI Express are trademarks of PCI-SIG and used under license. MATLAB and Simulink are registered
trademarks of The MathWorks, Inc. All other trademarks are the property of their respective owners. All other trademarks are the property of their respective owners.
WP379 (v1.0) 2010 年 10 月 5 日
japan.xilinx.com
1
共通イ ン タ ー コ ネ ク ト 規格の利点
共通イ ン タ ー コ ネ ク ト 規格の利点
AXI4 仕様は、オンチ ッ プ シ ス テ ム デザ イ ンにおけ る イ ン タ ー コ ネ ク ト 技術を前進 さ せ る 大 き な一歩で
す。 2010 年 3 月に発表 さ れた AMBA 4 お よ び AXI4 仕様は、 業界のために、 業界に よ っ て策定 さ れま
し た。 その作成には、 ザ イ リ ン ク ス をは じ め と する 、 業界 ト ッ プ ク ラ ス の OEM、 EDA、 半導体ベン ダー
な ど 35 社が参画 し ま し た。その成果が FPGA お よ び ASIC に適 し た イ ン タ ー コ ネ ク ト アーキ テ ク チ ャ
です。
こ の仕様には、 次の よ う な利点があ り ます。
•
•
•
生産性の向上 : さ ま ざ ま な ソ ース か ら 入手 し た IP の統合に、 複数の レ ガシー イ ン タ ーフ ェ イ ス ま
たはカ ス タ ム イ ン タ ーフ ェ イ ス が不要 と な り ま し た。 すべての IP の イ ン タ ー コ ネ ク ト が共通であ
る こ と か ら 、 設計者はデザ イ ン内の IP ブ ロ ッ ク を簡単に削除、 追加、 置換で き ます。 ま た、 AXI4
イ ン タ ー コ ネ ク ト を IP レ ポジ ト リ 、 セキ ュ リ テ ィ 強化、 デザ イ ン ツールな ど と 組み合わせて使用
す る こ と で、 プ ラ グ ア ン ド プ レ イ FPGA デザ イ ンの価値が完全に引き 出 さ れ、 生産性が著 し く 向
上 し ます。
柔軟性の向上 : AXI4 仕様は、 幅広いシ ス テ ム要件に対応 し てい ます。 こ の仕様は本質的に拡張性
に優れてい る ため、 FMAX を可能な限 り 高めた り 、 スループ ッ ト の最大化、 レ イ テ ン シの短縮、 エ
リ アの縮小、 あ る いは、 こ れ ら の属性が ま と めて改善 さ れ る よ う にデザ イ ン を最適化で き ます。 こ
の柔軟性を活用す る こ と で、 顧客企業は高い競争力を持つ、 最適化 さ れた製品を構築 し て市場に投
入で き る よ う にな り ます。
IP 可用性の向上 : AXI4 仕様は、 ザ イ リ ン ク スお よ び ARM 両社の IP エ コ シ ス テ ム を促進 し 、 ザ
イ リ ン ク ス の FPGA や Extensible Processing Platform で使用す る IP の効率的な開発を可能 と し
ます。 詳細は、 japan.xilinx.com/technology/roadmap/index.htm を参照 し て く だ さ い。 こ の よ う に
エ コ シ ス テ ムが強化 さ れ る こ と で、 ザ イ リ ン ク ス ユーザーは、 特定の市場を専門 と す る エン ジニ
アが作成 し た IP や、 検証お よ びテ ス ト 用 IP な ど を含む各種 IP を よ り 多 く の ソ ース か ら 入手で き
る よ う にな り ます。
AXI4 イ ン タ ー コ ネ ク ト
次世代 AMBA 仕様 (AMBA 4) の一部 と し て発表 さ れた AXI4 仕様は、 現在の FPGA や ASIC デザ イ
ンに見 ら れ る さ ま ざ ま な IP イ ン タ ー コ ネ ク ト 要件に対応す る 3 つの イ ン タ ーコ ネ ク ト プ ロ ト コ ルで構
成 さ れてい ます。
•
AXI4 : 1 バース ト あ た り 最大 256 デー タ ビー ト に対応する 、 従来型の単一ア ド レ ス バース ト イ ン
•
AXI4-Lite : エ リ ア効率を重視 し た AXI4 プ ロ ト コ ルのサブセ ッ ト で、 1 ト ラ ンザ ク シ ョ ンで送信
す る デー タ ワー ド は 1 つのみです。
AXI4-Stream : シ グナ リ ン グ を大幅に減 ら し て、 マ ス タ ーか ら ス レーブへの単方向転送を高速化 し
タ ー コ ネ ク ト です。 デー タ 幅はシ ス テ ムに よ っ て異な り ます。
•
た、 デー タ ス ト リ ー ミ ン グ用の イ ン タ ー コ ネ ク ト です。 こ の イ ン タ ー コ ネ ク ト は、 マルチギガ
ビ ッ ト のシ リ アル プ ロ ト コ ルお よ びビデオやオーデ ィ オ向けデザ イ ン な ど プ ロ セ ッ サ ベース では
ない IP に求め ら れ る 、 広帯域ス ト リ ー ミ ン グ I/O の要件に効率的に対応 し ます。
AXI4 仕様の詳細は、 次の ウ ェ ブ サ イ ト を参照 し て く だ さ い。
japan.xilinx.com/ipcenter/axi4.htm.
2
japan.xilinx.com
WP379 (v1.0) 2010 年 10 月 5 日
実デザイ ンに利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
実デザイ ン に利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
AXI4 イ ン タ ー コ ネ ク ト の利点 ( 生産性、 柔軟性、 可用性の向上 ) は、 エンベデ ッ ド プ ロ セ ッ サの有無
にかかわ ら ず、 すべての FPGA デザ イ ンに共通 し て も た ら さ れます。 ただ し 、 こ れ ら の利点を ど の よ う
に組み合わせ る かや AXI4 イ ン タ ーコ ネ ク ト 適用に よ る 実測的な効果は、 デザ イ ンの タ イ プに よ っ て異
な り ます。
プ ロ セ ッ サ ベースの FPGA デザイ ン
あ ら ゆ る アプ リ ケーシ ョ ンにおいて、 電子回路シ ス テ ムの性能に対す る 要求は高ま る ばか り で、 I/O お
よ び メ モ リ の ス ピー ド は桁単位で高速化 さ れて き ま し た。 し か も 、 こ の勢いは現在 も 衰え を見せてい ま
せん。 し たがっ て、 メ モ リ 、 I/O、 デー タ 量の高性能化に対応す る よ う 、 シ ス テ ム帯域幅 も 拡張 し 続け る
必要があ り ます ( 表 1 参照 )。
表 1 : 電子回路シス テム要件の動向
要件
2000 年
2010 年
将来
メモリ
DDR2 - 266Mb/s
DDR3 - 1,066Mb/s
DDR3 - 2,133Mb/s
イ ーサネ ッ ト (Mb/s)
1Gb/s イ ーサネ ッ ト
10Gb/s イ ーサネ ッ ト
(XAUI)
40Gb/s イ ーサネ ッ ト
PCI/PCIe
66MHz
5Gb/s PCIe Gen2
8Gb/s PCIe Gen 3
ビデオ ( 解像度 )
VGA
1080p60
4K デ ィ ス プ レ イ
エンベデ ッ ド プ ロ セ ッ サ デザ イ ンに と っ て、 AXI4 イ ン タ ーコ ネ ク ト の最 も 顕著な利点は、 性能を大幅
に向上で き る こ と です。
ザ イ リ ン ク ス のマルチポー ト メ モ リ コ ン ト ロ ー ラ (MPMC) は、エンベデ ッ ド FPGA デザ イ ンのシ ス テ
ム性能の向上に重要な役割を果た し ま す。 MPMC はシ ス テ ム の外部 メ モ リ や さ ま ざ ま なペ リ フ ェ ラ ル
に対 し て、十分 と さ れて き た性能レベル、つま り ギガ ビ ッ ト イ ーサネ ッ ト や従来のビデオ イ ン タ ーフ ェ
イ ス な ど に十分な帯域幅でデー タ を送受信 し ます。 し か し 、 AXI4 イ ン タ ー コ ネ ク ト への移行に よ っ て、
現在のシ ス テ ム イ ン タ ーフ ェ イ ス や メ モ リ で必要 と さ れ始めた、 よ り 高い帯域に対応可能な、 新 し い
アーキ テ ク チ ャ の開発が可能 と な り ます。
今ま で以上に効率、 性能共に優れた AXI4 イ ン タ ー コ ネ ク ト ブ ロ ッ ク 、 AXI4 DMA IP 、 お よ び メ モ リ
コ ン ト ロ ー ラ を活用す る こ と で、 MPMC が提供す る エ ンベデ ッ ド デザ イ ンのシ ス テ ム帯域幅はお よ そ
2 ∼ 10 倍向上 さ れます。
こ れは、 FPGA ベース のエンベデ ッ ド シ ス テ ムが現在は も ち ろん、 将来にわた り 高性能の DSP お よ び
コ ネ ク テ ィ ビ テ ィ の要件、 た と えば、 PCIe® Gen2、 Gen3、 10 ∼ 40 ギガ ビ ッ ト イ ーサネ ッ ト 、 高品位
ビデオ イ ン タ ーフ ェ イ ス な ど の要件を満たす こ と を意味 し ます。 さ ら に、 AXI4 イ ン タ ーフ ェ イ ス仕様
ではデー タ バ ス幅に拡張性があ る ため、 AXI4 イ ン タ ー コ ネ ク ト ブ ロ ッ ク お よ び メ モ リ コ ン ト ロ ー ラ
の性能を必要に応 じ て拡張 さ せ る こ と が可能です。ザ イ リ ン ク ス が開発 し たエンベデ ッ ド タ ーゲ ッ ト リ
フ ァ レ ン ス デザ イ ン では、幅広い イ ン タ ーコ ネ ク ト 要件に最 も 効率的に対応で き る よ う 、3 種類の AXI4
イ ン タ ー コ ネ ク ト プ ロ ト コ ルをすべて使用 し てい ます ( 図 1 参照 )。
WP379 (v1.0) 2010 年 10 月 5 日
japan.xilinx.com
3
実デザイ ン に利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
X-Ref Target - Figure 1
AXI4
AXI4
AXI4
AXI
Interconnect
Block
MBDEBUG
MDM
AXI4
AXI4
MicroBlaze
Processor
AXI4-Lite
DMA
AXI4-Stream
AXI DDR3
Memory
Controller
Memory
Block RAM
Ethernet
TEMAC
D-LMB
Block RAM
AXI4-Lite
I-LMB
AXI4
AXI4-Lite
AXI
Interconnect
Block
Arrow direction indicates
AXI Master/Slave
relationship
User
Application
AXI4-Lite
GPIO
Switches
RS-232
UARTLITE
Timer
AXI4-Lite
Interrupt
Controller
AXI4-Lite
Flash
Interface
To Flash
User
Application
WP379_05_092910
図 1 : エ ンベデ ッ ド タ ーゲ ッ ト リ フ ァ レ ン ス デザイ ン
ザ イ リ ン ク スは、 新 し いエンベデ ッ ド タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ン を使用し て、 ベンチマー ク 評価
を行い ま し た。 こ の評価では、 AXI4 イ ン タ ーコ ネ ク ト ブ ロ ッ ク と DMA に よ っ て得 ら れ る 性能上の優
位性を実証お よ び検証する こ と を目的 と し て、 従来の MPMC/LocalLink DMA コ ン フ ィ ギ ュ レーシ ョ ン
と 比較検討 し てい ます。 ベンチマー ク 評価項目の 1 つに DMA に よ る バース ト 読み出し / 書き込み性能
があ り ます。 こ れは、 PCIe ま たは イ ーサネ ッ ト を介し て外部 メ モ リ にデータ を ス ト リ ー ミ ン グする場合、
ま たはマルチギガ ビ ッ ト シ リ アル ト ラ ン シーバに よ っ て高速でデータ を取得する場合に重要 と な る特性
です。(1)
プ ロ セ ッ サ ベース デザイ ンのベン チマー ク結果
ベンチマー ク の結果 ( 図 2) か ら 、 AXI4 イ ン タ ー コ ネ ク ト を使用す る と 、 エンベデ ッ ド アプ リ ケーシ ョ
ンのシ ス テ ム帯域幅が MPMC/LocalLink DMA と 比較 し て 2 倍∼ 10 倍改善 さ れ る こ と が立証 さ れま し
た。 こ れは AXI4 イ ン タ ー コ ネ ク ト が も た ら す大 き な利点を示す結果 と 言え ます。 AXI4 イ ン タ ー コ ネ
ク ト を適用 し た シ ス テ ムは、 従来のバ ス に基づ く イ ン タ ー コ ネ ク ト 技術を用いた MPMC に よ る シ ス テ
ム よ り も 高い ク ロ ッ ク 周波数で動作 し ます。 ま た、 AXI4 イ ン タ ーコ ネ ク ト が最大 256 ビ ッ ト のデー タ
幅に対応 し てい る のに対 し 、 LocalLink の最大デー タ 幅は 32 ビ ッ ト です。
1. テ ス ト 装置では、 Virtex®-6 XC6VLX240T FPGA ( 最高速グ レー ド ) を実装 し た ML605 ボー ド と 、 400MHz で動作す る 64 ビ ッ
ト の DDR3 イ ン タ ーフ ェ イ ス を使用 し ま し た。 ベンチマー ク のバース ト 長は 256 デー タ ビー ト です。
4
japan.xilinx.com
WP379 (v1.0) 2010 年 10 月 5 日
実デザイ ンに利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
Measured Throughput (MB/s)
Using Virtex-6 FPGA/ML605 Board
X-Ref Target - Figure 2
7,000
6,000
5,000
4,000
3,000
2,000
1,000
0
MPMC
(32-Bits)
AXI4 Interface
(32-Bits)
AXI4 Interface
(62-Bits)
AXI4 Interface
(128-Bits)
AXI4 Interface
(256-Bits)
WP379_01_100410
図 2 : AXI4 イ ン タ ー コ ネ ク ト と MPMC/LocalLink のシ ス テム帯域幅
エ ンベデ ッ ド プ ロ セ ッ サを含ま ない FPGA デザイ ン
FPGA は、 長年プ ロ ト コ ル間のブ リ ッ ジ ン グ デバ イ ス と し て使用 さ れて き ま し た。 こ の よ う なデザ イ ン
におけ る 最重要課題は、 レ イ テ ン シ、帯域幅、安定 し て継続可能な ( ピー ク ) デー タ 速度です。 Spartan-6
FPGA コ ネ ク テ ィ ビ テ ィ タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ン ( 図 3 参照 ) は、 AXI4 イ ン タ ー コ ネ ク ト
を使用で き る よ う ア ッ プグ レー ド さ れた、 イ ーサネ ッ ト 、 メ モ リ コ ン ト ロ ー ラ 、 PCIe パケ ッ ト DMA
な ど の IP ブ ロ ッ ク に よ っ て構成 さ れ る デザ イ ン フ レーム ワ ー ク を提供 し ます。 図の コ ン フ ィ ギ ュ レー
シ ョ ンでは、タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ンは PCIe と ギガ ビ ッ ト イ ーサネ ッ ト 間を接続す る ブ リ ッ
ジ を提供 し ます。 こ こ では、 AXI4-Stream イ ン タ ー コ ネ ク ト に よ っ て、 ザ イ リ ン ク ス の PCI Express IP
ブ ロ ッ ク が、 Northwest Logic 社の PCIe パケ ッ ト DMA IP ブ ロ ッ ク に接続 し てい ます。(1)
Local Link to
AXI Streaming
Interface
(Adaption Layer)
Local Link to
AXI Streaming
Interface
(Adaption Layer)
User Application
AXI
Ethernet
GbE (SFP)
GTP
GbE (FJ-45)
AXI
MIG
Memory
Controller Block
AXI Memory
Mapped
(Lite)
AXI Memory
Mapped Interface
Protocol Bridge
Packet DMA
LogiCore
IP for PCI
Express
AXI Streaming Interface
x1 PCIe
Gen1
(2.5 Gb/s)
AXI Streaming Interface
PCIe Packet DCMA
AXI Streaming Interface
X-Ref Target - Figure 3
DDR3
Component
Spartan-6 LXT FPGA
WP379_03_093010
図 3 : AXI4 イ ン タ ー コ ネ ク ト IP を用いた Spartan-6 FPGA コ ネ ク テ ィ ビ テ ィ タ ーゲ ッ ト リ フ ァ レ ン ス デザイ ン
1. バース ト 転送向けの高性能 イ ン タ ー コ ネ ク ト アーキ テ ク チ ャ の価値を評価 し た Northwest Logic 社は、 同社 IP 内の PCIe
LogiCORE ブ ロ ッ ク の接続に AXI4-Stream を採用 し ま し た。 こ のデザ イ ン では、 PCIe パケ ッ ト DMA IP ブ ロ ッ ク と イ ーサネ ッ
ト 、 メ モ リ コ ン ト ロ ー ラ ブ ロ ッ ク の間のア ダプテーシ ョ ン層 と し て機能す る カ ス タ ム ロ ジ ッ ク は少数です。
WP379 (v1.0) 2010 年 10 月 5 日
japan.xilinx.com
5
実デザイ ン に利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
AXI4 イ ン タ ー コ ネ ク ト 規格を活用 し て さ ま ざ ま な IP ブ ロ ッ ク を接続す る こ の フ レーム ワ ー ク は、プ ラ
グ ア ン ド プ レ イ IP を用いた設計をサポー ト する も ので、 デザ イ ン内のプ ロ ト コ ル IP ブ ロ ッ ク を、 別の
代替 プ ロ ト コ ルに簡単に交換で き ます ( た と えば、イ ーサネ ッ ト の IP コ ア を Aurora 高速シ リ アル チ ッ
プ間 イ ン タ ーフ ェ イ ス コ アに置 き 換え る こ と がで き ます )。
AXI イ ン タ ー コ ネ ク ト の導入は ま た、 利用可能なプ ラ グ ア ン ド プ レ イ IP ブ ロ ッ ク の数を飛躍的に増大
さ せる こ と に も つなが り ます。 IP の ソ ース は現在 も 増加中で、 た と えば、ザ イ リ ン ク ス の IP ポー ト フ ォ
リ オ、 ザ イ リ ン ク ス ア ラ イ ア ン ス プ ロ グ ラ ム (XAP) の メ ンバー企業が提供す る IP、 ARM Connected
Community に よ る FPGA に適 し た AXI4 準拠の IP な ど が利用で き ます。
よ り 高い帯域幅 と ピー ク 効率に対応する よ う 性能要件が厳 し く な っ た場合、 AXI4 イ ン タ ーコ ネ ク ト では
プ ロ ト コ ル制御を変更する こ と な く 、 デー タ幅の拡張 (32 ビ ッ ト 、 64 ビ ッ ト 、 128 ビ ッ ト 、 256 ビ ッ ト )
が可能です。
大部分の高性能 コ ネ ク テ ィ ビ テ ィ シ ス テ ムに共通す る 、 根本的な設計課題の 1 つ と し て、 シ ス テ ム で使
用 さ れてい る 最高性能のプ ロ ト コ ルに も 対応す る メ モ リ イ ン タ ーフ ェ イ ス の構築があ り ます。複雑なシ
ス テ ムの メ モ リ 帯域幅は、多 く の場合 2 倍以上に超過ア ク セ ス ( オーバーサブ ス ク ラ イ ブ ) さ れ る ため、
メ モ リ コ ン ト ロ ー ラ にはアービ ト レーシ ョ ン機能が不可欠です。
Virtex-6 FPGA コ ネ ク テ ィ ビ テ ィ タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ン ( 図 4) では、 50Gb/s メ モ リ アー
キ テ ク チ ャ に最適化 さ れた、 カ ス タ ム デザ イ ンの 40Gb/s メ モ リ コ ン ト ロ ー ラ を使用 し てい ます。 設計
者は AXI4 イ ン タ ー コ ネ ク ト の メ モ リ イ ン タ ーフ ェ イ ス ジ ェ ネ レー タ (MIG) を使用する こ と で、AXI4
イ ン タ ー コ ネ ク ト ブ ロ ッ ク のデザ イ ン を作成ま たは変更で き ます。 こ のブ ロ ッ ク は、 プ ロ ト コ ル変換、
アービ ト レーシ ョ ン、 メ モ リ 管理な ど の機能を実行 し ます。
XAUI IP LogiCore IP
X-Ref Target - Figure 4
Protocol Bridge
Packet DMA
and Memory
Controller
Interface
Packet DMA
LogiCore
IP for PCI
Express
AXI Streaming Interface
x4 PCIe
Gen2
(5.0 Gb/s)
or
x8 PCIe
Gen1
(2.5 Gb/s)
AXI Streaming Interface
PCIe Packet DCMA
XAUI
(3.125 Gb/s)
Memory
Controller
DDR3
SODIMM
User
Application
User
Application
Virtex-6 LXT FPGA
WP379_04_100410
図 4 : AXI4 イ ン タ ー コ ネ ク ト を用いた Virtex-6 FPGA コ ネ ク テ ィ ビ テ ィ タ ーゲ ッ ト リ フ ァ レ ン ス デザイ ン
DSP デザ イ ンには常に複雑性 と い う 問題が伴い ます。 し たがっ て、 ほかのシ ス テ ム レベルの IP ブ ロ ッ
ク と のプ ラ グ ア ン ド プ レ イ 互換性を持っ た AXI4 準拠のブ ロ ッ ク を作成で き れば、DSP シ ス テ ムに一般
的に見 ら れ る 膨大な イ ン タ ーフ ェ イ ス を、 た っ た 1 つの標準化 さ れた イ ン タ ーコ ネ ク ト に集約で き 、 設
計期間の大幅な短縮につなが り ま す。 DSP ハー ド ウ ェ アの設計者は、 こ の仕様を一度習得 し て し ま え
ば、 その他のシ ス テ ム コ ン ポーネ ン ト 、 た と えば メ モ リ コ ン ト ロ ー ラ 、 アナ ロ グ イ ン タ ーフ ェ イ ス、
エ ンベデ ッ ド シ ス テ ム、 IP な ど にその知識を応用で き ます。 こ のため、 FPGA デザ イ ン の経験豊富な
DSP ハー ド ウ ェ ア設計者は、 アルゴ リ ズ ムの付加価値を高め る ハー ド ウ ェ ア設計作業に専念で き ます。
( 図 5 参照 )。
6
japan.xilinx.com
WP379 (v1.0) 2010 年 10 月 5 日
実デザイ ンに利益を も た ら す AXI4 イ ン タ ー コ ネ ク ト
X-Ref Target - Figure 5
Digital Up
Converter
NCO
NCO
AXI
AXI
Digital Down
Converter
X
Decimation
Filters
Q Ch In
AXI
X
AXI
Interpolation
Filters
AXI
I Ch Out
AXI
I Ch In
Q Ch Out
Spartan-6 LX150T FPGA
WP379_05_100510
図 5 : Spartan-6 FPGA DSP タ ーゲ ッ ト リ フ ァ レ ン ス デザイ ン
Spartan-6 FPGA DSP タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ンは、イ ン タ ーポ レーシ ョ ン フ ィ ル タ 、デシ メ ー
シ ョ ン フ ィ ル タ 、 複雑な ミ キ シ ン グに使用する 正弦波、 余弦波信号を生成す る 数値制御オシ レー タ な ど
を含む、 デジ タ ル ア ッ プ コ ンバー タ (DUC)/ デジ タ ル ダ ウ ン コ ンバー タ (DDC) です。 こ のデザ イ ン
は、 AXI4-Stream イ ン タ ー コ ネ ク ト が、 DSP 処理デー タ パ ス を通 る 内部デー タ フ ロ ーの同期 と 、 DSP
ブ ロ ッ ク の最上位への接続が可能であ る こ と を実証 し てい ます。
DSP デザ イ ンの コ ミ ュ ニテ ィ は、 DSP ハー ド ウ ェ ア ブ ロ ッ ク の生成に C/C++ や MATLAB®/Simulink®
な どのモデ リ ン グ言語を使用する、ハ イ レベル設計の技法いち早 く 取 り 入れま し た。こ のデザ イ ン フ ロ ー
は、 DSP アプ リ ケーシ ョ ンの典型であ る、 データ パス を多用する アルゴ リ ズ ム ベース のデザ イ ンに最適
であ り 、 優れた成果を上げてい ます。 AXI4 イ ン ターコ ネ ク ト 構造は、 上述の よ う なハ イ レベル設計ツー
ルが使用で き る フ レーム ワー ク を提供 し ます。 こ れに よ っ て、 ザ イ リ ン ク スやサー ド パーテ ィ が リ フ ァ
レ ン ス デザ イ ン を通 し て提供し て き た、 既存のデザ イ ン イ ン フ ラ ス ト ラ ク チ ャ を よ り 簡単に再利用で き
ます。 ツールには、 生成 し た DSP ブ ロ ッ ク に自動的に AXI4 イ ン ターコ ネ ク ト を挿入する機能があ る た
め、 リ フ ァ レ ン ス デザ イ ンの統合作業は設計者に と っ て予測 し やす く 、 わか り やすい も のです。 System
Generator for DSP な ど のハ イ レベル設計ツールは、 Simulink か ら の DSP ブ ロ ッ ク 作成およ び生成に対
応 し てい ます。 こ れ ら の DSP ブ ロ ッ ク には、 AXI4 イ ン ターコ ネ ク ト およ び AXI4-Stream イ ン タ ーコ ネ
ク ト の両方が実装 さ れてお り 、 最高性能 と 最大の スループ ッ ト を実現す る だけでな く 、 使いやす さ も 向
上 し てい ます。
プ ロ セ ッ サを含ま ない FPGA デザイ ンのベン チマー ク 結果
プ ロ セ ッ サ を含 ま ない高性能デザ イ ン の場合、 最大の性能を引 き 出す と 同時に IP を簡単に統合で き る
よ う 、 オーバーヘ ッ ド の少ない イ ン タ ーフ ェ イ ス を備え る こ と が鍵 と な り ます。 こ の よ う なシ ス テ ム で
は、 多 く の場合 メ モ リ の性能が重大なボ ト ルネ ッ ク です。 従来は、 最大の帯域幅が得 ら れ る よ う に、 ザ
イ リ ン ク ス の MIG ネ イ テ ィ ブ イ ン タ ーフ ェ イ ス に よ っ て メ モ リ イ ン タ ーフ ェ イ ス を イ ン プ リ メ ン ト
し て き ま し た。 そ し て、 設計者は通常、 マルチポー ト 、 アービ ト レーシ ョ ン ロ ジ ッ ク な ど のモジ ュ ール
を追加 し 、 デザ イ ン を拡張す る 必要があ り ま し た。
MIG ネ イ テ ィ ブ イ ン タ ーフ ェ イ ス と AXI4 イ ン タ ーコ ネ ク ト ベース のシ ス テ ム ( 図 6 参照 ) のベンチ
マー ク 性能を比較す る と 、 AXI4 イ ン タ ー コ ネ ク ト は MIG ネ イ テ ィ ブ イ ン タ ーフ ェ イ ス同等 と 言え る
スループ ッ ト を実現 し てい る こ と がわか り ます。 ま た、 DDR3 イ ン タ ーフ ェ イ ス を介 し て メ モ リ にア ク
セ スす る 場合、Virtex-6 FPGA ML605 プ ラ ッ ト フ ォーム で、ほぼ最高の スループ ッ ト を達成 し てい ます。
WP379 (v1.0) 2010 年 10 月 5 日
japan.xilinx.com
7
ま とめ
Measured Throughput (on Virtex-6 FPGA/ML605)
Sum of Read and Write Channels (MB/s)
X-Ref Target - Figure 6
7,000
6,000
5,000
4,000
3,000
2,000
1,000
0
AXI4 256-Bit
Read
AXI4 256-Bit
Write
MIG – Direct
Read
MIG – Direct
Write
WP379_06_100410
図 6 : AXI4 イ ン タ ー コ ネ ク ト を用いたプ ロ セ ッ サを含ま ないア プ リ ケーシ ョ ンにおける性能比較
プ ロ セ ッ サを含ま ないアプ リ ケーシ ョ ンに と っ て AXI4 イ ン タ ー コ ネ ク ト の利点は同等の性能だけでは
あ り ません。 ク ロ スバー ス イ ッ チ、 お よ び複数ポー ト や標準 AXI4 イ ン タ ー コ ネ ク ト のサポー ト も 大 き
な利点です。 こ れ ら はいずれ も MIG ネ イ テ ィ ブ イ ン タ ーフ ェ イ ス ではサポー ト さ れてい ません ( 表 2
参照 )。
表 2 : MIG ( ネ イ テ ィ ブ ) イ ン タ ー フ ェ イ スおよび AXI4 イ ン タ ー コ ネ ク ト を使用 し た場合の
機能 と 性能の比較
デザイ ン基準 :
機能 と 性能
MIG ( ネ イ テ ィ ブ )
イ ン ターフ ェ イス
AXI4 イ ン タ ー コ ネ ク ト
3
3
高性能 メ モ リ イ ン タ ーフ ェ イ ス
異な る ク ロ ッ ク ド メ イ ンに よ る 複数ポー ト の
サポー ト
3
フル ク ロ スバー ス イ ッ チ ( アービ ト レーシ ョ ン )
3
業界標準 イ ン タ ーフ ェ イ ス に対す る サポー ト
3
ま とめ
AXI4 イ ン タ ー コ ネ ク ト の価値には、 さ ま ざ ま な側面があ り ます。 まず、 即座に得 ら れ る 効果が、 レ ガ
シー イ ン タ ー コ ネ ク ト お よ びカ ス タ ム イ ン タ ー コ ネ ク ト のアーキ テ ク チ ャ に代わ る 、 統一 さ れた IP イ
ン タ ー コ ネ ク ト 規格に よ っ て も た ら さ れ る 生産性の向上です。 次に、 AXI4 規格向けに開発 さ れた 3 つ
の イ ン タ ー コ ネ ク ト プ ロ ト コ ル (AXI4、 AXI4-Lite、 AXI4-Stream イ ン タ ーフ ェ イ ス ) が提供す る 柔軟
性に よ っ て、 性能、 スループ ッ ト 、 レ イ テ ン シ、 ま たはエ リ アの観点か ら FPGA デザ イ ンが最適化 さ れ
ます。 最後に AXI4 イ ン タ ーコ ネ ク ト の長期的な価値 と し て、 プ ラ グ ア ン ド プ レ イ IP の構築に よ っ て、
ザ イ リ ン ク ス のエンベデ ッ ド 、 コ ネ ク テ ィ ビ テ ィ 、 DSP の各 FPGA デザ イ ンに対応す る エ コ シ ス テ ム
が拡大 し 、 強化 さ れます。
参考資料
AXI4 IP イ ン タ ー コ ネ ク ト 規格については、 次の ウ ェ ブ サ イ ト で情報が提供 さ れてい ます。
•
•
ザ イ リ ン ク ス の AXI4 関連ページ
japan.xilinx.com/ipcenter/axi4.htm
こ のサ イ ト には、 AXI4 を使用 し たザ イ リ ン ク ス FPGA デザ イ ンについて包括的に説明 し てい る
『ザ イ リ ン ク ス AXI4 リ フ ァ レ ン ス ガ イ ド 』 への リ ン ク が含まれます。
AXI4、 AXI4-Lite、 AXI4-Stream な ど の AMBA 4 仕様に関する ページ
http://www.arm.com/products/system-ip/amba/amba-open-specifications.php
詳細は、 ザ イ リ ン ク ス販売代理店ま でお問い合わせ く だ さ い。
8
japan.xilinx.com
WP379 (v1.0) 2010 年 10 月 5 日
改訂履歴
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。
日付
バージ ョ ン
2010/10/05
1.0
改訂内容
初版 リ リ ース
Notice of Disclaimer
The information disclosed to you hereunder (the “Information”) is provided “AS-IS” with no warranty of
any kind, express or implied. Xilinx does not assume any liability arising from your use of the
Information. You are responsible for obtaining any rights you may require for your use of this
Information. Xilinx reserves the right to make changes, at any time, to the Information without notice and
at its sole discretion. Xilinx assumes no obligation to correct any errors contained in the Information or to
advise you of any corrections or updates. Xilinx expressly disclaims any liability in connection with
technical support or assistance that may be provided to you in connection with the Information. XILINX
MAKES NO OTHER WARRANTIES, WHETHER EXPRESS, IMPLIED, OR STATUTORY,
REGARDING THE INFORMATION, INCLUDING ANY WARRANTIES OF MERCHANTABILITY,
FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OF THIRD-PARTY
RIGHTS.
本資料は英語版 (v1.0) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。
資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。
日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
WP379 (v1.0) 2010 年 10 月 5 日
japan.xilinx.com
9