15W x 2ch, Class-D, Power Amplifier IC for TVs

注文コード No.N A 1 5 6 7
LV49157V
Bi-CMOS 集積回路
ヘッドフォンアンプ内蔵
デジタルパワーアンプ
BTL 15W×2ch
http://onsemi.jp
概要
LV49157Vは、アナログ入力タイプの15W×2chのデジタルパワーアンプである。独自のフィードバッ
ク技術により、業界トップクラスの高音質、高効率、低EMIを達成しており、フラットディスプレ
イパネル(FDP)等で高品質なシステムを構成することができる。
特長
・BTL出力方式のDクラスアンプシステム
・ヘッドフォンアンプ内蔵
・独自フィードバック技術により高音質を実現
・業界トップクラスの高効率、低EMI
・ソフトミュート機能によりON-OFF時のポップ音を低減
・過電流保護回路、サーマル保護回路、電源電圧低下保護回路を搭載
・PLC(パワーレベルコントロール)機能搭載
機能
・出力
:15W*2ch(VD=15V,RL=8Ω,fin=1kHz,AES17,THD＋N=10%時)
・効率
:93%(VD=15V,RL=8Ω,fin=1kHz,PO=15W)
・低THD+N :0.08%(VD=15V,RL=8Ω,fin=1kHz,PO=1W,フィルタ:AES17)
・ノイズ :90μVrms(フィルタ:A-weight)
・60mW ステレオヘッドフォンアンプ(VD=15V,RL=16Ω,THD+N=10%)
・パッケージ SSOP44J(275mil)
絶対最大定格/Ta=25℃
項目
記号
条件
最大電源電圧
VD
外部印加電圧
許容消費電力
Pd max
パッケージ熱抵抗
θjc
定格値
unit
20
V
弊社デモボード 裏面実装有り※
5
W
弊社デモボード 裏面実装有り※
2.1
℃/W
弊社デモボード 裏面実装無し※
3.6
℃/W
150
℃
最大接合部温度
Tj max
動作周囲温度
Topr
－25～＋75
℃
保存周囲温度
Tstg
－50～＋150
℃
※弊社デモボード:110.0mm×100.0mm×1.5mm,ガラスエポキシ基板(2層基板)
最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能
的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。
Semiconductor Components Industries, LLC, 2013
September, 2013
N0409 SY 20090918-S00001 No.A1567-1/30
LV49157V
推奨動作条件/Ta=25℃
項目
記号
条件
min
typ
max
unit
推奨電源電圧範囲
VD
外部印加電圧
9
15
18
V
推奨負荷抵抗
RL
スピーカ負荷
4
8
Ω
推奨負荷抵抗
RL(HP)
ヘッドフォン
16
Ω
電気的特性/Ta=25℃,VD=15V,
項目
記号
条件
min
typ
メインアンプ部/ RL=8Ω,L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF
STBY=L,MUTE=L
スタンバイ電流
Ist
max
unit
1
10
μA
Imute
STBY=H,MUTE=L
14
20
26
mA
無信号時電流
ICCO
STBY=H,MUTE=H
35
45
55
mA
ゲイン
VG
fin=1kHz,VO=0dBm
28
30
32
dB
出力オフセット
Voffset
Rg=0
150
mV
全高調波ひずみ率
THD＋N
PO=1W,fin=1kHz,AES17
0.4
%
最大出力
PO
THD＋N=10%,AES17
13
15
W
チャンネル
CHsep.
Rg=0,VO=0dBm,DIN AUDIO
55
70
dB
SVRR
fr=100Hz,Vr=0dBm,Rg=0,
50
60
dB
ミュート電流
－150
0.08
セパレーション
リップル除去率
DIN AUDIO
300
μVrms
3
VD
V
0
1
V
ノイズ
VNO
Rg=0,A-weight
90
ハイレベル入力電圧
VIH
STBY端子,MUTE端子
ローレベル入力電圧
VIL
STBY端子,MUTE端子
電源電圧低下
UV_UPPER
VD端子電圧モニタ
8.0
V
UV_LOWER
VD端子電圧モニタ
7.0
V
保護回路UPPER
電源電圧低下
保護回路LOWER
ヘッドアンプ部/ RL=16Ω,fin=1KHz
無信号時電流
ICCO
HP_STBY=H
ゲイン
VG
VO=-10dBm
全高調波ひずみ率
THD＋N
PO=10W,DIN AUDIO
最大出力
PO
THD＋N=10%, DIN AUDIO
チャンネル
CHsep.
リップル除去率
SVRR
ノイズ
VNO
Rg=0,A-weight
ハイレベル入力電圧
VIH
HP_STBY端子
ローレベル入力電圧
VIL
HP_STBY端子
セパレーション
8
12
mA
11.5
13.5
dB
0.05
0.3
%
48
60
72
mW
fin=1KHz,Rg=0,VO=-10dBm,
DIN AUDIO
55
70
dB
fr=100Hz,Vr=0dBm,Rg=0,
55
70
dB
9.5
DIN AUDIO
60
μVrms
3
VD
V
0
1
V
12
注:各諸特性は、弊社測定環境による値であり、パターンレイアウト、使用部品等により特性が変わる可能性が
ある。
No.A1567-2/30
LV49157V
外形図
unit:mm (typ)
3285
TOP VIEW
BOTTOM VIEW
Exposed Die-Pad
15.0
23
0.5
5.6
7.6
44
1
22
0.22
0.65
0.2
1.7max
(0.68)
(1.5)
SIDE VIEW
SANYO : SSOP44J(275mil)
8
6
4
2
0
—25
0
25
50
75
100
125
150
PVD1
PVD1
OUT1+
OUT1+
BOOT1+
VDD1
BOOT1-
OUT1-
OUT1-
PGND1
PGND1
PGND2
PGND2
OUT2-
OUT2-
BOOT2-
VDD2
BOOT2+
OUT2+
OUT2+
PVD2
PVD2
ピン配置図
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
MUTE
STBY
VIN1+
VIN1-
PLC
VIN2-
VIN2+
MUTECAP
VCC
BIASCAP
VBIAS
VREG5
GND
HP_IN1
HP_RF
HP_IN2
HP_GND1
HP_OUT1
HP_REF
HP_OUT2
HP_GND2
HP_STBY
LV49157
Top view
No.A1567-3/30
LV49157V
内部等価回路図および周辺回路(RL=8Ω)
+
0-5V
1
0-5V
2
VIN1+
3
4
5
6
VIN2+
STBY
PVD1
FB
8
9
10
11
12
13
+
15
PLC
41
REC. & CONT.
40
VIN2-
VDD1
37
OUTPUT
VCC
36
FB
BIASCAP
PGND1
VBIAS
PGND1
START
SEQUENCE
POWER LIMITER
VREG5
GND
PGND2
PGND2
FB
RL(HP)
17
+
18
19
+
20
21
22
VDD2
REC. & CONT.
HP_OUT2
HP_GND2
HP_STBY
26
OUTPUT
25
FB
PVD2
PVD2
OUT1-
VD
OUT2OUT2BOOT2SP
28
27
HP_REF
OUT1-
32
30
HP_OUT1
SP
BOOT1-
33
29
HP_GND1
BOOT1+
34
31
Head phone
RL(HP)
OUT1+
35
OUTPUT
HP_RF
OUT1+
39
38
MUTECAP
16
HP_IN2
43
OUTPUT
14
HP_IN1
44
42
VIN1-
7
+
0-5V
PVD1
MUTE
BOOT2+
OUT2+
OUT2+
24
23
+
No.A1567-4/30
LV49157V
端子説明
端子
番号
1
端子記号
MUTE
I/O
I
端子機能
等価回路図
ミュート制御端子
VD
250kΩ
1
10kΩ
100kΩ
GND
2
STBY
I
スタンバイ制御端子
VD
250kΩ
2
10kΩ
100kΩ
GND
3
VIN1+
I
入力端子、CH1プラス
VD
3
300Ω
30kΩ
VBIAS
GND
4
VIN1-
I
入力端子、CH1マイナス
VD
4
300Ω
30kΩ
VBIAS
GND
5
PLC
I
パワーレベルコントロール端子
VD
5
200Ω
GND
次ページへ続く。
No.A1567-5/30
LV49157V
前ページより続く。
端子
番号
6
端子記号
VIN2-
I/O
I
端子機能
等価回路図
入力端子、CH2マイナス
VD
300Ω
6
30kΩ
VBIAS
GND
7
VIN2+
I
入力端子、CH2プラス
VD
300Ω
7
30kΩ
VBIAS
GND
8
MUTECAP
O
ミュートコンデンサ接続端子
VD
VDD
20kΩ 10kΩ
8
GND
9
VCC
O
内部電源用デカップリング
VD
コンデンサ接続端子
9
GND
10
BIASCAP
O
内部電源用デカップリング
VD
コンデンサ接続端子
100kΩ
10
1kΩ
1kΩ
100kΩ
GND
次ページへ続く。
No.A1567-6/30
LV49157V
前ページより続く。
端子
番号
11
端子記号
VBIAS
I/O
O
端子機能
等価回路図
内部電源用デカップリング
VD
コンデンサ接続端子
500Ω
11
500Ω
GND
12
VREG5
O
内部電源用デカップリング
VD
コンデンサ接続端子
12
500Ω
GND
13
GND
14
HP_IN1
アナロググランド
I
ヘッドフォンCH1入力
PREVD
VD
14
VREF
HP_GND
15
HP_RF
O
VD
内部電源用デカップリングコン
デンサ接続端子
15
HP_GND
16
HP_IN2
I
PREVD
VD
ヘッドフォンCH2入力
16
VREF
HP_GND
次ページへ続く。
No.A1567-7/30
LV49157V
前ページより続く。
端子
番号
端子記号
17
HP_GND1
18
HP_OUT1
I/O
端子機能
等価回路図
ヘッドフォングランド
O
VD
ヘッドフォン出力端子、CH1
18
HP_GND
19
HP_REF
O
内部電源用デカップリングコン
PREVD
デンサ接続端子
19
HP_GND
20
HP_OUT2
O
ヘッドフォン出力端子、CH2
VD
20
HP_GND
21
HP_GND2
22
HP_STBY
ヘッドフォングランド
I
ヘッドフォンアンプ
VD
スタンバ
イ制御端子
22
GND
23
PVD2
電源端子
24
PVD2
電源端子
25
OUT2+
O
出力端子、CH2プラス
VD
25
GND
次ページへ続く。
No.A1567-8/30
LV49157V
前ページより続く。
端子
番号
26
端子記号
OUT2+
I/O
O
端子機能
出力端子、CH2プラス
等価回路図
VD
26
GND
27
BOOT2+
I/O
ブートストラップ入出力端子、
CH2プラス
28
VDD2
29
BOOT2-
30
OUT2-
O
内部電源用デカップリング
コンデンサ接続端子
I/O
ブートストラップ入出力端子、
CH2マイナス
O
出力端子、CH2マイナス
VD
30
GND
31
OUT2-
O
出力端子、CH2マイナス
VD
31
GND
32
PGND2
CH2パワーグランド
33
PGND2
CH2パワーグランド
34
PGND1
CH1パワーグランド
35
PGND1
CH1パワーグランド
36
OUT1-
O
出力端子、CH1マイナス
VD
36
GND
次ページへ続く。
No.A1567-9/30
LV49157V
前ページより続く。
端子
番号
37
端子記号
OUT1-
I/O
O
端子機能
出力端子、CH1マイナス
等価回路図
VD
37
GND
38
BOOT1-
I/O
ブートストラップ入出力端子、
CH1マイナス
39
VDD1
40
BOOT1+
41
OUT1+
O
内部電源用デカップリング
コンデンサ接続端子
I/O
ブートストラップ入出力端子、
CH1プラス
O
出力端子、CH1プラス
VD
41
GND
42
OUT1+
O
出力端子、CH1プラス
VD
42
GND
43
PVD1
電源端子
44
PVD1
電源端子
No.A1567-10/30
LV49157V
機能説明
STBYモード(STBY=L,MUTE=L,HP_STBY=L)
LSI内部のレギュレータがOFFされているため、各バイアスが立ち上がっていない状態である。
回路の大部分がOFFの状態である。
電流は弊社推奨条件で1μA(typ.)である。
MUTEモード(STBY=H,MUTE=L)
LSI内部のレギュレータがONしているため、各バイアスが立ち上がっている状態である。
回路の半分以上が動作しておりますが、最終段のアンプはOFFしているため出力は出ない状態である。
電流は弊社推奨条件で20mA(typ.)である。
動作モード(STBY=H,MUTE=H,HP_STBY=H)
LV49157Vのメインアンプとヘッドフォンアンプが動作している状態である。
入力信号に同期して出力信号がでる。
Rg=0時、電流は弊社推奨条件でメインアンプ部の電流は45mA(typ.)、ヘッドフォンアンプ部の電流
は8mA(typ.)である。
メインアンプ部の動作イメージ図
No.A1567-11/30
LV49157V
ON TIME/OFF TIME
Pop noise低減のため、STBY,MUTE端子の制御は、ON TIME,OFF TIMEを確保して制御すること。
下記、ON TIME,OFF TIMEは弊社推奨定数における推奨設定時間である。
ON TIME
Pop noise低減のため、ON TIMEは350msec以上確保すること。
動作イメージ図
ON TIME・・・STBY端子High後、MUTE端子Highまでの時間
OFF TIME
Pop noise低減のため、OFF TIMEは1000msec以上確保すること。
動作イメージ図
OFF TIME・・・MUTE端子Low後、STBY端子Lowまでの時間
No.A1567-12/30
LV49157V
SOFT MUTE
ソフトミュート機能は、出力信号のフェードイン、フェードアウトを行うための機能である。
メインアンプ部は、MUTECAPコンデンサの時定数によってRise timeとfall timeを設定できる。
メインアンプ部のFADE IN
弊社推奨定数におけるMute rise timeは約450msec.である。
5V/DIV.
MUTE pin
MUTECAP pin
[OUT+] vs [OUT-]
Mute rise time
メインアンプ部のFADE INイメージ図
メインアンプ部のFADE OUT
弊社推奨定数におけるMute fall timeは約450msec.である。
5V/DIV.
MUTE pin
MUTECAP pin
[OUT+] vs [OUT-]
Mute fall time
メインアンプ部のFADE OUTイメージ図
No.A1567-13/30
LV49157V
ヘッドフォンアンプ部は、HP_RFコンデンサの時定数によって、Rise timeとfall timeを設定できる。
ヘッドフォンアンプ部のFADE IN
弊社推奨定数におけるRise timeは約900msec.である。
5V/DIV.
HP_STBY pin
HP_RF terminal
HP_OUT
rise time
ヘッドフォンアンプ部のFADE INイメージ図
ヘッドフォンアンプ部のFADE OUT
弊社推奨定数におけるFall timeは約900msec.である。
5V/DIV.
HP_STBY pin
HP_RF terminal
HP_OUT
fall time
ヘッドフォンアンプ部のFADE OUTイメージ図
No.A1567-14/30
LV49157V
電源電圧低下保護回路
電源電圧低下保護回路は低電圧での不安定動作を回避するため、PVD端子電圧をモニタしAttack電圧
(VD=8V typ.)を超えた後AMP.をONにする。また、動作中に何らかの原因でPVD端子電圧が低下した際
の不安定動作も回避できるようにRecover電圧(VD=7V typ.)を設定している。電源電圧低下保護回路
のON/OFF連続動作を防止するため、Attack電圧とRecover電圧はヒステリシス(約1V)を持っている。
動作イメージ図
また、1次電源が抜かれた場合のPop noise対策としても使用できるように、Mute ON時と同様のシー
ケンスにてAMPをOFFするように設計している。
過電流保護回路
過電流保護回路は出力トランジスタを過電流から守るための保護回路※で、天絡、地絡、負荷ショー
トのいずれのモードにも対応する。
保護動作はIC内部で設定している検出電流値(約6A)に達した場合に行われ、約20μsec.間出力トラン
ジスタを強制的にOFFさせる。強制OFF後は通常動作に自己復帰し、継続して過電流が流れていれば
再度保護動作に入る。
動作イメージ図
※ 過電流保護回路は出力短絡などの異常状態を一時的に回避する機能であり、ICが破壊しないこと
を保証するものではない。
No.A1567-15/30
LV49157V
サーマル保護回路
サーマル保護回路はICが異常発熱した場合に、ICの破壊、劣化を防止するための保護回路である。
放熱不足や誤結線等により、ICのジャンクション温度(Tj)が175℃付近まで上昇した場合、サーマル
保護回路により出力をシャットダウンしMUTE状態にする。シャットダウン動作により温度上昇を抑
止できた場合、ジャンクション温度が105℃付近まで低下すると自動復帰する。
Recovery
Attack
Hystsrisis
PWM
PWM
40
50
60
70
80
90
100 110 110 130 110 150 160 170 180 190 200
動作イメージ図
※ サーマル保護回路は異常発熱状態を一時的に回避する機能であり、ICが破壊しないことを保証す
るものではない。また、保護動作の絶対温度も保証していない。
No.A1567-16/30
LV49157V
PLC
PLC(パワーレベルコントロール)機能は、外付けのPLC抵抗R1の値を任意に設定することで、最大変
調度を調整しPWM信号が過変調モードになることを防止しする。また、最大変調度を任意に設定でき
るため出力電力制限回路として使用でき、電源電圧および負荷抵抗を固定にした状態においても、
出力電力を2W～15Wまでリニアに可変できる。
これにより、薄型TVでは画面サイズにかかわらず、同じ電源電圧・スピーカで画面サイズに適した
定格出力が設定でき、基板の共通化が図れる。
さらに、PLC機能により出力電力を制限した場合、出力波形をソフトクリップさせることができるた
めハードクリップ時の異音を軽減できる。
MAX. Power
Half Power
PLC
Min. Power
LV49157V
5
R1
GND
13
動作イメージ図
測定条件
VD=15V,RL=8Ω,L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF,Ta=25℃
R1 -- PO@THD + N = 10%
18
VD = 15V
RL = 8Ω
fin = 1kHz
THD + N = 10%
2ch-Drive
AES17
PO@THD + N = 10% – W
16
14
12
R1 [kΩ]
Po@10% [W]
3.0
0.694
3.6
1.073
4.7
1.982
6.2
3.642
7.5
5.562
8.2
6.855
9.1
8.591
10
10.64
13
15.32
15
15.94
20
16.01
10
8
6
4
2
0
0
2
4
6
8
10
12
14
16
18
20
R1 – kΩ
出力電力制限値の設定例
※ 本機能を出力電力制限用として使用した場合に、電力値の精度が必要な場合は、金属皮膜抵抗等
の精度の良い抵抗を使うこと。
※ 外付けのPLC抵抗R1の値は、3kΩ以上を付けること。
※ 外付けのPLC抵抗R1の値を変更される場合は、アンプをOFFにすること。
No.A1567-17/30
LV49157V
Filter設定
L
OUT+
C
CL
RL
C
L
OUT-
出力LCフィルタのカットオフ周波数fcは次式によって求められる。
fc =
1
2π√2LCL
また、カットオフ周波数fcを設定することにより、CL、Lの値を次式によって求められる。
1
CL =
2√2 × π RLfc
L=
√2 × RL
4π fc
Cは一般的にCLの20～30%程度に設定する。
参考データ fc=30kHzの場合
RL [Ω]
L [μH]
CL [μF]
C [μF]
Q
4
15
1
0.22
0.650
6
22
0.68
0.15
0.636
8
33
0.47
0.1
0.704
16
68
0.22
0.047
0.739
本回路は、応用例を示すものであり、特性の保証を行うものではない。
使用に際しては、LCフィルタの設定は音質に影響を与えるので、システムに合わせた回路定数の検
討を十分に行うこと。
また、LCフィルタのQ値が大きいと、fc近傍での電流が増加するので、Q ≤ 1となるように定数設定
すること。
No.A1567-18/30
LV49157V
特性データ
L=33μH(TOKO:A7502BY-330M),C=0.1μF,CL=0.47μF
Ist -- VD
0.15
0.15
0.1
0.1
0.05
0.05
0
0
2
4
6
8
10
12
14
16
0
—50
18
Imute -- VD
25
20
15
15
10
10
5
5
0
2
4
6
8
10
12
14
16
0
—50
18
ICC -- VD
50
40
30
30
20
20
10
10
0
—50
0
2
4
6
8
10
12
14
16
18
VCC -- VD
20
100
50
100
50
100
50
100
ICC -- Ta
0
VCC -- Ta
15
VCC —V
VCC —V
0
20
15
50
Imute -- Ta
50
40
0
0
25
20
0
Ist -- Ta
10
5
10
5
0
0
2
4
6
8
10
12
14
16
18
0
—50
0
No.A1567-19/30
LV49157V
BIASCAP -- VD
10
10
RL = 8Ω
Rg = 0
8
BIASCAP – V
BIASCAP – V
8
6
4
2
0
2
4
6
8
10
12
14
16
10
RL = 8Ω
Rg = 0
8
VBIAS – V
8
VBIAS – V
4
0
– 50
18
VBIAS -- VD
10
6
4
0
50
100
VBIAS -- Ta
VD = 15V
RL = 8Ω
Rg = 0
6
4
2
2
0
0
2
4
6
8
10
12
14
16
0
– 50
18
VREG5 -- VD
6
5
5
4
4
3
2
1
1
0
2
4
6
8
10
12
14
16
VDD -- VD
6
6
RL = 8Ω
Rg = 0
5
4
4
VDD – V
5
3
2
1
1
0
2
4
6
8
10
12
14
16
18
0
50
100
50
100
VDD -- Ta
VD = 15V
RL = 8Ω
Rg = 0
3
2
0
100
VD = 15V
RL = 8Ω
Rg = 0
0
– 50
18
50
3
2
0
0
VREG5 -- Ta
6
RL = 8Ω
Rg = 0
VREG5 – V
VREG5 – V
6
2
0
VDD – V
BIASCAP -- Ta
VD = 15V
RL = 8Ω
Rg = 0
0
– 50
0
No.A1567-20/30
LV49157V
VG -- VD
32
32
RL = 8Ω
fin = 1kHz
VO = 0dBm
31
31
30
30
29
29
28
9
10.5
12
15
13.5
16.5
18
Voffset -- VD
20
28
--50
20
RL = 8Ω
Rg = 0
VG -- Ta
VD = 15V
RL = 8Ω
fin = 1kHz
VO = 0dBm
0
0
--20
--20
0
50
100
Voffset -- Ta
VD = 15V
RL = 8Ω
Rg = 0
CH2
CH2
--40
--40
CH1
--60
--60
--80
9
10.5
12
15
13.5
16.5
18
THD+N -- VD
10
7
5
3
2
1
7
5
3
2
--80
--50
10
7
5
3
2
RL = 8Ω
fin = 1kHz
PO = 1W
2ch-Drive
AES17
1
7
5
3
2
CH2
0.1
7
5
3
2
CH1
0
0.01
7
5
3
2
100
THD+N -- Ta
VD = 15V
RL = 8Ω
fin = 1kHz
PO = 1W
2ch-Drive
AES17
CH2
0.1
7
5
3
2
CH1
50
CH1
0.01
7
5
3
2
0.001
9
10.5
12
15
13.5
16.5
18
PO -- VD
24
RL = 8Ω
fin = 1kHz
2ch-Drive
AES17
0.001
--50
24
THD+N = 10%
18
18
0
50
100
50
100
PO -- Ta
VD = 15V
RL = 8Ω
fin = 1kHz
2ch-Drive
AES17
THD+N = 10%
12
12
THD+N = 1%
6
THD+N = 1%
6
0
9
10.5
12
13.5
15
16.5
18
0
--50
0
No.A1567-21/30
LV49157V
CHsep. -- VD
0
0
RL = 8Ω
fin = 1kHz
Rg = 0
VO = 0dBm
DIN AUDIO
--20
--20
--40
--40
--60
--60
CHsep. -- Ta
VD = 15V
RL = 8Ω
Rg = 0
VO = 0dBm
DIN AUDIO
CH1→CH2
CH1→CH2
CH2→CH1
--80
--100
9
10.5
12
15
13.5
16.5
18
SVRR -- VD
0
--100
--50
0
RL = 8Ω
fin = 100Hz
Rg = 0
VDr = 0dBm
DIN AUDIO
--20
CH2→CH1
--80
--20
--40
0
100
50
SVRR -- Ta
VD = 15V
RL = 8Ω
fin = 100Hz
Rg = 0
VDr = 0dBm
DIN AUDIO
--40
CH1
--60
CH1
--60
CH2
CH2
--80
9
10.5
12
15
13.5
16.5
18
VNO -- VD
1
1
RL = 8Ω
Rg = 0
A-weight
7
5
--80
--50
7
5
3
3
2
2
CH2
0.1
5
5
3
3
2
2
0.01
12
15
13.5
16.5
18
fO -- VD
430
VNO -- Ta
CH2
0.01
--50
CH1
0
400
50
100
fO -- Ta
430
RL = 8Ω
Rg = 0
100
VD = 15V
RL = 8Ω
Rg = 0
A-weight
7
CH1
10.5
50
0.1
7
9
0
VD = 15V
RL = 8Ω
Rg = 0
400
CH1
370
370
CH1
340
340
CH2
CH2
310
310
280
9
10.5
12
13.5
15
16.5
18
280
--50
0
50
100
No.A1567-22/30
LV49157V
DUTY -- VD
CH2
50
CH1
45
9
10.5
12
13.5
15
16.5
CH2
50
CH1
45
--50
18
CHsep. -- f
0
DUTY -- Ta
55
DUTY -- %
DUTY -- %
55
0
100
50
SVRR -- fr
0
--20
--20
--40
--40
--60
CH1®CH2
CH1
--60
CH2®CH1
--80
CH2
--100
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
--80
10
5 7100k
VNO -- Rg
1
3.0
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
High & Low level -- Ta
7
5
High & Low level -- V
3
2
CH2
0.1
CH1
7
5
3
2.5
2.0
High
1.5
Low
2
0.01
1
3
5 7 100
2
3
5 7 10k
2
3
1.0
--50
5 71000k
High & Low level -- Ta
9
0
100
50
Upper & Lower -- Ta
2.5
Upper & Lower -- V
High & Low level -- V
3.0
2
2.0
High
1.5
1.0
--50
8
Upper
7
Low
0
Lower
50
100
6
--50
0
50
100
No.A1567-23/30
LV49157V
THD+N -- PO
10
7
5
10
7
5
3
2
VD = 15V
RL = 8Ω
2ch-Drive
AES17
3
2
1
7
5
1
7
5
3
2
Hz
7k
fin
3
2
.6
=6
=
fin
1k
fin = 10
0.01
0.001 2 3 5 70.01 2 3 5 7 0.1 2 3 5 7 1
0.001
2 3 5 7 10
2 3 5 7100
THD+N -- PO
10
7
5
1
7
5
1
7
5
3
2
Hz
7k
=
fin
6.6
fin =
3
2
0.01
0.001 2 3 5 70.01 2 3 5 7 0.1 2 3 5 7 1
z
1kH
fin =
z
100H
2
2 3 5 7100
1
7
5
3
2
.67
fin
3
=6
fin =
3
z
1kH
fin =
2
0.01
0.001 2 3 5 70.01 2 3 5 70.1 2 3 5 7 1
Hz
100
2 3
5 7100k
5 7 10k
2 3
5 7100k
5 7 10k
2 3
5 7100k
CH2
CH1
2 3
5 7 100
2 3
5 7 1k
2 3
THD+N -- f
VD = 15V
RL = 4Ω
PO = 1W
2ch-Drive
AES17
CH2
CH1
0.001
2 3 5 7 10
2 3 5 7100
RL = 8Ω
10
30
RL = 4Ω
80
Efficiency -- %
5 7 10k
0.01
7
5
3
2
Efficiency -- PO
100
2 3
THD+N -- f
0.1
7
5
3
2
2
0.1
7
5
5 7 1k
VD = 15V
RL = 6Ω
PO = 1W
2ch-Drive
AES17
10
10
7
5
3
2
z
kH
1
7
5
2 3
0.001
2 3 5 7 10
VD = 15V
RL = 4Ω
2ch-Drive
AES17
3
5 7 100
0.01
7
5
3
2
THD+N -- PO
10
7
5
2 3
0.1
7
5
3
2
3
2
0.1
7
5
10
10
7
5
3
2
VD = 15V
RL = 6Ω
2ch-Drive
AES17
3
2
CH1
0.01
7
5
3
2
0Hz
3
2
CH2
0.1
7
5
3
2
Hz
0.1
7
5
THD+N -- f
VD = 15V
RL = 8Ω
PO = 1W
2ch-Drive
AES17
2 3
5 7 100
2 3
5 7 1k
2 3
PO -- VD
fin = 1kHz
THD+N = 10%
2ch-Drive
AES17
RL
=
4Ω
RL
=6
Ω
Ω
RL
20
=8
60
40
10
20
VD = 15V
fin = 1kHz
2ch-Drive
AES17
0
0
4
8
12
16
20
0
9
10.5
12
13.5
15
16.5
18
No.A1567-24/30
LV49157V
Response -- f
10
Phase -- f
40
20
0
Phase -- deg
Response -- dB
0
--10
--20
--40
--20
--60
--30
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
--80
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
No.A1567-25/30
LV49157V
特性データ(Headphone Amp部)
ICChp -- VD
10
10
8
8
6
4
2
2
0
2
4
8
10
12
14
16
0
--50
18
14
12
12
10
10
HP_RF -- V
HP_RF -- V
6
HP_RF -- VD
14
8
6
2
2
2
4
6
8
10
12
14
16
0
--50
18
HP_REF -- VD
4
4
100
HP_RF -- Ta
0
50
100
HP_REF -- Ta
3
HP_REF -- V
HP_REF -- V
3
50
6
4
0
0
8
4
0
2
1
2
1
0
0
2
4
6
8
10
12
14
16
0
--50
18
HP_OUT -- VD
4
4
3
0
50
100
HP_OUT -- Ta
3
HP_OUT -- V
HP_OUT -- V
6
4
0
ICChp -- Ta
12
ICChp -- mA
ICChp -- mA
12
2
1
2
1
0
0
2
4
6
8
10
12
14
16
18
0
--50
0
50
100
No.A1567-26/30
LV49157V
VG -- VD
13.5
VG -- Ta
13.5
12.5
12.5
CH2
CH2
11.5
11.5
CH1
CH1
10.5
10.5
9.5
9
10.5
12
13.5
15
16.5
18
Voffset -- VD
0.2
9.5
--50
0
100
Voffset -- Ta
0.2
0.1
50
0.1
CH2
CH2
0
0
CH1
--0.1
CH1
--0.1
--0.2
9
10.5
12
13.5
15
16.5
18
THD+N -- VD
10
7
5
--0.2
--50
10
7
5
3
3
2
2
1
7
5
1
7
5
3
3
2
2
0.1
7
5
0
CH1
3
100
THD+N -- Ta
0.1
7
5
CH2
50
CH2
CH1
3
2
2
0.01
9
10.5
12
13.5
15
16.5
18
PO -- VD
80
100
THD+N = 10%
40
20
50
PO -- Ta
60
THD+N = 1%
40
0
80
THD+N = 10%
60
0.01
--50
THD+N = 1%
20
0
9
10.5
12
13.5
15
16.5
18
0
--50
0
50
100
No.A1567-27/30
LV49157V
CHsep. -- VD
0
0
--20
--20
--40
--40
--60
CHsep. -- Ta
--60
CH1®CH2
CH2®CH1
--80
--80
--100
9
10.5
12
13.5
15
16.5
18
SVRR -- VD
0
--100
--50
CH1®CH2
CH2®CH1
0
--20
--40
--40
--60
--60
CH2
--80
--100
9
10.5
12
13.5
15
16.5
18
VNO -- VD
0.1
50
100
CH2
CH1
--80
100
SVRR -- Ta
0
--20
50
--100
--50
CH1
0
VNO -- Ta
0.1
7
7
5
5
3
3
2
2
CH2
CH1
CH2
CH1
0.01
9
10.5
12
13.5
15
16.5
18
0.01
--50
0
50
100
No.A1567-28/30
LV49157V
CHsep. -- f
0
SVRR -- fr
0
--20
--20
--40
--40
--60
--60
CH1®CH2
CH2®CH1
--80
CH2
--80
CH1
--100
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
--100
10
5 7100k
VNO -- Rg
0.1
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
High & Low level -- Ta
3.0
5
3
2
CH2
High & Low level -- V
7
2.5
2.0
High
1.5
Low
CH1
0.01
0.0001 2 3
5 70.01
2 3
5 70.01
2 3
5 70.01
2 3
5 710000
THD+N -- PO
fin = 100
3
2
1
7
5
fin
3
=1
100
THD+N -- f
2
1
7
5
3
Hz
2
CH2
0.1
7
5
0.1
7
5
fin = 1kHz
3
CH1
3
2
0.01
0.01
50
3
0k
2
0
10
7
5
Hz
10
7
5
1.0
--50
2
2 3
5 7 0.1
4
2 3
5 7 1
2 3
5 7 10
2 3
5 7100
0.01
10
2 3
5 7 100
2 3
5 7 1k
2 3
5 7 10k
2 3
5 7100k
Response -- f
Response -- dB
2
0
--2
--4
--6
--8
0.01 2 3 5 70.1
2 3 57 1
2 3 5 7 10
2 3 5 7100 2 3 5 71000
No.A1567-29/30
LV49157V
ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number
of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at
www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no
warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the
application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental
damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual
performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical
experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use
as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in
which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for
any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors
harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or
death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the
part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.
(参考訳)
ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知
的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。www.onsemi.com/site/pdf/Patent-Marking.pdf.
SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様
の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー
トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま
す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま
す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を
目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、
これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、
たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、
又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、
子会社、関連会社、代理店に対して、いかなる損害も与えないものとします。
SCILLCは雇用機会均等/差別撤廃雇用主です。この資料は適用されるあらゆる著作権法の対象となっており、いかなる方法によっても再販することはできません。
PS No.A1567-30/30