Comments
Description
Transcript
PDF形式：198KB
事後評価書 １． 政策評価の対象とした施策 ・ 次世代半導体デバイスプロセス等基盤技術プログラム ２． 政策評価を担当した部局又は機関及びこれを実施した時期 （１）担当 ・経済産業省産業技術環境局研究開発課 ・経済産業省商務情報政策局情報通信機器課 ・経済産業省製造産業局産業機械課 （２）時期 ・平成１６年４月∼平成１７年３月 ３． ・ ４． 政策評価の観点 必要性、有効性、効率性 政策効果の把握の手法及びその結果 （１）手法 ・学識経験を有する者の知見を活用した評価の実施。 （２）結果 ・別紙「４．施策効果」及び「５.有効性、効率性に関する分析」の冒頭に記述。 ５． 学識経験を有する者の知見の活用に関する事項 評価を広い視点から可能な限り、客観的に行うため、省外の高い識見や知識を 有する以下の有識者の知見を活用するため、以下の有識者に対してメールレビュ ーを行った。 氏 名 所 属 渋谷 眞人 東京工芸大学工学部光情報メディア工学科教授 菅野 卓雄 東洋大学理事長 赤坂 洋一 大阪大学大学院基礎工学研究科システム創成専攻 電子・光科学領域教授 ６．政策評価を行う過程において使用した資料その他の情報に関する事項 ・平成１５年度 研究開発施策評価（事後）に関する調査・分析・評価業務（次世 代半導体デバイスプロセス等基盤技術プログラム）報告書；三井 情報開発株式会社（平成１６年３月） ・平成１５年度 事業原簿及び実績報告書；NEDO ・平成１５年度及び平成１６年度 ７． ・ 政策評価（事後評価）の結果 事前評価書 別紙のとおり 別紙 次世代半導体デバイスプロセス等基盤技術 プログラムに関する政策評価（事後評価）結果 平成１７年３月 経済産業省産業技術環境局研究開発課 経済産業省商務情報政策局情報通信機器課 経済産業省製造産業局産業機械課 ＜ 1. 目 次 ＞ 施策の概要.................................................................................................................. 1 1.1. 施策の概要 ............................................................................................................... 1 ① 目的 ...................................................................................................................... 1 ② 目標 ...................................................................................................................... 1 1.2. 予算推移及びスケジュール...................................................................................... 1 2. 施策の必要性 .............................................................................................................. 2 3. 目標の達成状況と妥当性............................................................................................. 3 4. 3.1. 研究開発の成果、施策の目標達成状況 ................................................................... 3 3.2. 施策の目標の妥当性............................................................................................... 18 施策効果 ....................................................................................................................20 4.1. ① 特許権件数等...................................................................................................... 20 ② 技術的効果 ......................................................................................................... 20 4.2. 5. 経済、社会への施策効果 ....................................................................................... 24 ① 効果とコストに関する分析 ................................................................................ 24 ② その他の経済、社会への施策効果 ..................................................................... 25 有効性、効率性に関する分析、評価 ..........................................................................27 5.1. 研究開発プログラムの有効性 ................................................................................ 27 ① 実施・非実施の比較........................................................................................... 27 ② 施策パッケージとしての有効性......................................................................... 28 5.2. 6. 技術的施策効果...................................................................................................... 20 研究開発プログラムの効率性 ................................................................................ 29 ① プログラム構成の適正性.................................................................................... 29 ② 研究開発マネジメントの妥当性......................................................................... 30 分析結果を踏まえた今後の改善策等 ..........................................................................32 6.1. 研究開発プログラムの成果.................................................................................... 32 6.2. 今後必要な改善点 .................................................................................................. 32 1. 施策の概要 1.1. 施策の概要 ① 目的 情報通信分野の共通基盤となる半導体 LSI 技術について、情報通信機器の高機能化、低 消費電力化等の要求を満たす次世代のシステム LSI 等の実現に関する先進的な基盤技術の 開発、半導体デバイス高機能化・高付加価値化技術の開発、半導体及び製造プロセスの省 エネルギー技術・環境対応技術の開発等を行うことにより、世界最先端の情報通信技術を 駆使した高度情報通信ネットワーク社会を実現し、国民生活の豊かさと我が国の経済活力 の向上を図る。 ② 目標 2007 年度までに、情報通信分野で必要な「高速・高信頼情報通信システム」や「次世代 情報通信技術等」において使用されると期待される次世代半導体デバイスを実現するため、 国際半導体技術ロードマップで示されているテクノロジーノード 65nm、45nm 以細の技術 課題等を解決する。 さらに、半導体製造プロセスの高効率化、ラインのフレキシビリティの高度化等による 多品種少量生産への対応、情報通信機器の高機能化・低消費電力化を実現する技術の開発 を行うとともに、半導体製造工程で使用する地球温暖化ガスの排出量削減技術を開発する。 1.2. 予算推移及びスケジュール 本プログラムの予算推移及びスケジュールは表 1 の通りである。 表 1 次世代半導体デバイスプロセス等基盤技術プログラム予算の推移（単位：億円） （億円） 【次世代半導体デバイスプロセス等基盤技術プログラム】 13年度 14年度 15年度 104 141 138 38 46 46 25 極端紫外線（EUV）露光システムプロジェクト 11 極端紫外線（EUV）露光システム基盤技術開発 33 半導体アプリケーションチッププロジェクト 6 最先端システムLSI設計プロジェクト マイクロ波励起高密度プラズマ技術を用いた 省エネ型半導体製造装置の技術開発 システムオンチップ先端設計技術の研究開発 12 9 10 9 5 7 6 15 13 4 4 4 4 13 15 8 7 7 5 6 6 4 （11ＦＹ∼） （12ＦＹ∼） 10 FeRAM（強誘電体不揮発性メモリ）製造技術の開発 超低損失電力素子技術開発 極低電力情報端末用LSIの研究開発 17年度 18年度 （∼19FY） 高度情報通信機器・デバイス基盤プログラムへ 次世代半導体材料・プロセス基盤プロジェクト 超高密度電子SI技術 16年度 （10ＦＹ∼） （10ＦＹ∼） SF6等代替ガス利用電子デバイス製造クリーニング プロセスシステムの研究開発事業 （10ＦＹ∼） 電子デバイス製造プロセスで使用するエッチングガスの 代替ガス・システム及び代替プロセス技術研究開発 （10ＦＹ∼） 高効率次世代半導体製造システム技術開発 先端的半導体製造技術開発 1 2. 施策の必要性 （背景） 国籍別半導体シェアで、我が国は 1987 年の 52％を頂点に減少傾向を続け、2001 年には 27％まで激減した一方、米国は 1988 年の 37％から 2001 年には 53％と大きく復活。また アジアも順調に増加傾向を示し、2001 年には 9％台に達している。 このような IT 産業の基盤である半導体産業の国際競争力が低下していくと、欧米、アジ アの各企業が IT 関連電子機器市場を占有することはもとより、国民のニーズに円滑に応え られず新規産業の創出にも支障を来たし、我が国経済に大きな打撃を及ぼしかねない。 （必要性） 国際半導体ロードマップ ITRS 2002 Update（ITRS：アジア・米国・欧州の業界団体に より半導体微細化技術の進展について予測を行ったもの）では、2007 年までに 65nm、2010 年までに 45nm の微細加工技術が必要とされている。上記背景を踏まえ、我が国において もこれらの動向に注視しつつ技術開発を進めていく必要がある。 2 3. 目標の達成状況と妥当性 3.1. 研究開発の成果、施策の目標達成状況 本プロジェクトを構成する各プロジェクトの進捗ならびに目標達成状況は下記の通り。 （1） 次世代半導体材料・プロセス基盤 （概要） 国際半導体技術ロードマップで示されているテクノロジーノード以細の極微細（45nm） なデバイスに必要な高誘電率ゲート絶縁膜材料・計測・解析技術、及び低誘電率層間絶縁 膜材料・計測・解析技術を中心として、将来のデバイスプロセス技術に必要となるリソグ ラフィ・マスク関連計測技術、デバイス回路構成技術、及びトランジスタ形成に必要な技 術等の開発を 2001 年度∼2007 年度の 7 年間で産学官連携のもとで実施する。 （目標） 国際半導体ロードマップで示されているテクノロジーノード 65nm、45nm 以細のデバイ スに必要となる基盤技術を確立する。具体的には、65nm、45nm のテクノロジーノードに 対応できるゲート絶縁膜の開発、比誘電率 1.5 未満の低誘電率層間絶縁膜の開発、多層配線 技術の確立、新構造トランジスタの実現、65nm、45nm に対応可能な計測・要素技術の確 立、ノード 45nm に対応可能なリソ、マスク計測要素技術の確立、LSI の微細化に伴う信 号遅延時間や伝送特性の性能ばらつきを適応的に吸収する回路構成技術の実現及び調整用 アルゴリズム・ソフトウェアの開発と実証に必要な技術を開発する。 （指標） ゲート絶縁膜リーク電流、比誘電率、欠陥計測・分析技術の分解能伝送特性のばらつき 制御性 （目標達成状況） （2002 年 3 月） ・ リーク電流低減に有望な材料に関して基礎的素子特性データを得た。また、塗布型ポー ラス材料の空孔形成実験を行い空孔率 70%を得ると共に、低誘電率特性値ひずみ SOI 素子の n/p 型トランジスタを試作し、両者共大幅に電流駆動能力が向上することが実証 できた。 （2003 年 3 月） ・ 高誘電率絶縁膜を形成する LL-D&A（Layer-by-Layer Deposition & Annealing）法を 新規に開発した。また、低誘電率膜としてのポーラス構造の形成に TEOS(テトラエト キシシラン)処理を加えることにより、機械的に頑丈な膜となることが判った。独自の 歪 SOI 構造トランジスタにより、従来の 1.7 倍の CMOS 高速動作を可能にした。さら に将来のマスク検査装置に必要な波長 200nm で高出力の連続発振レーザー光が得られ た。 （2004 年 3 月） ・ 高誘電率ゲート絶縁膜として有望な材料に関して基礎的素子特性データを取得。 3 ・ 低誘電率層間絶縁膜としては、誘電率と機械的強度を独立に制御できる塗布型ポー ラス材料で比誘電率２以下の実現可能性を示すとともに、比誘電率を保ったまま膜 の機械的強度を高められる TMCTS ガス処理を開発し、銅配線プロセスに使用できるこ とを実証。 ・ 開発した波長 200nm の高出力連続発信レーザーの、2010 年以降のマスク検査装置への 適用検討を開始。 ・ 遺伝的アルゴリズムをクロックタイミングバラツキの適応調整に導入することによ る、デジタル回路の高速化かつ低消費電力化を実証。 （中間評価） 2003 年 9 月に、NEDO 技術評価委員会において中間評価（委員長：小野田武 日本大学 教授）を行い、「HALCA、ASPLA、『あすか』などの技術開発コンソーシアムの配置状況 を考えると、基礎技術領域に重点を置き、かつ上記プロジェクトと協調的に推進する MIRAI プロジェクトの必然性は十分にあり、事業の位置づけ･必要性は明確である」、「『科学的ア プローチに力点を置く』というプロジェクトリーダーの指導理念、有意義な数値目標を掲 げて行われている研究マネジメントは高く評価できる」、 「装置の立上げから 1 年という短 期間にもかかわらず、十分優れた研究開発成果が得られており、我が国の半導体産業の競 争力強化に大きく貢献すると期待されるプロジェクトである」等の評価を得たところであ る。 （プロジェクト名） 次世代半導体材料・プロセス基盤プロジェクト （2） 極端紫外線（EUV）露光システム （概要） 国際半導体ロードマップ（ITRS）で示されている 45nm ノード以細の微細化に対応する 次世代半導体露光システムの基盤技術開発を産学官連携により行い、2005 年度までに実用 化システムの基盤技術を確立する。 （目標） 45nm 以細の微細加工のため、集光点における EUV 光源出力が 10Ｗ以上の極端紫外線 （EUV：波長 13nm）光源及び低損失光学系等の装置化基盤技術を開発し、EUV 露光シス テム技術を確立する。 （指標） ・ 高効率・高出力・高品位な EUV 光源の発光効率、発光強度の時間的安定性等 ・ 露光装置実現のための基盤技術（低損失光学系、超平滑加工／多層膜、高真空中熱機器 設計等）及び解像度 （目標達成状況） （2004 年 3 月） 4 ・ EUV 光源の出力に関して、現存するレーザー励起プラズマ研究機関の中で世界最高出 力４W の達成。 ・ 光源の品位を高めるための評価に必要な EUV イメージング装置、及び、EUV 角度分布 測定器の導入による 13.5nmEUV 光源評価の品質向上。 ・ 非球面加工を行うための IBF（Ion Beam Figuring）加工装置、非球面形状を高精度計 測するための可視光レーザーによる高再現性干渉計測装置の設計および組み立ての実 施。 ・ UV 光による O２洗浄による炭化物コンタミの除去の確認 （プロジェクト名） 極端紫外線（EUV）露光システムプロジェクト （3） 極端紫外線（EUV）露光システム基盤技術 （概要） 国際半導体ロードマップ（ITRS）で示されている 50nm ノード以細の微細加工技術に対 応する次世代半導体露光システムの基盤技術を確立するため、光源及び光学系の開発を行 う。 （目標） EUV 光源、EUV 光学系の熱制御、コンタミネーション対策等 EUV 半導体リソグラフィ 技術を確立する。 （指標） ・ 高効率・高出力・高品位な EUV 光源の発光効率、発光強度の時間的安定性等 ・ 露光装置実現のための基盤技術（低損失光学系、超平滑加工／多層膜、高真空中熱機器 設計等）及び解像度 （目標達成状況） （2003 年 3 月） ・ LPP（Laser Produced Plasma：レーザー生成プラズマ）方式では、各要素技術を総合 して EUV 発生実験を実施し、シングルパルスで変換効率 0.53%を確認。 ・ DPP（Discharge Produced Plasma：放電生成プラズマ）方式は、キャピラリーZ ピン チ Xe プラズマ型で、EUV の発光を確認（2.9mJ, 2%BW, 2sr）し、2kHz 動作で集光 点見積もり 5.8W の結果を確認。 （プロジェクト名） 極端紫外線（ＥＵＶ）露光システム基盤技術開発 （4） 半導体アプリケーションチップ （概要） 高度情報化時代を迎えるにあたり、今後需要が見込まれるコンピュータの中でも最も消 5 費電力の高いサーバの低消費電力化を可能とする高機能・高信頼サーバ用半導体チップ、 現在幅広く使用されている DRAM 等よりも低消費電力型メモリである不揮発性メモリを開 発する。 （目標） 今後の高度情報通信ネットワーク社会の実現に向けて、大きな市場が見込まれる高機 能・高信頼サーバ用半導体チップを搭載した新たな情報機器の普及を通じて半導体製造業、 情報通信機器製造業及びサービス業等我が国 IT 産業の競争力強化を図ると同時に、近年問 題となっている情報化社会の高度化に伴う情報通信機器に係るエネルギー消費量増大の抑 制にも資する。 （指標） ・ （サーバ用半導体チップ）エラー発生度数、待機系への切り替え時間等 ・ （メモリデバイス）デバイスの応答速度、記憶容量等 （目標達成状況） （2004 年 3 月） ・ 次世代高可用性サーバーでは、ハードウェアの基本仕様（LSI 構成、自動回復技術など） の方式の確定と、ファームウェア技術／ソフトウェア技術（冗長化ハードウェアの制御、 運用管理技術）の基本設計が完了し、詳細設計を開始。 ・ 基幹 Linux サーバでは、チップセットの LSI 構成の決定に基づき詳細設計を完了、論 理シミュレーションによる検証を開始し、ソフトウェア開発では Linux カーネルの強化 機能の詳細設計および資源管理機能の基本設計を完了。 ・ この他ネットワークに接続されたサーバのセキュリティ向上や安定性向上に必要な半 導体チップの基本仕様の検討に着手。 ・ 不揮発性メモリ（ＭＲＡＭ）では、磁性膜などのデバイス要素技術の検討を行い、MTJ （Magnetic Tunnel Junction）素子のバラツキ低減と、書き込み電流の低減を図った。 また、集積化プロセス技術開発に着手してチップ試作を行うとともに、シミュレーショ ンによる回路技術の検証を実施。 （プロジェクト名） 半導体アプリケーションチッププロジェクト （5） システム LSI 設計 （概要） 半導体の微細化が進むことにより、システム LSI の高機能化・低消費電力化が実現され るものの、システム LSI が高集積化されるため、設計が複雑化することや物理設計上の新 しい問題等が発生する。本事業では次世代システム LSI を効率的かつ最適に設計するため の設計システムを開発する。 （目標） 6 次世代のデザインルールに対応し、国内半導体企業が共有的に活用できる設計システム を開発することで、設計能力の飛躍的向上、各社の有する設計資産（IP）の共有利用を促 進する。 （指標） ・ 90nm の微細化世代で有効な設計手法を用いたシステム LSI の設計開発時間の短縮（配 線間混信や電送信号遅延の影響を予め考慮した設計技術の確立） 。 ・ 前項の設計技術を既存 CAD に組み入れるための設計 CAD 間インタフェースの開発を し、それを採用した設計 CAD の普及度合い（ユーザ数等）。 （目標達成状況） （2004 年 3 月） ・ 基本設計フローを「見積り」 「リファインメント」 「インプリメント」の３段階のフェー ズに分割、それぞれに設計受け渡し基準を設けることで、後戻りの無い新しい標準設計 工程を開発し、設計メソドロジを作成。 ・ トランジスタ基本性能、バラツキ、歩留等を評価可能な TEG（Test Element Group） を開発し、90nm プロセスにて試作、評価を開始。 ・ テストに用いる遅延故障モデルの仕様を完成。また、テスト工程がＬＳＩチップ生産に 与える影響を前もって評価するテスト戦略支援ツールを作成。 ・ ＰＩ（Pattern Integrity）検証、共通Ｉ／Ｆ（Interface）開発のための環境を構築し、 評価作業を開始。 （プロジェクト名） 最先端システムＬＳＩプロジェクト （6） 省エネ型半導体製造装置の技術 （概要） 大口径高密度プラズマ技術により、あらゆる面方位のシリコンに LSI を製造可能にし、 半導体デバイスの 3 次元構造化・高集積化を実現する半導体製造装置の研究開発を 2002 年 度∼2004 年度の 3 年間で行う。 （目標） 従来の熱工程から低温高密度プラズマを用いたトランジスタ構造製造工程の実現により、 半導体製造工程における消費電力を従来比 1/5 程度にする省エネ化を図り、さらに 3 次元立 体構造 MOS トランジスタの実現や従来にない低電圧駆動等を可能にするための装置技術 を確立する。 （指標） ・ 開発した製造装置の消費電力の削減量（目標値：従来の 5 分の 1） ・ 高い動作信頼性を持った高機能・低消費電力半導体の実現（従来の酸化膜より一桁低い ゲート絶縁膜リーク電流値、形成した層間絶縁膜：誘電率 2.5 以下、これら全てのプラ 7 ズマプロセス：500℃以下等） （目標達成状況） （2003 年 3 月） ・ 100-65nｍ世代用ゲート絶縁膜として、SiO2 換算膜厚 1.0nm 以下、かつリーク電流を 1 桁以上低減する窒化酸化膜、直接窒化膜形成プロセスを確立した。本プロセス用に 300mm ウェーハ上で１％（σ)以内の均一性を得られる装置技術を確立し、実証実験装 置を製作した。 ・ 省エネルギーに向けて、半導体デバイス製造に関わるエネルギー消費状態に対する新た な解析手法を構築し、計測及び解析システムを製作した。 ・ 高品質な次世代高誘電率ゲート絶縁膜形成に向けて、極薄薄膜形成技術を開発するとと もに、材料探索を行った。 ・ 低誘電率薄膜について層間誘電率 2.2 未満、成膜速度 3000Å/min 以上、膜厚均一性 5％ 以下で成膜することを可能とした。 ・ プラズマエッチング技術のダメージレス化・高速化に関する技術開発を行った。 （2004 年 3 月） ・ 半導体ゲート絶縁膜形成において、従来比１桁以上のリーク電流低減、寿命向上の確認 及び 300mm ウェーハ量産機の実証装置により 300mm ウエハープロセスにおける均一 性を達成。 ・ 積層ゲート形成について、0.5nm の極薄なシリコン窒化膜にバリア膜の形成を成功。 ・ 積層層間絶縁膜形成について、ハードマスク膜、バリア膜に関しては初期目標（それぞ れ目標誘電率 4.0、5.0）を上回る性能（それぞれ 3.0、4.5）を獲得。 ・ 層間絶縁膜(SILK)エッチングで従来装置比３倍のレート、酸化膜エッチングでも良好な 性能を確認。また、SiO2 エッチングに関しダメージのないエッチング条件を解明。 （プロジェクト名） マイクロ波励起高密度プラズマ技術を用いた省エネ型半導体製造装置の技術開発 （7） 実装技術 （概要） 実装技術に必要な 3 次元高密度集積化技術や光・電気複合高速信号回路技術等の研究開 発を 1999 年度∼2003 年度の 5 年間で産学官連携のもとで実施する。 （目標） 2003 年度までに、超高密度 3 次元 LSI チップ積層実装技術、光の高速・広帯域性を活か した層間、機器・装置内の超高速信号伝送及びその実装技術、電磁干渉を低減する最適配 線構造設計技術等を確立する。 （指標） 貫通孔形成チップ電極のピッチ、3 次元 LSI チップ積層数、光電気複合回路基板形成、 8 光・電気 MCM のスループット、光・電気 3 次元実装モジュールのスループット、ノイズ 計測分解能、電磁干渉の低減 （目標達成状況） （2002 年 3 月） ・ 3 次元 LSI 技術：20μm ピッチの貫通電極形成と３層積層の要素技術を開発。 ・ 光電気複合実装技術：30Gbps の並列伝送モデルを試作。 ・ 最適配線構造設計技術：50μm 分解能の MO プローブを試作。 （2003 年 3 月） ・ 3 次元 LSI 技術：貫通電極の Cu メッキボイドレス化達成と超音波ボンディングによる 4 層チップの積層を確認。 ・ 光電気複合実装技術：100Gbps の並列伝送モデルを実現するために必要となる 3.2Gbps のアクティブインターポーザと 1.25Gbps 波長ルータを試作。 ・ 最適配線構造設計技術：10MHz で分解能 20μmL&S の MO プローブを開発。 （2004 年 3 月） ・ 3 次元 LSI 技術：電極ピッチ 20μm のチップ電極接合技術及び積層（3 段以上）技術 を開発し、ゲート数 2 億及びクロック数 1Ghz 以上を想定した TEG（テストエレメン トグループ）を製作し評価する技術を確立。 ・ 光電気複合実装技術：0.5（dB/cm）以下の低損失な光導波路の形成とスループット 100 （Gb/s）の信号を処理可能な光・電気複合ＭＣＭ技術を確立。 （中間評価） 2002 年 2 月に、産業技術審議会評価部会において中間評価（座長：桜井貴康 東京大学 教授）を行い、 「開発目標、目標水準、開発計画は概ね適切であり、情勢変化への対応は適 切と評価する」、「本事業に関与すべき実装産業界の主要なプレーヤーが参加しており、プ ロジェクトリーダーは有効に機能しており、関係者間の連携も十分であることから、研究 開発実施者の事業体制については、概ね妥当といえる」、「開発成果が実用化に至る可能性 は十分あり、関連技術分野への波及効果も期待できるものと評価する」等の評価を得たと ころである。 （プロジェクト名） 超高密度電子 SI 技術 （8） システムオンチップ先端設計技術 （概要） 情報通信機器の多機能、小型・軽量、高性能、低消費電力等の要求に対し、単一チップ に多様な機能を集積する「システムオンチップ」を効率的に設計する「システムオンチッ プ先端設計技術の研究開発」を産学官連携のもとで実施する。 （目標） 9 V コア（Virtual Core：チップ設計に必要な仕様や設計情報等）概念の導入によりシステ ムオンチップ設計の飛躍的な効率向上を図り、設計生産性が現在の 20 倍程度である 1 億ト ランジスタ／人年（再利用率 90％換算）に相当する技術を実証・確立する。 また、V コアデータベースおよび V コア開発支援ツールによる、V コア効率が 800 万ト ランジスタ／人年相当を実現する基盤技術を開発する。具体的にはチップ設計を行う時に 最適なＶコアを選択し、最上位の設計を自動的に行う技術を開発する。 （指標） システムオンチップの設計生産性、再利用率、V コアの開発効率 （目標達成状況） （2002 年 3 月） ・ VCDS プロトタイプシステム（機能限定版）の開発を完了した。設計例としてウェアラ ブルコンピュータを取り上げ、設計工数を見積もった。その結果、従来手法の設計工数 （再利用率 30％）に比べ、約 4.6 倍の開発効率改善を確認。 （2003 年 3 月） ・ 機能限定版 VCDS プロトタイプシステムを基に、ユーザーサイドのニーズを確認しな がら各要素技術を機能強化・拡張し、フル機能版 VCDS プロトタイプシステムの設計 を行い、仕様書の作成を完了。 （中間評価） 2002 年 8 月に、NEDO 技術評価委員会において中間評価（委員長：大附辰夫 早稲田大 学教授）を行い、「我国の電子産業の競争力の維持、強化を図る観点から設計環境は非常に 重要であるが、EDA 分野で強力な企業が存在しない日本の現状では、単独の企業で取り組 むには限界があり、公的な機関が主導することが妥当であると考えられる」 、 「複数の会社、 大学にまたがった活動となっており、個別の会社に散在していた研究開発チームが一体化 されて、このプロジェクトを機に有機的に動き始めた点は高く評価できる」 、「全体として もデモが行えるところまで進んでおり、概ね当初の目標は達成している」等の評価を得た ところである。 （プロジェクト名） システムオンチップ先端設計技術の研究開発 （9） FeRAM（強誘電体不揮発性メモリ）製造技術 （概要） 低消費電力・高速動作・大容量・不揮発性という特長を有し、広範なアプリケーション に対応できる強誘電体メモリの大容量化及び論理 LSI との混載を可能とする製造技術の開 発を行う。 （目標） CMOS と混載可能な大容量 FeRAM チップの実現。 10 （指標） CMOS と混載可能な大容量 FeRAM チップを実現するための 0.13μm プロセスの製造技 術の確立 （目標達成状況） 次世代強誘電体メモリに記載。 （プロジェクト名） FeRAM（強誘電体不揮発性メモリ）製造技術の開発 （10） 超低損失電力素子技術 （概要） 電力供給・利用システムにおける電力変換装置の電力損失低減要求に対し、現行のシリ コン（Si）を超える優れた物性値を有するシリコンカーバイド（SiC）を用いた低損失かつ 高速動作の半導体素子実現のための基盤技術開発を、1998∼2002 年度の 5 年間で、 （財） 新機能素子研究開発協会と産業技術総合研究所との集中研究方式による共同研究及び各メ ーカが素子化を目指す分散研方式により実施する。 （目標） 高品質 SiC 基板を得るための結晶成長技術、及び素子化のためのプロセス要素技術であ るエピタキシャル成長技術、イオン注入技術、界面制御技術、素子設計・評価基礎技術等、 基板結晶・プロセス・素子評価の基盤技術開発、そして接合型、MOS 型等の基本 FET 素 子の試作・評価を行い、基板技術開発では、4 インチの大口径化及び基板口径 2 インチでの マイクロパイプ（欠陥）を無くす技術等を、素子化技術では、SiC 基本 FET 素子等におい てオン抵抗値を同構造・同耐電圧（1kV 以上）の Si 素子の 1/10 に低減する技術等を開発 する。 （指標） ・ 基盤技術：基板口径、マイクロパイプ数等 ・ 素子化技術：耐電圧、電源オン抵抗値 （目標達成状況） （2002 年 3 月） 【基盤技術】 ・ 基板口径：4 インチ程度の大口径化が実現する。 ・ マイクロパイプ：口径 2 インチでマイクロパイプが 0 個の基板が作成される。 ・ 基板要素技術：エピタキシャル成長技術、界面制御技術（MOS、MS 界面）、伝導度制 御技術、素子設計・評価基礎技術といった各要素技術に関し、最終目標を達成。中でも MOS 界面制御技術におけるチャネル移動度 216cm2/V・s 等、現段階で既に世界最高デ ータを出しているものもある。 【素子化技術】 11 ・ 耐電圧、電源オン抵抗値：接合 FET については耐圧 2000V、オン抵抗 70mΩcm2、 MOSFET については耐圧 740∼1070V でオン抵抗 60∼100mΩcm2 及び耐圧 1940V でオン抵抗 152mΩcm2 とほぼ目標値を達成。また、MESFET については動作周波数 1GHz において出力電力密度 4.2W/mm、GaN-HEMT については電流遮断周波数 57.2GHz 及びドレイン耐圧 65V と既に最終目標値に近い値を出している。 （2003 年 3 月） 【基盤技術】 ・ 基板口径：高品質 4 インチ大口径基板を実現し、最終目標値を達成。 ・ マイクロパイプ：口径 2 インチでマイクロパイプが 0 個の基板を実現し、最終目標値を 達成。 ・ 基板要素技術：エピタキシャル成長技術、界面制御技術（MOS、MS 界面）、伝導度制 御技術、素子設計・評価基礎技術といった各要素技術に関し、最終目標値の達成はもち ろん、更に、実用化に繋げるために重要である技術の開発に成功。中でも MOS 界面制 御技術における非埋め込み構造でのチャネル移動度 201cm2/V・s 等、世界最高データ を出しているものもある。 【素子化技術】 ・ 耐電圧、電源オン抵抗値：接合 FET については耐圧 2000V、オン抵抗 15mΩcm2、 MOSFET については耐圧 1900V でオン抵抗 40mΩcm2、MESFET については動作周 波数 1GHz において出力電力密度 5.1W/m、GaN-HEMT については電流遮断周波数 67GHz 及びドレイン耐圧 64V を実現しており、最終目標値を達成。 （事後評価） 2003 年 8 月に、NEDO 技術評価委員会において事後評価（委員長：大泊巌 早稲田大学 教授）を行い、 「企業単独では事業化に時間と費用がかかり、特に、初期においてはリスク が高いため国の援助を必要としたこと等から NEDO の事業として妥当である」、 「プロジェ クトリーダーが全体を把握できるような体制が構築されており，プロジェクトリーダーの リーダーシップがプロジェクト全体の運営に力を発揮した」、「特に個別の要素技術を中心 にしていくつかの世界レベルの成果が上がっており、中には世界最高水準の成果も見受け られる」等の評価を得たところである。 （プロジェクト名） 超低損失電力素子技術開発 （11） 極低電力情報端末用 LSI （概要） 情報端末機器の消費電力の大きな部分を占める LSI の低電力化を図るため、0.5V 程度の 電圧電源で高速動作を可能とするデバイスプロセスおよび回路設計に関する基盤技術の開 発を、1998 年度∼2002 年度の 5 年間で、 （社）電子情報技術産業協会が主体となり実施す 12 る。 （目標） 0.5V 程度の電源電圧（現状の情報端末では 5.0V または 3.3V）で極低電力（DSP 等の大 規模 LSI で既存 LSI の 1/100 程度となる、mW 級の低消費電力） ・高速動作（100MHz 以 上）を可能とする完全空乏型 SOI デバイスを主体としたマルチしきい値型 CMOS（相補性 金属酸化膜半導体）LSI を実現するため基盤技術の開発を行う。また SOI デバイスを用い た LSI 総合試作を行い、実デバイスで有用性を検証し、ぜんまい・太陽電池等自然エネル ギー利用端末デモシステムを実現する。 （指標） LSI の駆動能力（動作電圧、消費電力および動作速度） （目標達成状況） （2002 年 3 月） ・ デジタル回路では、1V 100MHz 動作、0.5V 30MHz 動作及び 0.4mW 動作を確認。 ・ アナログ回路では 30GHz 以上の RF 回路、電源 I/O 回路では変換効率 90%を達成。 （2003 年 3 月） ・ デジタル回路では、0.65V 25MHz、0.7mW 動作(@32bit RISC CPU､0.35μm ルール) を確認。0.15μm ルールでは、0.5V､100MHz､1mW 動作可能なことを個別試作及びシ ミュレーションで確認。アナログ回路では、0.5∼1V､12mW、キャリア周波数 2GHz 級の RF 受信機能ブロックの動作を確認。電源 I/O 回路では、2mW 出力で変換効率 82%(@0.25μm ルール)を確認。0.15μm ルールでは、変換効率 90%を実現する。 （事後評価） 2003 年 9 月に、NEDO 技術評価委員会において事後評価（委員長：小柳光正 東北大学 大学院教授）を行い、 「現在の集積回路を超える広く新しい応用分野を開拓しうるポテンシ ャルを秘めており、新産業創出の観点から事業目的の妥当性は高いと評価できる」 、「研究 開発体制は、先駆的技術を持つ研究者をプロジェクトリーダーとし、低抵抗技術や SOI 基 板開発の実績を持つ企業から構成されており、国内の英知を結集できたことは妥当だった」 、 「全体的には、ほぼ目標も達成され、すぐに応用できる成果や意義のある成果も上がって いると評価できる」等の評価を得たところである。 （プロジェクト名） 極低電力情報端末用 LSI の研究開発 （12） SF6 等代替ガス利用電子デバイス製造クリーニングプロセスシステム （概要） 電子デバイス製造プロセスにおける CVD（化学気相成長法）装置内のクリーニング工程 では、現在、地球温暖化効果が大きい SF6 が使用されている。本事業では、クリーニング 効果が高く、地球温暖化効果が小さい代替ガスを開発し、かつ、その代替ガスを用いた代 13 替プロセスの開発を実施する。 （目標） CVD クリーニング用ガスの諸特性を把握し、クリーニング性能及び安全性も含めた選択 指針を定めて、代替候補ガスの比較評価及び絞り込みを行う。また、代替プロセスにおい ては、代替ガスの探索結果も踏まえて、実証機での研究を推進し、その最適な条件につい て検討を行う。これらにより、CVD クリーニング工程で用いられている SF6、PFC ガス等 に代替するガス及びこれを用いた CVD 装置及びシステムを開発し、本工程の省エネルギー 化及び環境負荷低減化（温室効果ガスの排出削減）を図る。 （指標） ・ エネルギー性の高い CVD プロセスの開発。 ・ 温室効果ガスの大幅な削減（90％以上） 。 （目標達成状況） （2002 年 3 月） ・ CVD クリーニング用ガスの諸特性を把握し、クリーニング性能等の安全性も含めた選 択指針を定めて、代替候補ガスの比較評価及び絞り込みを行った。また、代替プロセス においては、代替ガスの探索結果も踏まえて、実証機での研究を推進し、その最適な条 件について検討を行った。 （2003 年 3 月） ・ CVD クリーニング用ガスの諸特性を把握し、クリーニング性能及び安全性も含めた選 択指針を定めて、代替候補ガスの比較評価及び絞り込みを行い、COF2、F2 等を有望な 候補ガスとした。また、代替プロセスにおいては、重点的に COF2 ガスを使って、実証 機での研究開発を推進し、その最適な条件について検討を行い、COF2 を使ったクリー ニングシステムでは、温室効果ガスの大幅な削減が可能であり、クリーニング性能も従 来ガスと比べて同等以上であることを確認した。 （事後評価） 2003 年 8 月に、NEDO 技術評価委員会において事後評価（委員長：田坂明政 同志社大 学教授）を行い、 「原料ガスは CVD、ドライエッチング等のプロセス性能を左右する重要な 因子であり、代替ガスに焦点を当てた本プロジェクトの目的・位置づけは適切である」、 「中 間評価に基づいて、新規代替ガスを COF2 に絞り、安全性の確認については若干不安が残 るものの、安全性の確保や実機実証調査研究を強化し、加えてボンベの耐久性や COF2 の 製造コストの検討までも行い、現在稼動している CVD 装置にそのまま適用可能な状況にま で開発できたことは評価できる」 、「地球温暖化抑制効果が高く、クリーニング特性に優れ たガスである COF2 を見出し、それを用いたクリーニングシステム実現に必要な開発研究 をほとんどクリアーしており、十分に評価できる」等の評価を得たところである。 （プロジェクト名） SF6 等代替ガス利用電子デバイス製造クリーニングプロセスシステムの研究開発事業 14 （13） 電子デバイス製造プロセスで使用するエッチングガスの代替ガス・システム及び代 替プロセス技術 （概要） 電子デバイス製造時のエッチング工程において、ドライエッチング効率・省エネルギー 性が高く、かつ地球温暖化効果等の環境負荷の少ないガスを使用するドライエッチングプ ロセス技術の研究開発を実施する。さらに、ドライエッチング工程がない、すなわち地球 温暖化係数が高い PFC を使用しない省エネ型配線構造技術による新しいプロセスの研究開 発を実施する。 （目標） ガスの反応性の向上に関する研究開発及び代替ガスを用いた新プロセスの開発によるエ ッチングの効率化並びに非 PFC 省エネ配線構造技術による新しいプロセスを開発すること により、現状エッチングプロセス装置１台あたり約 40 万 kWh／年というエネルギー消費 量の約 50％低減を目指すとともに、1999 年に半導体製造業界全体で約 600 万 GWP トン排 出しているエッチングプロセスからの PFC 排出量の大幅な削減（約 80％減）を目指す。 （指標） ・ ガスの反応性の向上及び代替ガスを用いたエッチング技術の確立による省エネ及び PFC 排出量の削減率 ・ 非 PFC 省エネ配線構造技術による新しいプロセスの開発による省エネ及び PFC 排出量 の削減率 （目標達成状況） （2002 年 3 月） ・ 代替候補ガスとして、直鎖状不飽和フッ化炭素の優れたエッチング特性とそれを用いる ことにより、PFC を 30%削減できることを確認。 ・ 新配線構造として、ライン・ピラープロセスにおける可能性を確認。 （2003 年 3 月） ・ 新配線構造として、PFC を 100%削減し、エネルギー消費量を 50%低減できるライン・ ピラープロセスの実用化をめざし高度化を行った。 （2004 年 3 月） ・ エッチング機構、高選択比機構に加えて、異方性加工機構に関する実験計測技術、及び 表面反応機構解明のための分子動力学シミュレーション技術を開発。 ・ PFC 代替ガス発生源として固体ソースを用いたドライエッチング技術、エッチング排 気ガス中の PFC ガスの固化技術、排気ガス中の PFC 再合成反応過程を解明するための 気相化学種計測技術を開発。 ・ 有機層間絶縁膜を用いた Cu ダマシン配線プロセスの高度化。 ・ ライン・ピラープロセスによる 2 層配線 TEG を試作。 （中間評価） 15 2002 年 2 月に、産業技術審議会評価部会において中間評価（座長：幸田清一郎 東京大 学大学院教授）を行い、 「目標を達成できれば地球温暖化等に貢献できるレベルにあり、目 標達成のための指標も判りやすいことから、概ね妥当な開発目標・水準といえる」、 「NEDO のプロジェクト管理のもとに、ASET 第 1 研究部に半導体デバイスメーカー11 社と半導体 製造装置メーカ 3 杜が参加して集中研究室体制を構築し、関係者間の連携／競争が十分行 われる効率的な体制になっていることから、研究開発実施者の事業体制は、概ね妥当であ る」、「成果の関連分野への波及効果については、新しい知見や高効率プロセス、精度の高 い測定技術や除害技術など波及効果のある成果が各要素技術から生まれている等、基礎お よび実用の両面での展開が期待できる」等の評価を得たところである。 （プロジェクト名） 電子デバイス製造プロセスで使用するエッチングガスの代替ガス・システム及び代替プ ロセス技術 （14） 高効率次世代半導体製造システム技術 （概要） 先端的な半導体のデバイス製造に必要となるプロセス装置の要素技術開発及び関連技術 の実用化を加速することを目的とし、民間企業等が行う先端的な半導体デバイス製造に必 要となる関連技術の実用化開発に対して補助を実施する。 （目標） 半導体デバイス製造装置及び製造ラインにおけるエネルギー使用料を 60％削減する課題 を設定。省エネ化を押し進めると同時に、システムオンチップ等の対品種少量生産にも対 応可能な装置、製造ラインの実用化を促進する。 （指標） 半導体製造過程におけるエネルギー消費量の削減率 （目標達成状況） （2002 年 3 月） ・ ＦＴＰ技術において、共用化のポイントとなるクリーニングガスの選定を終了し各種膜 に対する短時間クリーニングが可能であることを確認した。また、新型ヒーターでの高 速昇温（200℃／分）を確立し、シリコン窒化膜の成膜においては新ガスによる短時間 成膜技術を確立した。 ・ ステンシルイオン注入技術において、イオンビーム平行度、真空ステージの面精度、動 作精度、ステンシルマスクの寿命増大等要素技術を確立した。 ・ 高効率排気プロセス技術において、デュアルトラップの２重シール機構確立、97％補足 効率を確認し、また、循環ポンプを用いた排気システム技術で循環率 80％（ＰＦＣ40％ 削減）のエッチング条件を確立した。 （2003 年 3 月） 16 ・ ＦＴＰ技術において、毎回クリーニングを実施したときの成膜特性は、ほぼ条件を満た していることが確認できた。 ・ ワンバス洗浄技術にて、オゾン安定供給に関する基礎データを収集し、十分なオゾン残 存率が得られた。 ・ デュアルトラップ技術では、プロセス負荷無しでの信頼性評価で９ヶ月相当の切り替え 回数の耐久性を確認した。 ・ 含浸メッキ技術にて、含浸材の評価を行い、パーティクル、金属溶出の観点から最適な 材料を選択できた。 ・ スキャン塗布成膜技術にて、減圧乾燥ユニットで均一性を改善できることを確認した。 ・ ＣＭＰの残膜評価において、In-Situ モニタによってエンドポイントを判別出来る目処 が得られた。 ・ 環境ボックス技術にて、交換体消費率を±5％の精度で把握できることが判明した。 (2004 年 3 月) ・ 半導体製造システムにおいて、複数のプロセスを同一の装置で対応可能とする初期化技 術（共用化技術）、及び連続的に処理可能とするシーケンスを含めた装置技術（多機能 化技術） 、プロセスの高精度自動制御等によるプロセス処理時間短縮技術、Cu メッキ及 び Low-k 塗布で行う Cu デュアルダマシン配線技術を確立し、実用性を実証。 ・ 100 ロット／月規模の半導体生産ファブにおける電力使用量をロット当たりの値で、当 初目標値である従来（平成 12 年度）比 60%削減が可能なことを実証。 （プロジェクト名） 高効率次世代半導体製造システム技術開発（HALCA） （15） 先端的半導体製造技術開発 （概要） 先端的な半導体のデバイス製造に必要となるプロセス装置の要素技術開発及び関連技術 の実用化を加速することを目的とし、民間企業等が行う先端的な半導体のデバイス製造に 必要となる関連技術の実用化開発に対して補助を実施する。 （目標） リソグラフィ・マスク関連分野、エッチング、CVD 等のウエハープロセス関連分野、欠 陥検査・計測装置関連分野等の重点技術分野を設定して、先端的な半導体のデバイス製造 に必要となるプロセス装置の要素技術及び関連技術の実用化を促進する。 （指標） 採択した事業の企業化 （目標達成状況） （2002 年 3 月） ・ 2001 年度は、公募の結果 18 件の応募があり、そのうち 5 件を採択。リソグラフィ・マ 17 スク関連分野 1 事業、ウエハープロセス関連分野 2 事業、欠陥検査・計測装置関連分野 2 事業の計 5 事業に対して助成を実施。各事業とも、終了翌年から製品化を始めて順次 シェアを拡大して行く予定。 （2003 年 3 月） ・ 2002 年度は、公募の結果 6 件の応募があり、そのうち 1 件を採択。継続 5 件を含め、 リソグラフィ・マスク関連分野 1 事業、ウエハープロセス関連分野 3 事業、欠陥検査・ 計測装置関連分野 2 事業の計 6 事業に対して助成を実施。各事業とも、終了翌年から製 品化を始めて順次シェアを拡大して行く予定。 （2004 年 3 月） ・ リソグラフィ・マスク関連分野 1 件(電子ビーム露光装置用の周辺技術の開発・実用化)、 ウエハープロセス関連分野３件(常圧プラズマ利用による CVD 等製造技術・プロセスの 開発、次世代 Cu-CVD 装置開発、大口径 SIMOX ウェーハ製造用超高温アニール装置 の開発)、欠陥検査・計測装置関連分野１件(超高精度次世代マスク欠陥検査装置システ ム技術開発)の計 5 事業に対して 2002 年度に引き続き継続して助成を実施した。 ※なお、採択事業ごとに、助成終了後３年後を目処に、企業化の状況等についての事後評 価を行う。 （プロジェクト名） 先端的デバイスプロセス装置技術開発 （プログラムの全体計画に対する進捗） 上記のとおり、各プロジェクトは計画通り順調に進捗しており、本プログラム全体でも 計画通り開発が進んでいるといえる。このため、2007 年度には予定通り目標が達成してい ると推察される。 3.2. 施策の目標の妥当性 （閣議決定等上位の政策決定） 情報通信分野は、第 2 次科学技術基本計画（2001 年 3 月 30 日閣議決定）において、研 究資源を重点的に配分すべき 4 分野の一つとして位置づけられている。 また、総合科学技術会議において、半導体デバイス技術は情報通信分野の共通基盤技術 として位置づけられており、「総合科学技術会議」重点分野推進戦略専門調査会情報通信プ ロジェクトによる情報通信分野の推進戦略においても、デバイス技術は、我が国が強みを 持つ分野と位置づけられ、産業競争力強化を図る１つの核に位置づけされている。 また、産業発掘戦略−技術革新（ 「経済財政運営と構造改革に関する基本方針 2002」 （2002 年 6 月閣議決定）に基づき 2002 年 12 月取りまとめ）の情報家電・ブロードバンド・IT 分 野における戦略目標達成のための戦略的技術に対応するものである。 さらに、産業技術戦略（2000 年 4 月工業技術院）における社会的ニーズ（経済社会の新 18 生の基盤となる高度情報化社会の実現）への対応、革新的、基盤的技術（情報通信技術） に対応するものである。 加えて、 「e-Japan 重点計画」 （2001 年 3 月 29 日 IT 戦略本部決定）等においても、情報 通信分野における重要技術として、ネットワーク関連技術、高度コンピューティング関連 技術、ヒューマンインターフェース関連技術を支えていくための共通基盤技術として挙げ られている。 （有識者等の意見） 半導体デバイス技術開発、半導体製造プロセス技術開発、生産システム技術開発、及び 環境対応技術開発といったプログラム全体のポートフォリオを考えた上で、妥当であるか を判断するには各々技術的な側面での検討が必要であるが、本プログラムの目標は、プロ グラム目的である「世界最先端の情報通信技術を駆使した高度情報通信ネットワーク社会 の実現」に向けた明確な方向付けが成されており、適切に設定されている。 具体的には、情報通信機器は、今後モバイル化・ユビキタス化が進展し、それに伴って 半導体 LSI の高機能化、低消費電力化へのニーズはますます強くなるものと予測される。 こういった「情報通信機器の高機能化、低消費電力化」の要求を満たすシステム LSI を実 現するためには、「テクノロジーノード 65nm、45nm 以細の技術課題等の解決」を図る必 要がある。 また、将来、PC に代わりデジタル情報家電が半導体の牽引役になると考えられているが、 デジタル情報家電向けシステム LSI は、機器メーカごとに異なった仕様となるほか頻繁な 世代交代が行われるため、汎用 DRAM のような少品種多量生産ではない、 「多品種少量生 産への対応」が必要である。 さらに、循環型社会の構築や地球環境問題への対応に配慮しつつ、高度な情報化社会を 実現するためには、 「半導体製造工程で使用する地球温暖化ガスの排出量削減」に取り組ま なければならない。 以上より、本プログラムの目標は閣議決定等上位の政策決定に位置付けれるもの若しく は対応するものであり、かつ有識者等の意見においても適正とされたことから、妥当であ ると判断できる。 19 4. 施策効果 本施策の効果については、添付資料１∼３にロジックモデルでまとめている。 4.1. 技術的施策効果 ① 特許件数等 特許件数等の共通指標における本プログラムの効果は表 2 の通りである。 表 2 共通指標における施策効果 論文の被 特許件数 特許権の ﾗｲｾﾝｽ 取得 国際標準 引用度数 (含出願) 実施件数 供与数 ﾗｲｾﾝｽ料 への寄与 764 11 421 0 0 0 0 1999 年度以前 84 0 36 0 0 0 0 2000 年度 138 3 56 0 0 0 0 2001 年度 160 2 118 0 0 0 0 2002 年度 382 6 211 0 0 0 0 2003 年度 455 0 420 0 0 0 0 年度 施策通年 （H10∼H15 まで） 論文数 ② 技術的効果 （a）個別プロジェクトの成果による技術的効果 本プログラムを構成する個別プロジェクトの成果により、下記にあげる技術的効果の発 現が認められる、または期待される。 （半導体デバイス） ○65nm 以細のマスク欠陥検査装置の開発 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）の成果である。本プロジェ クトでは、民間企業との共同研究を通して、波長 198.5nm の DUV レーザー光源と高感 度センサによる 198.5nm 光学システムの開発に成功した。この光学システムを試験的に 評価した結果、20∼65nm 程度の欠陥を検出できることが確認された。これらの技術開発 により 65nm 以細のテクノロジーノードに対応したマスク欠陥検査装置の早期実用化が 期待できる。 ○45nm 以細の半導体に世代継続して使用できる配線用絶縁膜技術の確立 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）の成果である。45nm 以細 の微細化世代においては、半導体内部の配線の信号伝達速度の向上や消費電力低減のた めに、誘電率の低い絶縁膜材料によって銅配線を保持する必要がある。しかし、45nm 以 細に継続して使用できる絶縁膜材料は提案されておらず、技術世代別に新しい技術・材 20 料を使うことになった場合、半導体の開発コスト増大を招く懸念があった。本プロジェ クトでは、複数の微細化世代や異なる用途の半導体製品からの要求を満足できるフレキ シビリティを持った「スケーラブル配線用絶縁膜技術」の研究開発に成功した。本技術 の確立によって、45nm 以細の技術課題の解決に向け大きく前進した。 ○極端紫外（EUV）リソグラフィ用多層膜マスクブランクスの検査技術の確立 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）の成果である。EUV リソグ ラフィでは、原板の上に屈折率の異なる薄膜を交互に積層したマスクブランクス上にデ バイスパターンを形成し、マスクとする。EUV リソグラフィの実用化のためにはマスク ブランクスの無欠陥化が必須であるが、高い検出感度と実用的な検査速度とを両立させ る欠陥検査法がなかった。本技術は、マスクブランクス上の欠陥を、マスク露光と同一 波長の EUV 光を用いて検出するもので、致命的な欠陥をすべて検出できると同時に、マ スクブランクス全面の検査を 2 時間程度で実行できる画期的な技術である。本技術の確 立によって、EUV リソグラフィ実用化に向け大きく前進した。 ○EUV 光学系の評価技術の確立 極端紫外線（EUV）露光システムプロジェクトの成果である。EUV 露光装置における 投影光学系では、レンズを用いた屈折光学系が使用できないため、反射ミラーのみを用 いた反射光学系で構成される。ミラーを反射していく EUV の光量損失を防ぐためには、 反射ミラーを形成する基板の加工精度を 0.1nmrms レベルにする必要がある。本プロジ ェクトでは、加工されたミラー基板の面形状を超高精度に測定・評価する方法を確立し た。本技術の確立によって、将来必要とされる反射光学系の評価への目処が立った。 ○低損失・高速動作半導体デバイスの実現 超低損失電力素子技術開発の成果である。電流の流れる経路を直線的とした完全縦型 構造の採用による低オン抵抗化、及び微細化技術の適用が容易なソース／ゲート重複構 造の採用による高耐圧化によって低損失・高速動作半導体デバイスを実現した。今後、 パワーエレクトロニクス機器への応用が見込まれる。 ○低電圧駆動可能な LSI の実現 極低電力情報端末用 LSI の研究開発の成果である。本プロジェクトでは、LSI 製造技 術として FD-SOI（Fully Depleted Silicon on Insulator・完全空乏型 SOI）を使用して いる。FD-SOI とは、シリコンウェハ内に絶縁体の層を埋め込み、素子が絶縁膜の層に囲 まれた構造の LSI を作成する技術であるため、駆動電圧を下げても高いパフォーマンス を示す。また、回路設計技術として、高速な回路動作と低い消費電力を両立させるため にマルチ閾値型 CMOS 技術を採り入れた。これらの技術を組み合わせることによって、 本プロジェクトでは低電圧駆動可能な LSI を実現した。既に体温などの微少エネルギー によって動作可能な情報通信端末が試作されており、今後、電池不要の携帯情報端末の 実用化が期待される。 （生産システム） 21 ○多機能型製造装置による多品種少量生産の実現 高効率次世代半導体製造システム技術開発（HALCA）の成果である。従来の半導体製 造装置は 1 台につき 1 プロセスしか実行することができないため、月に 2 万∼3 万枚のシ リコンウェハを生産しなければ全ての装置をフル稼働させることができなかった。本プ ロジェクト成果である多機能型製造装置では、一台の装置で複数の異なるプロセスを実 行可能である。これによって、各装置における処理能力のばらつきを抑制し、少量（月 に 1 千∼2 千枚のシリコンウェハ）の生産でも全ての装置をフル稼働させることが可能と なった。既に、プロジェクト参加企業の製造ラインに多機能型製造装置が導入されてお り、今後、多品種少量生産の実現が期待される。 （環境対応技術） ○エッチングガスの効率化・使用量削減 電子デバイス製造プロセスで使用するエッチングガスの代替ガス・システム及び代替 プロセスの研究開発において、エッチング時間を従来の約 70％に短縮することにより、 PFC（パーフルオロカーボン）使用量の 30％削減、及びエネルギー消費量の 30％削減を 達成した。また、PFC 以外のガスでエッチング可能な新ハードマスク材料（ボラジン・ シロキサンポリマー）の開発により、PFC 使用量の 80％削減を達成した。本プロジェク トでは、PFC によるエッチングの機構解析の知見を基にしたエッチング効率化技術や、 PFC イオンビーム照射実験から得られた精度の高い測定技術など、波及効果のある成果 が得られた。 （b）プログラム全体における技術的効果 本プログラム全体で認められる、または期待される技術的効果としては、以下が挙げら れる。 ○代替ガス、代替プロセスの確立 半導体製造の主要工程に用いられる CVD 装置（化学的気相蒸着法）では、クリーニン グガスとして PFC や NF3（三フッ化窒素）などが使用されているが、いずれもオゾン層 破壊係数はゼロながら地球温暖化係数が CO2 の数万倍あり、代替技術･材料の開発が必 要とされていた。SF6 等代替ガス利用電子デバイス製造クリーニングシステムの研究開 発では、CVD 装置における COF2 使用新システムの開発、及び安全性評価が成されてお り、代替エッチングガスである COF2 が商品化されている。 ○他分野メーカの参画 高効率次世代半導体製造システム技術開発（HALCA）には、自動車メーカであるトヨ タ自動車が参加している。これは、多品種少量生産に適した製造システム開発を進めて いる本プロジェクトが、中核部品の内製化を推進する同社のニーズにマッチしたためで ある。今後、半導体製造プロセスに自動車の生産ノウハウを活用するなど、分野を横断 したプロジェクトの成果が期待できる。 ○コンソーシアムの設置 22 国が資金を投資することを要因の一つとして、技術研究組合 構（ASET）や技術研究組合 超先端電子技術開発機 極端紫外線露光システム技術開発機構（EUVA）等の、企 業間を横断したコンソーシアムが多く設立されており、人材や資金の有効活用や情報共 有による研究開発の効率化が期待される。また、2003 年 10 月に International EUVL Symposium が、 ベルギーIMEC の主催、我が国の ASET と米 International SEMATECH の協賛のもとで開催されるなど、国際的なコンソーシアム間の交流が活発に行われてい る。 ○産学官連携の推進 研究開発を通して産業界や学会が連携して活動を行うことで、事業の終了後も各分野 の研究者・技術者が有機的に連携し、さらに新たな研究を作り出す環境を構築している。 具体的には、㈱半導体先端テクノロジーズ（Selete）、㈱半導体理工学研究センター （STARC）による「あすかプロジェクト」や㈱先端 SoC 基盤技術開発（ASPLA）の設 立があげられる。また、産業技術総合研究所の筑波スーパークリーンルーム産学官連携 研究棟の共同利用等、次世代半導体材料・プロセス基盤プロジェクト（MIRAI）や高効 率次世代半導体製造システム技術開発（HALCA）と民間プロジェクトとの緊密な連携が 図られている。これらの組織における役割分担は以下の通りに定められており、重複な く効果的に研究開発を実施している。 ○人材育成 研究開発に当たっては、可能な限り大学との連携を重視し、これまで不足気味であっ た現場の人材育成を図っている。具体的には、各種フェローシップ制度を活用し、学生 等を研究現場に提供することで、半導体デバイスプロセスの最先端研究に参加できるよ 23 うにしている。 ○成果の公開による我が国技術水準の向上 プロジェクトを通して得られた基礎データ等について、プロジェクト実施期間中にデ ータを体系的に整理し、研究成果発表会、報告書、インターネット等を通じ、幅広く社 会に提供している。具体的には、高効率次世代半導体製造システム技術開発（HALCA） において、学会発表・投稿論文は 24 件、展示会・雑誌・新聞等での発表が 14 件、出願 特許件数は 18 件となっている。特に、SEAJ フォーラムやセミコンジャパン 2002 等の 展示会では、プロジェクト成果をブース展示するなど、成果の普及に向けた取り組みが 積極的に行われている。 4.2. 経済、社会への施策効果 ① 効果とコストに関する分析 本プログラムに基づく研究開発において、その成果が製品化して市場に現れるまでには、 プログラム終了後、さらに数年が必要であるが、研究開発成果を生かした製品が順次市場 に投入され、我が国における生産規模の傾向が維持されたと仮定すると、下記（a）に示し た 2010 年時点での民間需要創出効果から、投資対効果は極めて高いと言える。 （a）民間需要創出効果 本プログラムにおいて行うことを検討している技術課題の、研究開発を継続することに よる民間需要創出効果については、以下の式より算出した。 （民間需要創出効果） ＝（研究開発成果を生かした製品の生産規模）×（本プログラムの寄与率） 当該製品の生産規模については、経済産業省生産動態統計（表 3 参照）のデータを用い、 半導体素子及び集積回路の 2000 年から 2003 年における生産規模の推移傾向が維持された と仮定した上で、算出した。 表 3 品目 生産規模実績（単位：百万円） 2000 2001 2002 2003 電子部品・デバイス 半導体素子 1,230,954 910,175 900,761 961,825 集積回路 4,615,183 3,428,623 3,221,886 3,436,804 5,846,137 4,338,798 4,122,647 4,398,629 合計 以上より、本プログラムにおける研究開発を継続することで、研究開発成果を生かした 24 製品が順次市場に登場すると仮定すると、2005∼2010 年の累計で約 8.7 兆円の民間需要を 創出する効果があると見込まれる。 （b）雇用創出効果 本プログラムにおいて行うことを検討している技術課題の、研究開発を継続することに よる雇用創出効果については、以下の式より算出した。 （雇用創出効果）＝（民間需要創出効果）÷（一人あたり売上高） 一人あたり売上高は、最新実績（「平成 15 年度企業活動基本調査速報」の従業者数及び 部門別売上高より、表 4 参照）である 2002 年度以降一定であると仮定し、民間需要創出 の分だけ雇用創出があると考えた。 表 4 電子部品・デバイス製造業 2002 年度における従業者数と部門別売上高 従業者数 売上高 一人あたり売上高 （人） （百万円） （百万円） 302,894 12,060,782 40 以上より、本プログラムにおける研究開発を継続することで、2005∼2010 年の累計で約 21.8 万人の雇用を創出する効果があると見込まれる。 ② その他の経済、社会への施策効果 本プログラムの実施により、前述のような民間需要創出や雇用創出による経済、社会へ の施策効果が見込まれる。この他にも以下のような経済、社会への施策効果が見込まれる。 ○新規産業の創出 半導体 LSI は、情報通信分野はもとより、広範な産業分野（家電、自動車、モバイル、 ロボット等）に応用され、高付加価値の新製品開発と、それによる競争力強化に貢献す るものと期待される。さらに、半導体とその関連技術は、バイオ、MEMS、ナノテクと いった新興成長分野を支え、変革していく技術的原動力となっており、将来の新規産業 創出等、極めて大きな波及効果が期待されている。 ○国民の生活の質の向上 高機能・低消費電力システム LSI の実現によって、コンピュータの小型化・高性能化 等が進むことにより、高性能な携帯情報端末の実用化や高速ネットワークの整備が見込 まれ、ネットワークがすみずみまで行き渡った社会の実現が期待される。具体的には、 地理的条件に制約されない生活・医療サービス、高齢者の就労支援、デジタル家電の知 能化による安全で豊かな住環境の実現など、国民の生活の質の大幅な向上が期待されて 25 いる。 ○環境対応技術の確立 SF6 等代替ガス利用電子デバイス製造クリーニングプロセスシステムの研究開発事業 の成果として、クリーニング効果が高く、温室効果が小さい代替ガス（COF2）の量産体 制の整備が進められている。具体的には、国内ガス材料メーカ複数社が現在事業化計画 展開中であるほか、デバイスメーカーにおいても複数社が COF2 の実用化試験の検討を 始めている。また、電子デバイス製造プロセスで使用するエッチングガスの代替ガス・ システム及び代替プロセスの研究開発においても、エッチング工程において使用される 地球温暖化ガス（PFC）の 30％削減が達成されており、今後、半導体製造工程で使用す る地球温暖化ガスの排出量削減が見込まれる。 ○他分野への波及効果 本プログラムで得られた技術は、微細化技術はＭＥＭＳ製造への応用が考えられるとと もに、バイオ技術、画像表示技術への展開が期待される。また、微細化を達成するための 高精度光学系開発で得られた評価・加工技術は、大型望遠鏡、精密顕微鏡、衛星搭載光学 系、重力波測定干渉計、Ｘ線望遠鏡、Ｘ線顕微鏡などの技術開発を推し進めることにより、 天文学、バイオ技術、基礎物理学などへの幅広い波及効果が期待される。 26 5. 有効性、効率性に関する分析、評価 5.1. 研究開発プログラムの有効性 ① 実施・非実施の比較 本プログラムを実施しなかった場合、次のような影響が生ずるものと想定される。 （a）個別プロジェクトにおける影響 各プロジェクトで対象としている技術は、直ちに製品化に結びつかない基盤的な技術で あり、開発リスクが高く、バブル経済崩壊後の不況下においては、民間企業のみでは取り 組みの進まない側面を持つと考えられる。従って、これらのプロジェクトが無かった場合、 民間からの取り組みが不十分となり、当該技術の開発や実現が遅れることが想定される。 さらには、技術開発の遅れにより以下のような状況が想定される。 ○高機能・低消費電力半導体デバイス実用化への影響 我が国の半導体デバイスメーカーは最先端の技術を有し、情報通信機器の高機能化・ 低消費電力化に関する研究開発を進めているものの、半導体開発費は膨大であり、各社 個別の開発では、資金・人材の充分な投入は望めない。本プログラムがなかった場合、 十分な資金が投入されないために研究開発が大きく遅れ、下図に示すようにパソコン、 インターネット関連機器等における欧米などの外国企業との差が拡大する可能性が高い。 （「情報通信白書平成 15 年版（総務省） 」より） ○微細加工技術の確立への影響 27 半導体の微細化に向けた取り組みは、民間のあすかプロジェクトや ASPLA においても 実施されているが、これらのプロジェクトが対象としているのはテクノロジーノード 65nm や 90nm における技術課題の解決であり、民間では 45nm 以細の技術課題解決に 向けた取り組みが成されていない。また、微細化の進展で半導体製造技術の難度が極め て高くなっており、多額の資金投入や業種横断的な取り組みが求められている。本プロ グラムがなかった場合、研究開発資金の不足や研究開発機関の連携体制の不備などによ って微細加工技術の確立が大きく遅れ、海外企業による半導体市場の占有を許す恐れが ある。 ○LSI 多品種少量生産への対応の遅れ 今後、デジタル情報家電向けシステム LSI の需要増加に伴い、汎用 DRAM のような少 品種多量生産ではなく、多品種少量生産へのニーズが高まることが予想される。現在、 我が国の LSI メーカにおける製造ラインは同一 LSI を多量に生産することを念頭に最適 化されているため、生産品目の変更が頻繁に発生した場合、生産効率が大幅に低下し、 生産コストが上昇するものと考えられる。本プログラムがなかった場合、多品種少量生 産への対応が遅れ、海外企業の製品に対する価格競争力が低下する事態に直面したもの と推察される。 （b）プログラム全体での影響 ○低消費電力化への影響 情報通信量の増加により想定されるネットワークでのエネルギー消費量の爆発的な増 加に対して、本プログラムでは往来の製品や技術よりもエネルギー消費量が少ない技術 の開発を行うことにより、情報通信ネットワークにおける低消費電力化が期待されてい た。しかし、本プログラムを実施していなかった場合、バブル経済崩壊後の不況下にお いては、開発リスクが高い当該技術は民間からの取り組みが不十分となり、開発や実現 が遅れるため、情報通信量が増加した場合、ネットワークでのエネルギー消費量はそれ に比例して増加するものと想定される。 ○コンソーシアム設立への影響 国が資金を投資することによって、技術研究組合 超先端電子技術開発機構（ASET） や技術研究組合 極端紫外線露光システム技術開発機構（EUVA）等の、企業間を横断し たコンソーシアムが多く設立された。プログラムが実施されなかった場合、複数企業が 別々に研究開発を実施することになるため、リソースの多重投資や情報の非共有等、研 究開発の効率が大きく低下していたものと推察される。 ② 施策パッケージとしての有効性 本プログラムにおいては、研究開発プロジェクトを中核に、その周辺の関連事業・環境 整備を施策パッケージとして組み合わせることで、研究開発プロジェクト単体で行うこと と比較して、目標達成に向けて有効であった。以下、有効な点の具体的な事例を示す。 28 ○プロジェクトの目標設定等における有効性 研究開発プロジェクト単体で実施するのではなく、研究開発プログラムという施策パ ッケージとして組み合わせることにより、半導体デバイス分野全体の技術状況の俯瞰、 及びプログラムの目的・目標という統一的な見解を持った上で、個別プロジェクトの目 標や実施計画等の設定を行うことができた。したがって、半導体デバイス分野における 過不足のない技術開発が可能となり、各技術の成果から本プログラムの目的である高度 情報通信ネットワーク社会の実現まで目的達成のシナリオが明確となった（ロジックモ デル参照） 。具体的には、次世代半導体材料・プロセス基盤プロジェクト（MIRAI）、高 効率次世代半導体製造システム技術開発（HALCA）を個別ではなく施策パッケージとし て実行することにより、緊密な連携が推進され、半導体製造プロセス全体のシナリオが 明確になるといった効果があった。 ○プログラム以外の関連事業の相互作用による有効性 EUV 光源開発においては、極端紫外線（EUV）露光システムプロジェクトと、文部科 学省の極端紫外（EUV）光源開発等の半導体製造技術の実用化プロジェクトとの間で、 EUVA（技術研究組合 極端紫外線露光システム技術開発機構）を中心に企業・大学間の 情報交換が行われており、産学連携が推進されている。また、前者が装置・システム開 発、後者が光源基盤技術開発と適切な役割分担が成されており、研究開発が効果的に進 められている。 NEDO の産業技術研究助成事業では、産業技術力強化に資する大学等の研究を促進す るため、大学等において取り組むことが産業界から期待されている研究課題等を公募し、 優れた提案をした大学等に助成金を交付して、産業界のニーズや社会のニーズに応える 産業技術シーズの発掘、及び産業技術人材の育成を図っている。本プログラム関連では、 「半導体デバイスプロセス基盤技術に係る革新的技術の研究開発」が実施されており、 半導体デバイスプロセスにおける新たな技術シーズの発掘が行われている。また、NEDO の実用化開発補助事業では、企業等の技術開発の成果で、経済社会新生の基盤となるよ うな市場を創出することが期待される技術を実用化し社会に普及させることを目指して いる。 5.2. 研究開発プログラムの効率性 ① プログラム構成の適正性 プログラム構成について、有識者等のヒアリングを踏まえ検討した結果、現在までのプ ログラムを構成している事業では、テクノロジーノード等による技術ロードマップに基づ いた目標が設定されており、技術の陳腐化が生じていない。また、ロジックモデルに示す ように事業構成が重複かつ抜けがないよう適切に設定されており、最適な資源配分となっ ていることが確認された。ただし、今後のプログラムの構成については以下のような指摘 が得られた。 29 ○ネットワーク・ディスプレイ技術の開発 情報通信技術においては、本プログラムで研究開発を実施している半導体技術の他に、 ネットワーク技術、情報通信デバイス技術及びインタフェースであるディスプレイ技術 が存在する。情報通信の上流から下流までの総合的なシナリオを考慮した研究開発を実 施するためには、本プログラムの研究開発以外に、これらのネットワーク技術、情報通 信デバイス技術及びディスプレイ技術についても取組が必要である。 ○半導体の設計・描画・検証などのシステム技術 情報通信分野においては、技術の陳腐化が早いため、今後ブレイクスルーが期待され る新しい技術シーズの発掘に向け、本格的な技術開発への取り組みに目途をつけるため の、先導的な研究開発に取り組むことが重要である。本プログラムにおいては、半導体 の設計・描画・検証などのシステム技術について、取組が必要である。 ○斬新なアイデアの活用による半導体応用技術の拡充 ベンチャーや大学等の斬新なアイデアを活用することによって、情報家電の多様化・ 高度化やセキュリティ強化などを目指した半導体応用技術の開発に取り組むことが重要 である。本プログラムにおいては、半導体アプリケーションチッププロジェクトにおい て、ベンチャーや大学等の斬新なアイデアを活用したアプリケーション開発の取組を行 う必要がある。 ② 研究開発マネジメントの妥当性 ○プログラム管理手法 独立行政法人、研究機関や企業等の知見を活用しつつ、適切なプログラムの管理を実施 している。具体的には、プロジェクトを実施する際には、独立行政法人新エネルギー・産 業技術総合開発機構の知見や管理能力を有効的に活用するとともに、長期的な研究開発の 観点から複数年度契約を行う等により、効率的な研究開発を実施している。また、各機関 とは、連絡会議を開催するなど密接な連携体制を構築している。さらに、必要に応じて外 部有識者の意見をプログラムやプロジェクトの運営に関して反映する等の取り組みによ り、研究開発の目的及び目標に照らして適切な運営管理を実施している。 また、独立行政法人新エネルギー・産業技術総合開発機構においては、基礎研究の成果 が短期間に産業化につながる場合も多いため、技術シーズ発掘の観点から、文部科学省の 中核的研究拠点整備（COE）、創造科学技術推進事業（ERATO） 、戦略的基礎研究推進事 業（CREST）といった基礎研究支援制度による研究開発の状況も把握した上で、適切な 研究テーマの採択を行っている。 ○プロジェクト間での連携体制の効率化等 プロジェクトの実施体制・運営においては、プロジェクトの成果の情報交換を行うなど 相互に連携を図っている。特に、新エネルギー・産業技術総合開発機構では、各プロジェ クトの進捗状況を把握し、それに基づき助言、指導等を行うことによりプログラム全体の 30 連携を図っている。また、必要に応じ、プロジェクト間での直接連携を促すこととしてい る。具体的には、次世代半導体材料・プロセス基盤プロジェクト（MIRAI）と極端紫外 線（EUV）露光システムプロジェクト、及びマイクロ波励起高密度プラズマ技術を用い た省エネ型半導体製造装置の技術開発と高効率次世代半導体製造システム技術開発 （HALCA）が連携を図っている。また、2002 年度に終了した極端紫外線（EUV）露光 システム基盤技術開発の資産を極端紫外線（EUV）露光システムプロジェクトに転用し、 有効活用している。 さらに、研究開発プログラムに掲げられた政策目標の確実な達成を図るため、プログラ ム全般を統括しマネジメントを図る『プログラムコミッティ』を設置した。『プログラム コミッティ』は、「プロジェクト間の連携・協調の推進」、「プロジェクト成果のフォロー アップ」 、 「プロジェクトと成果活用施策との連携・協調の促進」 、 「効果的な成果活用施策 の検討」 、 「プログラム全体の今後の発展の方向性の検討」等、各プロジェクトや関連施策 間にまたがる共通事項についてレビュー、検討を行い、プログラム全体の着実な推進に寄 与することを目的としている。 ○プログラム間の連携 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）と革新的部材産業創出プロ グラムにおける次世代半導体ナノ材料高度評価プロジェクト（CASMAT）との間では、 材料評価技術に係る研究開発において連携の可能性が検討されている。 ○プロジェクト間の連携 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）と極端紫外線（EUV）露光 システムプロジェクトとの間では、EUV 光源の高出力化・高品位化技術、集光光学系技 術、ミラーの汚染・損傷評価技術等の要素技術について、連携が進められている。また、 マイクロ波励起高密度プラズマ技術を用いた省エネ型半導体製造装置の技術開発と、高 効率次世代半導体製造システム技術開発（HALCA）との間では、東北大学未来科学技術 共同研究センターを中心に連携が進められており、研究開発の効率化が図られている。 ○産学官の連携 国が実施するプロジェクト以外にも、㈱半導体先端テクノロジーズ（Selete）、㈱半導 体理工学研究センター（STARC）によるあすかプロジェクトや、㈱先端 SoC 基盤技術開 発（ASPLA）が設立されている。半導体製造プロセス全体として、産学官各プロジェク トの果たす役割が重複なく適切に設定されている。また、産業技術総合研究所の筑波ス ーパークリーンルーム産学官連携研究棟の共同利用など産学官連携が進められており、 研究開発の効率化が図られている。 31 6. 分析結果を踏まえた今後の改善策等 6.1. 研究開発プログラムの成果 本プログラムの実施を通じた主たる成果として、以下の項目が挙げられる。 ○企業を横断したコンソーシアムの設置 国が資金を投資することによって、企業間を横断したコンソーシアムが多く設立され ており、人材や資金の有効活用や情報の共有による研究開発の効率化が見込まれている。 また、国際学会が各国コンソーシアムの協賛で開催されるなど、国際的なコンソーシア ム間の交流が活発に行われている。 ○産学官連携の推進 産業技術総合研究所の筑波スーパークリーンルーム産学官連携研究棟の共同利用等、 次世代半導体材料・プロセス基盤プロジェクト（MIRAI）や高効率次世代半導体製造シ ステム技術開発（HALCA）と民間プロジェクトとの間では緊密な連携が推進されており、 これらの事業の終了後も各分野の研究者・技術者が有機的に連携し、さらに新たな研究 を作り出す環境が構築されている。 ○多面的な半導体製造プロセスの技術開発の実現 65nm 以細のマスク欠陥検査装置の開発、45nm 以細の半導体に世代継続して使用でき る配線用絶縁膜技術の確立、EUV リソグラフィ用多層膜マスクブランクスの検査技術の 確立、EUV 光学系の評価技術の確立など、半導体製造プロセスにおける様々な課題に多 面的に対応する技術開発を実施し、世界トップレベルの成果を得る等それぞれにおいて 有効な成果が得られている。 ○環境対応技術の確立 エッチング工程やクリーニング工程で使用される PFC の使用量削減や代替ガス （COF2）の量産体制の整備が進んでおり、地球温暖化ガスの排出量削減が見込まれる。 6.2. 今後必要な改善点 有識者等のヒアリングにおいて、今後必要な改善点として以下の事項が指摘された。 ○ネットワーク・ディスプレイ技術開発プログラムとの統合 情報通信技術は、共通基盤となる半導体技術、ネットワーク技術と情報通信デバイス 技術、及びインタフェースであるディスプレイ技術を中心に構成されている。これらの 技術開発については、それぞれ個別ではなく、研究開発プログラムのような施策パッケ ージとすることで、情報通信の上流から下流までの総合的なシナリオを考慮することが 可能となり、それにより、目標やプロジェクトの位置づけがより明確となり、資源の重 点配分等が可能となる。ネットワーク技術と情報通信デバイス技術については「情報通 信基盤高度化プログラム」が、ディスプレイ技術については「次世代ディスプレイ技術 開発プログラム」が研究開発プログラムとして既に存在しており、これらと本プログラ ムを統合することが望ましいと思われる。 32 また、統合する際にも重複投資等の観点からプロジェクトの見直しを実施し、有機的 な連携体制を構築することが重要である。例えば、ネットワーク技術、デバイス技術、 半導体プロセス技術の研究・開発が真に融合して進められないと統合の意義は余り高く ない。 ○部材・製造装置からデバイスまでといった、川上から川下までの垂直連携強化 情報通信分野は、部材とデバイスの研究開発が相互に強く作用しあって進展していく 分野であり、市場ニーズに最も近いデバイスの実用化を起点に、部材・装置をも統合し た垂直連携型の研究開発に取り組むことが重要である。有識者ヒアリングにおいても、 情報通信機器・デバイス分野の川上から川下まで共通のシナリオを設定することによっ て、目標やプロジェクトの位置づけといったものがより一層明確になり、資源の重点配 分等、効果的な研究開発マネジメントの実践が期待されるとの意見が得られている。 ○新しい技術シーズの発掘 今後、ブレイクスルーが期待される新しい技術シーズの発掘に向け、新しい技術シー ズに対して、本格的な技術開発への取り組みに目処を付けるための先導的な調査研究に 取り組むことが重要である。有識者ヒアリングにおいても、産業界のニーズにマッチし た技術シーズ発掘のための研究開発が必要であるとの意見が得られている。例えば、 high-k 材料の研究開発に当たってはシリコン表面における化学結合及びその欠陥の問題 など理論的、分析的研究が重要で大学の実質的な貢献が期待されている。 ○斬新なアイデアの活用による半導体応用技術開発の拡充 ベンチャーや大学等の斬新なアイデアを活用することによって、情報家電の多様化・ 高度化やセキュリティ強化などを目指した半導体応用技術の開発に取り組むことが重要 である。具体的には、ベンチャーや大学等の斬新なアイデアをもとにしたアプリケーシ ョンチップの開発に向けた産学官連携のプロジェクトの実施などが考えられる。 ○人材の活用 斬新なアイデアを生み出すためには、若い人材を活用することが重要であるため、当該 プログラムにおいても若い人材の積極的な活用が必要である。 ○戦略的なプロジェクトの構築・運営 当該プロジェクトにおいて開発している技術の狙いを明確化することが重要である。具 体的には、装置開発を行う場合には、その開発目標の位置付け（デバイスメーカーの市場 創出を目指すのか、もしくは装置メーカの競争力強化を図るのか）に関する戦略的なシナ リオを検討することが重要である。また、微細化達成のための高精度光系開発は、光源、 照明系、マスク、縮小投影光学系の全ての目標を達成する必要があり、技術動向を踏まえ た研究開発内容の定常的な見直しを行う必要がある。 33 参考 1：施策に関する情報リンク（URL など） 独立行政法人新エネルギー・産業技術総合開発機構：http://www.nedo.go.jp/ 独立行政法人産業技術総合研究所：http://www.aist.go.jp/index_j.html 半導体 MIRAI プロジェクト：http://www.miraipj.jp/ja/ 技術研究組合超先端電子技術開発機構：http://www.aset.or.jp/ 技術研究組合極端紫外線露光システム技術開発機構：http://www.euva.or.jp/index.html 財団法人新機能素子研究開発協会：http://www.fed.or.jp/ 財団法人地球環境産業技術研究機構：http://www.rite.or.jp/Japanese/home-frame.html 株式会社半導体理工学研究センター：http://www.starc.or.jp/index-j.htm 34