NI sbRIO-9605/9606/9623/9626/9633/9636 OEM 操作手順と仕様

OEM 操作手順および仕様
NI sbRIO-9605/9606 および
NI sbRIO-9623/9626/9633/9636
Single-Board RIO OEM デバイス
このドキュメントには、NI sbRIO-9605、sbRIO-9606、sbRIO-9623、
sbRIO-9626、sbRIO-9633、および sbRIO-9636 の外形寸法、ピン配列、
接続情報、仕様が記載されています。
NI sbRIO デバイスには、複数の構成オプションがあります。機能が特定
のモデルのみに付属する場合、そのセクションのはじめにその機能をサ
ポートするモデルを一覧表示します。
図1
NI sbRIO-9636
注意
NI sbRIO デバイスは、使用する前に適切な筺体内に取り付ける必要がありま
す。危険電圧が存在する可能性があります。
注意
ナショナルインスツルメンツでは、NI sbRIO デバイスに対して、製品の安全性、
、CE マークへの準拠を宣言するものではありません。製品の
電磁両立性（EMC）
最終サプライヤがすべての準拠規定に対する適合責任を負うものとします。
注意
NI sbRIO デバイスは、注意して筺体の中に配置してください。補助冷却を使用
してローカルの周囲温度を NI sbRIO デバイスの最大定格以下に保つ必要がある
場合があります。最大周囲温度定格については、「仕様」を参照してください。
注意
このドキュメントに記載されている以外の方法で、NI sbRIO デバイスを操作し
ないでください。製品の使用を誤ると危険です。また、破損した製品を使用した
場合には、従来の安全性を保証することはできません。製品が破損している場合
は、ナショナルインスツルメンツまでお問い合わせください。
使用を開始する前に
このセクションでは、NI sbRIO デバイスのプログラミングに必要なソフ
トウェアとハードウェアが記載されています。
ソフトウェア要件
開発用コンピュータに次のソフトウェアがインストールされている必要が
あります。ソフトウェアバージョンの互換性については ni.com/info で
Info Code に「jpd5zi」と入力して内容を確認してください。
❑ LabVIEW 2011.1 以降
❑ LabVIEW Real-Time モジュール 2011.1 以降
❑ LabVIEW FPGA モジュール 2011.1 以降
❑ NI-RIO 4.1 以降
ハードウェア要件
NI sbRIO デバイスを使用するには次のハードウェアが必要です。
❑ NI sbRIO デバイス
❑ 9 ～ 30 VDC 電源
❑ 電源プラグアセンブリ
❑ イーサネットケーブル
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
2
ni.com/jp
図 2 は、NI sbRIO デバイス上の機能の配置を示します。使用できる機能
はデバイスモデルによって異なります。表 1 またはマニュアルを参照し
て、お持ちのモデルで使用できる機能を確認してください。
஧ḟ㠃
୍ḟ㠃
12
18
15
13
18
16
14
1
1
2
3
4
5
6
7
8
9
10
2
19
17
3
4
5
6
7
14
8
9
10
11
12
13
14
15
16
17
18
19
W502、RS-485（COM3）
W503、RS-232（COM ２）
J504、SDHC
J506、電源コネクタ
シャーシの接地ブラケット
J507,USB ホストポート
W500、CAN（CAN0）
J505、RJ-45 イーサネットポート
W501、RS-232 シリアル（COM1）
リセットスイッチ
図2
© National Instruments
11
LED
J502、DIO
J503、MIO
シャーシグランドに接続された取り付け穴
FPGA
NAND フラッシュ
プロセッサ
DDR メモリ
J1、RIO メザニンカードコネクタ
NI sbRIO デバイス上のすべてのコンポーネント
3
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
NI sbRIO デバイス機能の概要
表 1 は、各 NI sbRIO デバイスに搭載されている I/O およびその他のコン
ポーネントを示しています。
表1
NI sbRIO デバイスで使用できる I/O およびその他のコンポーネント
RAM
RS-232
RS-485
CAN
sbRIO-9605
256 MB
128 MB
1
—
—
sbRIO-9606
512 MB
256 MB
1
—
1
sbRIO-9623
256 MB
128 MB
2
1
sbRIO-9626
512 MB
256 MB
2
sbRIO-9633
256 MB
128 MB
sbRIO-9636
512 MB
256 MB
SDHC
メモリ
USB
デバイス
NI sbRlO
FPGA
DIO
AI
AO
RMC
—
—
LX25
—
—
—
1
1
—
LX45
—
—
—
1
—
—
—
LX25
4
16 チャン
ネル -12
4 チャン
ネル -12
1
1
1
1
1
LX45
4
16 チャン
ネル -16
4 チャン
ネル -16
1
2
1
1
1
1
LX25
28
16 チャン
ネル -12
4 チャン
ネル -12
—
2
1
1
1
1
LX45
28
16 チャン
ネル -16
4 チャン
ネル -16
—
ビット
ビット
ビット
ビット
メモ
ビット
ビット
ビット
ビット
RMC コネクタ付きのデバイスでは、コネクタ上にある 96 の追加 FPGA DIO ラ
インを使用できます。
表 2 は、NI sbRIO デバイス上のコネクタ、および各コネクタの製品番号
と製造元を示しています。これらのコネクタの仕様および組み合わせにつ
いては製造元に問い合わせてください。
表2
NI sbRIO コネクタの説明
コネクタ
説明
製造元、製品番号
推奨されているメイ
トコネクタ
電源
2 ピン、ミニフィット JR、
H = 0.411 in.
Molex、
46999-0144
Molex、50-36-1673
w/ 0457501211
NI、電源プラグア
10 ピン、0.100 in. CT、保護
スリーブ付き、H = 0.370 in.
Samtec、
TST-105-01-L-D
Tyco、1658622-1
NI、10 ピン -9
ピン D-SUB、
153158-10
50 ピン、2 mm. CT、保護
スリーブ付き、H = 0.155 in.
Samtec、
STMM-125-02-L-D
Tyco、2-111626-3
NI、50 ピンリボン
240 ピン、40 × 6、高密度開
放ピンフィールド SEARAY
Samtec、
SEAF-40-06.5-S-06-2
Samtec、
SEAM-40-XX.X-S-06-2
RS-232/485/
CAN IDC
ヘッダ
50 ピン IDC
ヘッダ
RMC コネクタ
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
4
NI ソリューション
センブリ
152834-01
ケーブル、
154041-12
—
ni.com/jp
メモ
Samtec SEAM コネクタには異なる高さのものがあり、製品番号例の
SEAM-40-XX.X-S-06-2 で XX.X の部分がミリメートル（mm）で表した高さにな
ります。RMC コネクタに結合するメイトコネクタの高さは、必要なスペーサに
よって決定します。コネクタ製造元の Samtec では、スペーサの高さが RMC
とメイトコネクタの高さを合わせた値より 0.15 mm 高い必要があります。その
ため、必要なスペーサの高さを決定するためにコネクタの高さに 0.15 mm 追加
する必要があります。たとえば、SEAM-40-03.0-S-06-2 コネクタと RMC コネク
タ（SEAF-40-06.5-S-06-2）を結合する場合、必要なスペーサの高さは 3.0 mm +
6.5 mm + 0.15 mm = 9.65 mm になります。この高さのスペーサは
NI SEAF-40-06.5-S-06-2）または Samtec（SO-0965-03-02-L-N）で購入できま
す。異なる高さおよびオプションについては Samtec 社にお問い合わせくださ
い。RMC とメイトコネクタを合わせた最大の高さとコンポーネント間に必要な
間隔に注意してください。
© National Instruments
5
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
外形寸法
このセクションでは、NI sbRIO デバイスの寸法図を表示します。三次元
モデルについては、ni.com で NI sbRIO 製品ページのマニュアル、関連
情報を参照してください。
7.31 (.288)
30.81 (1.213)
52.91 (2.083)
61.82 (2.434)
図 3 は、NI sbRIO デバイスの一次面の寸法を示しています。
䊒䊨䉶䉾䉰
DDR䊜䊝䊥
77.59 (3.055)
74.24 (2.923)
69.96 (2.754)
FPGA
DDR䊜䊝䊥
59.18 (2.330)
49.97 (1.967)
NAND䊐䊤䉾䉲䊠
䊏䊮2
18.13 (.714)
䊏䊮2
䊏䊮1
17.17 (.676)
0.64 (.025)
1
0 (.000)
1
20.63(.812)
69.47 (2.735)
䊏䊮1
0 (.000)
フロントパネルの背面
図3
NI sbRIO-9605/9606 一次面寸法（mm）、括弧内はインチ
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
6
ni.com/jp
図 4 は、NI sbRIO デバイスの二次面の寸法を示しています。
76.84 (3.025)
䊏䊮1
40.03 (1.576)
3.2 (.126)
96.52 (3.800)
98.4 (3.874)
96.74 (3.809)
71.72
(2.824)
102.87
(4.050)
1
4x Ø 3.18 (.125)
26.67 (1.050)
0 (.000)
0 (.000)
73.63 (2.899)
1
M3 スペーサ（4.5 mm 六角）または 4-40 スペーサ（3/16-in. 六角）用穴および間隔
図4
© National Instruments
NI sbRIO-9605/9606 二次面寸法（mm）、括弧内はインチ
7
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
7.32 (0.288)
30.81 (1.213)
FPGA
52.91 (2.083)
61.82 (2.434)
142.43 (5.607)
150.73 (5.934)
図 5 は、NI sbRIO デバイスの一次面の寸法を示しています。
䝥䝻䝉䝑䝃
84.51 (3.327)
77.60 (3.055)
74.24 (2.923)
69.95 (2.754)
DDR䝯䝰䝸
59.18 (2.330)
䝢䞁1
䝢䞁2
䝢䞁1
䝢䞁2
䝢䞁2
䝢䞁1
49.96 (1.967)
NAND䝣䝷䝑䝅䝳
䝢䞁2
䝢䞁2
18.13 (0.714)
17.17 (0.676)
䝢䞁1
䝢䞁1
17.12 (0.674)
0 (0.000)
0.64 (0.025)
1
0 (0.000)
䝢䞁1
20.63 (0.812)
69.47 (2.735)
139.07 (5.475)
149.86 (5.900)
䝢䞁2
1
フロントパネルの背面
図5
NI sbRIO-9623/9633/9626/9636 一次面寸法（mm）、括弧内はインチ
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
8
ni.com/jp
150.47 (5.924)
76.84 (3.025)
3.20 (0.126)
40.03 (1.576)
図 6 は、NI sbRIO デバイスの二次面の寸法を示しています。
䝢䞁1
102.87 (4.050)
98.40 (3.874)
96.75 (3.809)
1 6x Ø 3.18 (0.125)
26.67 (1.050)
1
153.67 (6.050)
0 (0.000)
0 (0.000)
M3 スペーサ（4.5 mm 六角）または 4-40 スペーサ（3/16-in. 六角）用穴および間隔
図6
© National Instruments
NI sbRIO-9623/9633/9626/9636 二次面寸法（mm）、括弧内はインチ
9
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
10.16 (.400)
7.62 (.300)
5.08 (.200)
2.54 (.100)
33.8 (1.331)
49.93 (1.966)
57.51 (2.264)
70.01 (2.756)
89.81 (3.536)
95.21 (3.748)
図 7 は、NI sbRIO デバイスの前面の寸法を示しています。
4x Ø 2.8 (.071)
16 (.630)
1
8.76 (.345)
18.16 (.715)
6.32 (.249)
3.66 (.144)
6.16 (.242)
5.34 (.210)
2.16 (.085)
6.15 (.242)
0 (.000)
2
1
2
3
0 (.000)
19.48 (.767)
Ø 3 (.118)
76.84 (3.025)
3
電源メイトコネクタ上のラッチに必要な最小間隔
RIO メザニンカードコンポーネントに必要な最小間隔
4-40 ネジ山、0.41 N · m（3.6 lb · in.）トルク（最大）
図7
NI sbRIO-9605/9606 全面寸法（mm）、括弧内はインチ
10.16 (0.400)
7.62 (0.300)
5.08 (0.200)
2.54 (0.100)
33.93 (1.336)
57.51 (2.264)
50.05 (1.971)
70.01 (2.756)
95.21 (3.748)
89.81 (3.536)
103.47 (4.074)
127.47 (5.018)
図 8 は、NI sbRIO デバイスの前面の寸法を示しています。
4x Ø 1.80 (0.71)
8.76 (0.345)
16.00 (0.630)
6.32 (0.249)
6.15 (0.242)
5.33 (0.210)
2.16 (0.085)
0.00 (0.000)
4.66 (0.183)
3.66 (0.144)
2.56 (0.101)
3
76.84 (0.025)
Ø 3.00 (0.118)
1
2
3
0 (0.000)
2 6.15 (0.242)
19.48 (0.767)
18.16
1
(0.715)
電源メイトコネクタ上のラッチに必要な最小間隔
RIO メザニンカードコンポーネントに必要な最小間隔
4-40 ネジ山、0.41 N · m（3.6 lb · in.）トルク（最大）
図8
NI sbRIO-9623/9633/9626/9636 全面寸法（mm）、括弧内はインチ
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
10
ni.com/jp
メモ
詳しい外形寸法図を含む NI sbRIO デバイスの外形寸法に関する詳細は、
ni.com/dimensions（英語）を参照してください。
コンポーネントの最大高さ
NI sbRIO デバイスの一次面は電源およびイーサネットコネクタが搭載さ
れている PCB の上面です。二次面は底面です。図 9 ～ 12 は、一次面と二
次面の異なる部分にあるコンポーネントの最大高さを示しています。
メモ
コンポーネントの最大高さに加えて、隣接する PCB と表面間の最小間隔に注意
する必要があります。一次面の表面から 19.05 mm（0.75 in.）、二次面の表面か
ら 7.62 mm（0.300 in.）必要です。
䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 4.06 (0.160)
31.75 (1.250)
䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥㻌= 17.27 (0.680)
図9
© National Instruments
NI sbRIO-9605/9606 一次面のコンポーネント最大高さ（mm）
11
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
96.52 (3.8)
䉮䊮䊘䊷䊈䊮䊃䈱
ᦨᄢ㜞䈘 = 9.53 (0.375)
䉮䊮䊘䊷䊈䊮䊃䈱ᦨᄢ㜞䈘= 4.06 (0.160)
31.75 (1.250)
䉮䊮䊘䊷䊈䊮䊃䈱ᦨᄢ㜞䈘 = 17.27 (0.680)
図 10
NI sbRIO-9623/9633/9626/9636 一次面のコンポーネント最大高 1
（mm）
、括弧内はインチ
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
12
ni.com/jp
䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 7.62 (0.300)
10.16 (.400)
60.96 (2.400)
11.43 (.450)
䝁䞁䝫䞊䝛䞁䝖䛾
᭱኱㧗䛥 = 6.15 (0.242)
図 11
NI sbRIO-9605/9606 二次面のコンポーネント最大高さ（mm）、
括弧内はインチ
© National Instruments
13
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
10.16 (.400)
60.96 (2.400)
䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 7.62 (0.300)
11.43 (.450)
䝁䞁䝫䞊䝛䞁䝖䛾
᭱኱㧗䛥 = 6.15 (0.242)
図 12
NI sbRIO-9623/9633/9626/9636 二次面のコンポーネント最大高（mm）、
括弧内はインチ
NI sbRIO デバイスを取り付ける
次のセクションでは、RIO メザニンカードの NI sbRIO デバイスへの取り
付け方および結合方法を説明します。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
14
ni.com/jp
NI sbRIO デバイスを取り付ける
1
2
1
M3 または 4-40 スペーサ（含まれていない） 2
図 13
メモ
注意
取り付けボード（含まれていない）
NI sbRIO デバイスの取り付け手順
NI sbRIO デバイス上の取り付け穴は M3 または 4-40 の留め具および最大直径
4.5 mm（3/16 in.）までのスペーサまたは突起部品に合うよう設計されています。
RMC コネクタ付きの NI sbRIO デバイスを取り付ける場合は 7.62 mm
（0.300 in）、RMC コネクタなしの NI sbRIO デバイスを取り付ける場合は
6.15 mm（0.242 in.）の最小間隔を保持する必要があります。
© National Instruments
15
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
NI sbRIO デバイスを RIO メザニンカードに結合する
このセクションは、次の NI sbRIO デバイスのみに適用されます。
• NI sbRIO-9605
• NI sbRIO-9623
• NI sbRIO-9606
• NI sbRIO-9626
1
2
3
4
1
2
M3 または 4-40 スペーサ（含まれていない） 3
RIO メザニンカード（RMC）コネクタ
4
図 14
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
16
サンプル RMC（含まれていない）
取り付けボード（含まれていない）
NI sbRIO デバイスの結合手順
ni.com/jp
グラント接続を理解する
フロント I/O コネクタシールド、シャーシグランドブラケット、および
フロント I/O 近くの取り付けネジは、内部でひとつに接続されてシャー
シグランドを形成します。シャーシグランドは電源コネクタ付近のデジタ
ルグランドへ容量性カプリングされています。ESD を最小限に抑えるに
は、取り付けネジまたはシャーシグランドブラケットのシャーシグランド
を低インダクタンスのアースに接続します。
NI sbRIO デバイスを外部デバイスに接続する場合、浮遊グランド電流が
デバイスを帰還パスとして使用していないことを確認してください。顕著
な浮遊電流が NI sbRIO デバイスに流れると、デバイスが破損する場合が
あります。
NI sbRIO デバイスの接地が正しく行われていることを検証するには、電
源コネクタに流れ込む電流と電源コネクタから流れ出る電流が同じである
ことを確認します。これらの電流は、エンドシステムを組み立てた後で電
流プローブを使用して測定します。電流の相違を調査し、解決します。
コネクタのピン配列
次の図は、NI sbRIO デバイスの I/O コネクタのピン配列を示します。
電源コネクタ
C
2
V
1
䝢䞁1
図 15
© National Instruments
17
電源コネクタのピン配列
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
RS-232/CAN コネクタ
W501, RS-232 (COM1)
W501
SHIELD
CTS
DSR
DTR
RXD
10
8
6
4
2
9
7
5
3
1
RI
RTS
GND
TXD
DCD
9
7
5
3
1
NC
CAN0_H
SHIELD
V– (GND)
NC
䝢䞁1
W500, CAN 0
W500
SHIELD 10
8
NC
V– (GND) 6
4
NC
2
CAN0_L
䝢䞁1
W503, RS-232 (COM2)
J502 J503
W502 W503
SHIELD
CTS
DSR
DTR
RXD
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
9
7
5
3
1
RI
RTS
GND
TXD
DCD
W502, RS-485 (COM3)
䝢䞁1
䝢䞁1
図 16
10
8
6
4
2
SHIELD
TXD+
NC
RXD+
NC
10
8
6
4
2
9
7
5
3
1
TXD–
NC
RXD–
NC
GND
シリアルおよび CAN コネクタのピン配列
18
ni.com/jp
J502 J503
J503/DIO コネクタ
䝢䞁1
J502, DIO
J503, MIO
D GND
1
2
DIO4
AI GND
1
2
AI0
D GND
3
4
DIO5
AI8
3
4
AI GND
D GND
5
6
DIO6
AI9
5
6
AI1
D GND
7
8
DIO7
AI GND
7
8
AI2
DIO8
AI10
AI GND
12
DIO9
AI11
9
11
10
D GND
9
11
10
12
AI3
D GND
13
14
DIO10
AI GND
13
14
AI4
D GND
15
16
DIO11
AI12
15
16
AI GND
D GND
17
18
DIO12
AI13
17
18
AI5
D GND
19
20
DIO13
AI GND
19
20
AI6
D GND
21
22
DIO14
AI14
21
22
AI GND
D GND
23
24
DIO15
AI15
23
24
AI7
D GND
25
26
DIO16
AI GND
25
26
AI GND
D GND
27
28
DIO17
AO GND
27
28
AO0
D GND
29
30
DIO18
AO GND
29
30
AO1
D GND
31
32
DIO19
AO GND
31
32
AO2
D GND
33 34
DIO20
AO GND
33 34
AO3
D GND
35 36
DIO21
AO GND
35 36
NC
D GND
37 38
DIO22
AO GND
37 38
NC
D GND
39 40
DIO23
AO GND
39 40
NC
D GND
41
42
DIO24
AO GND
41
NC
D GND
43 44
DIO25
D GND
43 44
DIO0
D GND
45 46
DIO26
D GND
45 46
DIO1
D GND
47 48
DIO27
D GND
47 48
DIO2
+5V
49 50
+5V
D GND
49 50
DIO3
D GND
図 17
© National Instruments
42
DIO および MIO コネクタのピン配列
19
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
RIO メザニンカードコネクタ
このセクションは、次の NI sbRIO デバイスのみに適用されます。
• NI sbRIO-9605
• NI sbRIO-9623
• NI sbRIO-9605
• NI sbRIO-9626
RIO メザニンカードコネクタは、96 FPGA I/O チャンネルおよび将来使
用するために確保されているピンへ接続するために使用されます。
次のページの表は、RIO メザニンカードコネクタのピン配列をピン番号
とその機能と共に記載しています。
メモ
シリアル、CAN、USB、イーサネットなどのプロセッサの追加機能に興味がお
ありの場合は、ナショナルインスツルメンツの担当者へカスタム設計について
お問い合わせください。これは非反復エンジニアリング費用（NRE）の対象にな
ります。
メモ
RIO メザニンカード上の予約済みおよび未使用のラインは未接続のままにして
おきます。このマニュアルの今後発行されるバージョンではこの定義が変更され
る可能性があります。
メモ
National Instruments では将来の互換性を考慮してまず DIO0 ～ DIO63 のピ
ンを使用するよう推奨しています。DIO64 ～ DIO95 のピンは、将来の製品から
削除される可能性があります。
注意
RMC はホットスワップには対応していません。接続、接続解除を行う前に電源
を切断してください。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
20
ni.com/jp
3.20 (0.126)
40.03 (1.576)
䝢䞁1
98.40 (3.000)
96.75 (3.809)
0 (.000)
0 (.000)
図 18
© National Instruments
サンプル RIO メザニンカード上の RMC コネクタの場所と寸法
21
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
表3
RIO メザニンカードコネクタのピン配列
1- 予約済み
2- 予約済み
3- 予約済み
4- 予約済み
5- 予約済み
6- 予約済み
7- 予約済み
8- 予約済み
9- 予約済み
10- 予約済み
11- 予約済み
12- 予約済み
13- 予約済み
14- 予約済み
15- 予約済み
16- 予約済み
17-GND
18- 予約済み
19- 予約済み
20- 予約済み
21- 予約済み
22- 予約済み
23-GND
24- 予約済み
25- 予約済み
26- 予約済み
27- 予約済み
28- 予約済み
29-USB_D+
30-GND
31- 予約済み
32- 予約済み
33- 予約済み
34- 予約済み
35-USB_D-
36-GND
37- 予約済み
38-RST#
39- 予約済み
40- 予約済み
41-GND
42- 予約済み
48- 予約済み
43- 予約済み
44- 予約済み
45- 予約済み
46- 予約済み
47-GND
49- 予約済み
50- 予約済み
51- 予約済み
52- 予約済み
53- 予約済み
54 - 5V
55- 予約済み
56- 予約済み
57- 予約済み
58- 予約済み
59- 予約済み
60 - 5V
61- 予約済み
62- 予約済み
63- 予約済み
64- 予約済み
65- 予約済み
66 - 5V
67- 予約済み
68- 予約済み
69- 予約済み
70- 予約済み
71- 予約済み
72 - 5V
73- 予約済み
74- 予約済み
75- 予約済み
76- 予約済み
77- 予約済み
78-GND
84- 予約済み
79- 予約済み
80- 予約済み
81- 予約済み
82- 予約済み
83-GND
85- 予約済み
86- 予約済み
87- 予約済み
88-GND
89-DIO47
90-DIO15
91- 予約済み
92-DIO63
93-GND
94-DIO79
95-DIO46
96-GND
97-DIO95
98-GND
99-DIO31
100-DIO78
101-GND
102-DIO14
103-GND
104-DIO62
105-DIO30
106-GND
107-DIO45
108-DIO13
109-DIO94
110-DIO61
111-GND
112-DIO77
113-DIO44
114-GND
115-DIO93
116-GND
117-DIO29
118-DIO76
119-GND
120-DIO12
121-GND
122-DIO60
123-DIO28
124-GND
125-DIO43
126-DIO11
127-DIO92
128-DIO59
129-GND
130-DIO75
131-DIO42
132-GND
133-DIO91
134-GND
135-DIO27
136-DIO74
137-GND
138-DIO10
139-GND
140-DIO58
141-DIO26
142-GND
143-DIO41
144-DIO9
145-DIO90
146-DIO57
147-GND
148-DIO73
149-DIO40
150-GND
151-DIO89
152-GND
153-DIO25
154-DIO72
155-GND
156-DIO8
157-GND
158-DIO56
159-DIO24
160-GND
161-DIO39
162-DIO7
163-DIO88
164-DIO55
165-GND
166-DIO71
167-DIO38
168-GND
169-DIO87
170-GND
171-DIO23
172-DIO70
173-GND
174-DIO6
175-GND
176-DIO54
177-DIO22
178-GND
179-DIO37
180-DIO5
181-DIO86
182-DIO53
183-GND
184-DIO69
185-DIO36
186-GND
187-DIO85
188-GND
189-DIO21
190-DIO68
191-GND
192-DIO4
193-GND
194-DIO52
195-DIO20
196-GND
197-DIO35
198-DIO3
199-DIO84
200-DIO51
201-GND
202-DIO67
203-DIO34
204-GND
205-DIO83
206-GND
207-DIO19
208-DIO66
209-GND
210-DIO2
211-GND
212-DIO50
213-DIO18
214-GND
215-DIO33
216-DIO1
217-DIO82
218-DIO49
219-GND
220-DIO65
221-DIO32
222-GND
223-DIO81
224-GND
225-DIO17
226-DIO64
227-GND
228-DIO0
229-GND
230-DIO48
231-DIO16
232-GND
233- 予約済み
234-FPGA_VIO
235-DIO80
236-VBAT
237-GND
238- 予約済み
239-FPGA_CONF
240-FPGA_VIO
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
22
ni.com/jp
RMC 所要電力
RIO メザニンカードコネクタは 6 つのピンに電源を供給します。5 V レー
ルはピン 54、60、66、および 72 で構成されており、RIO メザニンカー
ドへ主要電源を供給します。FPGA_VIO レールはピン 234 および 240 で
構成されており、I/O 電源の供給に使用され、FPGA I/O ピンの I/O レベ
ルを決定します。
表 4 は RIO メザニンカードコネクタ上の各レールに対する要件を記載し
ています。
表4
NI RIO メザニンカードレール要件
電圧許容差
最大電流
最大リプルおよびノイズ
5V
+/- 5%
1.5 A
50 mV
FPGA_VIO (3.3 V)
+/- 5%
0.33 A
50 mV
RIO メザニンカードはいかなる電源ピンに対しても電流を供給すべきで
はなく、5 V と FPGA_VIO を任意の順序で許容できます。
RMC VBAT
NI sbRIO ではオンボードリアルタイムクロック（RTC）を搭載して絶対
時間を管理します。RMC コネクタは VBAT ラインで RTC に電源を供給し
ます。バッテリなしの場合、絶対時間はパワーサイクル中にリセットされ
ます。VBAT に接続するバッテリは公称出力が 3.0 V ～ 3.6 V の間である
必要があり、最大出力は 3.7 V です。VBAT を使用しない場合は接続解除
したままにします。
RMC コネクタ上の USB
RMC コネクタ上の USB ペアの差動トレースインピーダンスは 90 Ω で
す。最適な信号整合性を実現するためには、USB ペアを同様なトレースイ
ンピーダンスで経路設定します。USB を使用しない場合は接続解除したま
まにします。
RMC RST#
RST# 信号は RMC コネクタを介して供給された電源が有効であることを
示します。コントローラが電力投入またはリセットされた場合、RST# が
最小 1 ms の間アサート（LOW アクティブ）されることが保証されてい
ます。RIO メザニンカードの RST# ラインは 30 pF 以下である必要があり
ます。これには RMC コネクタ、トレース、ビア、およびデバイスピンが
含まれます。出力論理レベルについては「仕様」の「RIO メザニンカード
コネクタ上の 3.3 V デジタル I/O」を参照してください。
© National Instruments
23
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
FPGA_CONF
FPGA がプログラムされていると、FPGA_CONF 信号は HIGH でアサー
トします。FPGA が構成されていない場合、信号は浮動状態になります。
この信号を使用して信号がグランドに戻るかを確認するには、プルダウン
抵抗が必要です。
3.3 V デジタル I/O
NI sbRIO デバイスは、RIO メザニンカードコネクタおよび 50 ピン IDC
ヘッダを介して 3.3 V のデジタル I/O を供給します。次のセクションで
は、各コネクタ上の単一 DIO チャンネルの図と仕様を説明します。
RMC コネクタ上の 3.3 V DIO
33 Ω
RMC䉮䊈䉪䉺
Xilinx Spartan-6 FPGA
図 19
RIO メザニンカードコネクタ上の 1 つの 3.3 V DIO チャンネル回路
NI sbRIO デバイスは ±3 mA DC 負荷で駆動しているすべての DIO チャ
ンネルでテストされています。FPGA 構成以前と構成中の DIO ラインは
浮動しています。開始値を確認するには、RIO メザニンカード上にプル
アップまたはプルダウン抵抗を設置します。NI sbRIO デバイス上の DIO
チャンネルは 55 Ω 特性トレースインピーダンスで経路設定されます。す
べての RIO メザニンカードを同様のインピーダンスで経路設定すること
で最適な信号整合性を確保します。論理レベルについては「仕様」の
「RIO メザニンカードコネクタ上の 3.3 V デジタル I/O」を参照してくだ
さい。
IDC ヘッダ上の 3.3 V DIO
16.9 Ω
䊋䉴
䉴䉟䉾䉼
Xilinx Spartan-6 FPGA
図 20
49.9 Ω
IDC䊓䉾䉻
IDC ヘッダ上の 1 つの 3.3 V DIO チャンネル回路
NI sbRIO デバイスは ±3 mA DC 負荷で駆動しているすべての DIO チャ
ンネルでテストされています。FPGA 構成以前と構成中の DIO ラインは
浮動しています。開始値を確認するには、RIO メザニンカード上にプル
アップまたはプルダウン抵抗を設置します。NI sbRIO デバイス上の DIO
チャンネルは 55 Ω 特性トレースインピーダンスで経路設定されます。す
べての RIO メザニンカードを同様のインピーダンスで経路設定すること
で最適な信号整合性を確保します。論理レベルについては「仕様」の
「3.3 V デジタル I/O、50 ピン IDC コネクタ上」を参照してください。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
24
ni.com/jp
統合アナログ入力
このセクションは、次の NI sbRIO デバイスのみに適用されます。
• NI sbRIO-9623
• NI sbRIO-9633
• NI sbRIO-9626
• NI sbRIO-9636
各 NI sbRIO-9623/9633 デバイスには、16 マルチプレクサ、0 ～ 5 V、シ
ングルエンド、12 ビットアナログ入力（AI）チャンネルがあります。各
NI sbRIO-9626/9636 デバイスには、16 のマルチプレクサ、±10 V、シン
グルエンドもしくは 8 つの差動、16 ビットアナログ入力（AI）チャンネ
ルがあります。コネクタ J503（MIO コネクタ）はアナログ入力、出力、
およびグランドへの接続を提供します。コネクタ J503 のピン配列につい
ては、図 17 を参照してください。
次の図は NI sbRIO-9623/9633 上の 1 つの AI チャンネルの回路を示します。
I/O䉮䊈䉪䉺
AI <0..15>
䊙䊦䉼
䊒䊧䉪䉰
ADC
AI䊂䊷䉺
AI GND
౉ജ䊧䊮䉳ㆬᛯ
図 21
NI sbRIO-9623/9633 上のシングルエンドアナログ入力
I/O䝁䝛䜽䝍
次の図は NI sbRIO-9626/9636 上の 1 つの AI チャンネルの回路を示します。
AI <0..15> 䝬䝹䝏
䝥䝺䜽䝃
DIFF䚸RSE
PGIA
ADC
AI䝕䞊䝍
ධຊ䝺䞁䝆
㑅ᢥ
AI GND
AI➃Ꮚ
ᵓᡂ㑅ᢥ㻌
図 22
© National Instruments
NI sbRIO-9626/9636 上のシングルエンドアナログ入力
25
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
アナログ入力レンジ
入力レンジは、指定された確度でアナログ入力チャンネルがデジタル化で
きる一連の入力電圧です。入力レンジが選択可能な NI sbRIO デバイスに
はプログラマブルゲイン計装用アンプ（PGIA）が搭載されており、入力
レンジによって AI 信号を増幅または減衰します。NI sbRIO 9626/9636 上
の各 AL チャンネルの入力レンジを個別にプログラムすることができま
す。
ADC はアナログ入力を離散デジタル値に変換します。12 ビットの ADC
には 212 （4,096）、16 ビットの ADC には 216 （65,536）の選択可能な値
があります。これらの値は入力レンジ内で均等に広がっていて、値間の電
圧差はチャンネルに対して選択された入力レンジに比例します。値間の電
圧差はチャンネルの最下位ビットのサイズ（LSB サイズ）です。次の式は
-10 V ～ 10 V 入力レンジで 16 ビット ADC に設定されているチャンネル
の LSB サイズの計算方法を示しています。
10 V – (–10 V)
= 305 μV
65,536
(1)
NI sbRIO-9626/9636 は、一部のコード（通常コードの 5%）が指定した
レンジ外にあることが必要なスケール方法を使用します。この方法では絶
対確度が向上しますが、計算値より 5% ほど LSB サイズが増加します。
入力信号の予想される入力レンジに一致するレンジを選択します。大きな
入力レンジは大きな信号変化に抵抗しますが、LSB が大きくなり分解能が
低下します。小さな入力レンジでは解像度が向上しますが、大きな入力信
号がレンジ外になる可能性があります。
レンジの選択についての詳細は、
『LabVIEW ヘルプ』を参照してください。
表 5 は入力レンジとそれに対応する各 NI sbRIO デバイス上の AI チャン
ネルの LSB サイズを示しています。
表5
*
NI sbRIO デバイス入力レンジおよび解像度
デバイス
入力レンジ
ビット分解能
LSB サイズ
NI sbRIO 9623/9633
0V～5V
12 ビット
1.22 mV
NI sbRIO 9626/9636
-10 V ～ 10 V
16 ビット
320 μV*
-5 V ～ 5 V
160 μV*
-2 V ～ 2 V
64 μV*
-1 V ～ 1 V
32 μV*
5% のオーバーレンジを含む。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
26
ni.com/jp
動作電圧レンジ
NI sbRIO デバイス上の PGIA は、以下の 3 つの条件でコモンモード信号
を除去して対象信号を増幅すると、通常どおり動作します。
•
コモンモード電圧（Vcm）は AI から AIGND を引いた値と同じ
で、±10 V 未満である必要があります。Vcm は、すべてのレンジに
おいて一定です。
•
信号電圧 (Vs) は指定チャンネルに選択したレンジ以内でなければな
りません。これは AI- から AI+ を引いた値と同じです。Vs が選択レン
ジ以上の値になると、入力結果はクリップして情報が失われます。
•
正の入力の合計動作電圧は（Vcm + Vs）と同じか、AI+ から AIGND
を引いた値です。この値はそのレンジに指定された最大動作電圧未満
である必要があります。各レンジの最大動作電圧については、
「NI sbRIO-9626/9636」セクションを参照してください。
これらの条件レンジを超える場合、問題のある条件が解消されるまで入力
電圧がクランプされます。
複数チャンネルをスキャンするベストプラクティス
NI sbRIO デバイスは、複数のチャンネルを高レートでスキャンして正確
に信号をデジタル化することができます。アプリケーションで複数チャン
ネルをスキャンする場合、整定誤差によって測定の確度に影響が出る可能
性があります。整定誤差は入力値と ADC がデジタル化した値との差異
で、マルチプレクサ構成の入力チャンネル間での切り替えによって起こり
ます。National Instruments では、整定誤差を信号の単一チャンネル測
定値とそれと同じ信号の複数チャンネル測定値間の差異と定義していま
す。整定誤差はチャンネル間の電圧ステップサイズおよび集録間の時間に
直接比例します。NI sbRIO デバイスは最大全体レートに固定されたレー
トでスキャンします。
整定誤差を最小に抑えるには、次のベストプラクティスに基づいたアプリ
ケーションを構築してください。
© National Instruments
1.
低インピーダンスソースを使用する — 信号ソースのインピーダンス
が 1 kΩ 未満であることを確認します。インピーダンスソースが高い
と、整定誤差が増し、高速スキャンレートでの確度が低下します。イ
ンピーダンスは、信号ソースとチャンネルの AI ピン間に電圧フォロ
ワ回路を接続することで下げることができます。インピーダンスの低
減についての詳細は、ni.com/info で Info Code のフィールドに
「jpj8j4」と入力します。
2.
短い高品質のケーブルを使用 — 短い高品質のケーブルを使用すること
で、クロストークや伝送回線影響およびノイズなどを含む確度を下げ
るいくつかの要素を最小限に抑えることができます。ケーブルのキャ
パシタンスも整定誤差を増加させます。National Instruments は、AI
信号をデバイスに接続する際に、2 m 未満の個別にシールドされたツ
イストペアワイヤを使用することを推奨します。詳細については、
「ア
ナログ入力信号を接続する」のセクションを参照してください。
27
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
3.
メモ
隣接チャンネル間の電圧ステップを最小限に抑える — 整定誤差は
チャンネル間の電圧ステップによって増加します。信号の予想入力レ
ンジが分かる場合は、隣接するチャンネルに予測レンジの近い信号を
グループ化することができます。
スキャンリストを使用して I/O ノードをプログラムすると、NI sbRIO デバイス
は固定レートで番号順にチャンネルをスキャンします。第 2 の I/O ノードを呼び
出すと、最初のチャンネルの前に遅延が追加されますが整定誤差は削減されま
せん。
差動測定構成
NI sbRIO-9626/9636 デバイスでノイズの少ないより正確な測定を実現す
るには、差動測定構成を使用します。差動測定構成では各測定に 2 つの入
力が必要なため、使用可能なチャンネル数が 16 から 8 に減少します。
表 6 は差動接続構成で有効な信号ペアを示しています。
表6
NI sbRIO-9626/9636 の差動アナログ入力信号
チャンネル
信号 +
信号 -
0
AI0
AI8
1
AI1
AI9
2
AI2
AI10
3
AI3
AI11
4
AI4
AI12
5
AI5
AI13
6
AI6
AI14
7
AI7
AI15
次の図は浮動型信号および接地基準型信号を差動接続する方法を示してい
ます。
ᶋേဳାภ
䉸䊷䉴
ធ࿾ဳାภ
䉸䊷䉴
AI+
AI+
+
+
+
+
–
AIRD RD
–
–
AI GND
AI-
–
AI GND
RD = 100 kΩ - 1MΩ
図 23
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
浮動および接地信号ソースでの差動接続
28
ni.com/jp
アナログ入力信号を接続する
表 7 は、信号ソースの両方のタイプの推奨入力構成の概要を示します。
表7
NI sbRIO アナログ入力構成
浮動型信号ソース（建物のグラ
ンドへの接続なし）
接地基準型信号ソース
例:
例:
• 接地なしの熱電対
• 非絶縁出力用プラグイン計測
器
• 絶縁出力用信号調節
AI 接地基準設定
差動
• 電池使用のデバイス
ಙྕ䝋䞊䝇
ಙྕ䝋䞊䝇
AI+
+
–
AI–
AI+
+
+
–
AI–
–
AI GND
+
–
AI GND
基準化シングルエンド
（RSE）
᥎ዡ䛧䛺䛔
ಙྕ䝋䞊䝇
ಙྕ䝋䞊䝇
AI
+
–
AI
+
+
–
–
–
VA
AI GND
+
VB
AI GND
ランドループ電磁差(VA – VB)䛜 ᐃಙྕ䛻㏣ຍ䛥䜜䜛
浮動型信号ソースを接続する
浮動型信号ソースとは
浮動型信号ソースは建物のシステムグランドに接続されていない、絶縁さ
れた接地基準ポイントを持ちます。浮動型信号ソースの例としては、変圧
器、熱電対、電池式デバイス、光アイソレータ、および絶縁アンプなどが
挙げられます。絶縁出力を持つ計測器またはデバイスは、浮動型信号ソー
スです。
© National Instruments
29
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
浮動型信号ソースに差動接続を使用する条件
チャンネルが以下の条件に合う場合は、DIFF 入力接続を使用します。
•
•
•
•
•
入力信号のレベルが低い場合（1 V 未満）。
信号とデバイスを接続する銅線が 3m 以上の場合。
入力信号が個別の接地基準ポイントまたは帰還信号を必要とする場合。
信号銅線がノイズの多い環境を通る場合。
2 つのアナログ入力チャンネル、AI+ および AI- が信号に使用できる。
DIFF 信号接続は、集録されるノイズを減らし、より多くのコモンモード
ノイズを除去します。また、差動信号接続は PGIA のコモンモードの制限
内で入力信号を浮動させます。
差動接続の詳細については、「浮動型信号ソースに差動接続を使用する」
のセクションを参照してください。
浮動型信号ソースに基準化シングルエンド（RSE）
接続を使用する条件
入力信号が以下の条件を満たす場合にのみ RSE 入力接続を使用します。
•
入力信号は、共通の基準ポイントの AI GND を、RSE を使用する他
の信号と共有します。
•
•
入力信号レベルが高い場合（1 V 以上の場合）。
信号とデバイスを接続する銅線が 3m 未満の場合。
上記の条件と一致しない入力信号で、高い信号品質が必要な場合には、
DIFF 入力接続が奨励されます。
シングルエンドモードでは、DIFF 構成と比較して、より多くの静電気お
よび磁気ノイズが信号接続にカプリングされます。カプリングは、信号パ
スの差異によって起こります。磁気カプリングは、2 本の信号線の間の領
域に比例します。電気カプリングは、2 本の信号線間における電界の差異
によって変動します。
この種類の接続では、NI sbRIO デバイスは、信号のコモンモードノイズ、
そして信号ソースとデバイスグランド間のグランド電位差の両方を除去し
ます。
浮動型信号ソースに差動接続を使用する
浮動ソースの負極のリードを AI GND に接続する（直接またはバイアス
抵抗を介して）ことが重要です。それを実行しない場合、ソースが PGIA
デバイスの最大動作電圧範囲を超えて浮動し、誤ったデータを返すことが
あります。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
30
ni.com/jp
ソースの基準を AI GND にする一番簡単な方法は、信号の正極を AI+ に
接続し、信号の負極を AI GND および AI- に抵抗を使用せずに接続しま
す。この接続は、低ソースインピーダンス（100 Ω 未満）のカプリング
ソースに使用できます。
AI+
ᾋືᆺಙྕ
䝋䞊䝇
+
Vs
–
AI–
䜲䞁䝢䞊䝎䞁䝇
<100 Ω
AI GND
図 24
バイアス抵抗なしの浮動型信号ソースの差動接続
ただし、大きなソースインピーダンスの場合は、この接続は DIFF 信号パ
スのバランスを著しく崩します。正のラインにカプリングされる静電ノイ
ズは、負のラインにはカプリングされません。これは負のラインが接地さ
れているためです。このノイズは、コモンモード信号ではなく差動モード
信号として表れるため、データに表示されます。この場合、負のラインを
直接 AI GND に接続する代わりに、同等のソースインピーダンスの約
100 倍の抵抗を介して負のラインを AI GND に接続します。抵抗により信
号パスのバランスがほぼ保たれるため、ほぼ同じ量のノイズが両方の接続
にカプリングされ、カプリングされた静電ノイズをより多く除去します。
この構成は、ソースに負荷をかけません（非常に高い PGIA の入力イン
ピーダンス以外）。
AI+
ᾋືಙྕ
䝋䞊䝇
+
Vs
–
AI–
R䛿䝉䞁䝃䛾
䜲䞁䝢䞊䝎䞁䝇䛾
100ಸ
図 25
© National Instruments
R
AI GND
単一バイアス抵抗を使用した浮動型信号ソースの差動接続
31
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
図 26 に示されるように、正極入力と AI GND の間に同じ値の他の抵抗を
接続することによって、信号パスのバランスを完全に保つことができま
す。バランスが完全に保たれた構成ではノイズ除去がわずかに優れていま
すが、ソースに 2 つの直列抵抗（和）の負荷をかけるという不利な点が
あります。たとえば、ソースインピーダンスが 2 kΩ で 2 つの各抵抗が
100 kΩ の場合、抵抗により 200 kΩ の負荷がソースにかかり、-1% のゲ
イン誤差が発生します。
AI+
+
ᾋືᆺ
ಙྕ䝋䞊䝇
䝞䜲䜰䝇
᢬ᢠ
䠄䝔䜻䝇䝖
ཧ↷䠅
Vs
+
ィ ჾ䜰䞁䝥
–
PGIA
AI–
–
+
Vm ᐃ㟁ᅽ
–
䝞䜲䜰䝇㟁ὶ
䛾ᖐ㑏㊰
ධຊ
䝬䝹䝏䝥䝺䜽䝃
AI GND
I/O䝁䝛䜽䝍
図 26
バランスの取れたバイアス抵抗を使用した、浮動型信号ソースの差動接続
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
32
ni.com/jp
PGIA の両入力には、PGIA が動作するために、グランドへの DC 経路が
必要です。ソースが AC カプリング（容量カプリング）の場合、PGIA は
正極入力と AI GND の値に抵抗を必要とします。ソースが低インピーダン
スの場合、ソースに大きな負荷をかけない程度に大きく、入力バイアス電
流の結果、入力オフセット電圧を生成しない程度に小さい（通常、
100 kΩ ～ 1 MΩ）抵抗を選択します。この場合、負極入力を直接 AI GND
に接続します。ソースが高出力インピーダンスの場合は、上記の方法で正
極と負極の両入力に同じ値の抵抗を使用して、信号パスのバランスを取り
ます。図 27 で示されるように、ソースに負荷がかかることによって、ゲ
イン誤差が生じることに注意してください。
AC䉦䊒䊥䊮䉫
AI+
+
AC䉦䊒䊥䊮䉫
ᶋേဳ
ାภ䉸䊷䉴
Vs
–
AI–
AI GND
図 27
バランスの取れたバイアス抵抗を使用した、AC カプリング浮動ソースの
差動接続
統合アナログ出力
このセクションは、次の NI sbRIO デバイスのみに適用されます。
• NI sbRIO-9623
• NI sbRIO-9633
• NI sbRIO-9626
• NI sbRIO-9636
NI sbRIO-9623/9633 にはそれぞれ 0 ～ 5 V の駆動が可能な 12 ビットア
ナログ出力（AO）チャンネルが４つあります。NI sbRIO-9626-9636 に
はそれぞれ ±10 V の駆動が可能な 16 ビット AO チャンネルが 4 つあり
ます。すべての AO チャンネルは接地基準型です。コネクタ J503 はアナ
ログ入力、出力、およびグランドへの接続を提供します。コネクタ J503
のピン配列については、図 17 を参照してください。
© National Instruments
33
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
図 28 は NI sbRIO-9623/9633 の AO チャンネルを示します。
DAC
AO 0-5 V䋨౏⒓䋩
AO GND
NI sbRIO-9623/33 䉝䊅䊨䉫಴ജ
図 28
NI sbRIO-9623/9633 のアナログ出力チャンネル
図 29 は NI sbRIO-9626/9636 の AO チャンネルを示します。
䉭䉟䊮
䈍䉋䈶
଻⼔
DAC
AO +/–10 V䋨౏⒓䋩
AO GND
NI sbRIO-9626/36 䉝䊅䊨䉫಴ജ
図 29
NI sbRIO-9626/9636 のアナログ出力チャンネル
アナログ出力起動および初期化
NI sbRIO デバイスのアナログ出力は、ボードに電源が投入された後で最
初に FPGA がロードされるまで電源は供給されません。アナログ出力は、
ボードの AI または AO 機能が使用されているビットファイルを使用して
FPGA が最初にロードされたときに初期化（アクティブ化され 0 V に設
定）されます。AO は AI または AO 機能を含むビットファイルで FPGA
がロードされるたびに 0 V に再度初期化されます。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
34
ni.com/jp
NI sbRIO デバイスに電源を入れる
NI sbRIO デバイスには、「所要電力」のセクションの仕様条件を満たす外
部電源が必要です。NI sbRIO デバイスは供給された電源をフィルタして
調整し、RIO メザニンカードに電源を供給します。以下の手順に従って、
デバイスに電源を接続してください。
注意
電源が投入されている間は、電源コネクタを接続または接続解除しないでくだ
さい。
1.
2.
電源がオフになっていることを確認します。
電源の V リードを電源コネクタプラグの位置 1 に接続します。図 30
は電源コネクタの位置を示します。
2
1
1
V 端子
2
図 30
C 端子
NI sbRIO デバイスの電源コネクタ
3.
電源の C リードを 2 ポジション電源コネクタプラグのポジション
2 に接続します。
4.
電源コネクタプラグを NI sbRIO デバイスの電源コネクタリセプタク
ルにコネクタのラッチが所定の位置に収まるまで差し込みます。
5.
電源をオンにします。
NI sbRIO デバイスに電源を入れる
NI sbRIO デバイスは電源投入時に電源投入時セルフテスト（POST）を実
行します。POST を実行中に、電源およびステータス LED が点灯します。
POST が完了するとステータス LED が OFF になります。システムの電源
投入時に LED がこのように動作しなかった場合は、「LED ランプの表示に
ついて」のセクションを参照してください。
© National Instruments
35
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
デバイス起動オプション
次のデバイス起動オプションを NI Measurement & Automation
Explorer（MAX）で構成できます。
•
•
•
•
•
セーフモード
コンソール出力
IP リセット
No App
No FPGA App
これらの起動時オプションをオン / オフするには、MAX ツリー構図で
リモートシステムの下のコントローラを選択し、コントローラ設定タブを
選択します。起動時オプションとコントローラの構成方法については、
『MAX ヘルプ』を参照してください。
リセットするたびに組み込み式スタンドアロン LabVIEW RT アプリケー
ションが起動するように、デバイスを構成することができます。詳細につ
いては、『LabVIEW ヘルプ』の「スタンドアロンリアルタイムアプリ
ケーションを実行する（RT モジュール）」トピックを参照してください。
デバイスのリセットオプション
リセットするたびに LabVIEW FPGA アプリケーションが起動するように
デバイスを構成できます。表 8 は NI sbRIO デバイスで使用できるリセッ
トオプションを記載しています。これらのオプションを使用することで、
デバイスのリセット後に FPGA がどのように動作するかを決定すること
ができます。リセットオプションを選択するには、RIO デバイスセット
アップユーティリティを使用します。スタート→すべてのプログラム→
National Instruments → NI-RIO → RIO デバイスセットアップを選択し、
RIO デバイスセットアップユーティリティにアクセスします。
表8
NI sbRIO のリセットオプション
リセットオプション
動作
VI を自動ロードしない
フラッシュメモリから FPGA ビットストリームをロード
しません。
デバイス起動時に VI を自動ロード
デバイスの電源投入時に、フラッシュメモリから FPGA
ビットストリームを FPGA にロードします。
デバイス再起動時に VI を自動ロード
電源を切る切らないに関わらず、デバイスの再起動時に
フラッシュメモリから FPGA ビットストリームを FPGA
にロードします。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
36
ni.com/jp
メモ
VI が FPGA にロードされたら実行するよう設定する場合は次の手順に従ってく
ださい。
1.
LabVIEW のプロジェクトエクスプローラウィンドウで FPGA ター
2.
3.
プロパティを選択します。
ゲットのアイテムを右クリックします。
4.
FPGA ターゲットプロパティダイアログボックスの一般カテゴリで、
FPGA にロードされたら実行のチェックボックスをオンにします。
FPGA VI をコンパイルします。
NI sbRIO デバイスをネットワークに接続する
コントローラのフロントパネルにある RJ-45 イーサネットポートを使用
して、デバイスをイーサネットネットワークに接続します。デバイスを
イーサネットハブに接続するには、カテゴリー 5（CAT-5）規格以上の
シールドツイストペアイーサネットケーブルを使用するか、イーサネット
クロスケーブルを使用してデバイスを直接コンピュータに接続します。
注意
データ損失を防止しイーサネット設置の安定性を保つには、100 m 以上のケー
ブルを使用しないでください。
デバイスに初めて電源を投入すると、デバイスは DHCP ネットワーク接
続の開始を試みます。デバイスが DHCP 接続を開始できない場合、
169.254.x.x 形式のリンクローカル IP アドレスでネットワークに接続し
ます。起動後、デバイスにソフトウェアをインストールし、
Measurement & Automation Explorer（MAX）でネットワーク設定を
構成する必要があります。
メモ
ソフトウェアをインストールすると、デバイスのネットワーク動作が変化する
場合があります。インストールしたソフトウェアのバージョンごとのネットワー
ク動作については、ni.com/jp/info で Info Code に「jpu53q」と入力して
ください。
シリアルデバイスを接続する
RS-232 および RS-485 シリアルポートを装備した NI sbRIO デバイスはモ
ニタや入力デバイスなどのデバイスに接続することができます。シリアル
VI を使用して、LabVIEW RT アプリケーションからシリアルポートで読
み取り / 書き込みを行います。シリアル VI の使用方法については
『LabVIEW ヘルプ』の「シリアル VI および関数」トピックを参照してく
ださい。
© National Instruments
37
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
CAN ネットワークを接続する
1 つの IDC ヘッダを装備した NI sbRIO デバイスは、CAN バスへの接続
に使用します。CAN 有効の NI sbRIO デバイスには CAN_H および
CAN_L のピンがあり、CAN バス信号に接続することができます。CAN
ポートには、ISO 11898 の規格に完全に適合し、ボーレート 1 Mbps ま
でをサポートする NXP PCA82C251T 高速 CAN トランシーバが搭載され
ています。
各ポートには 2 つの COM ピンがあります。これらのピンは CAN_H と
CAN_L の接地基準となります。CAN バスの接地基準（CAN_V-）は、
1 つまたは両方の COM ピンに接続できます。ポートには、CAN シール
ドケーブルに接続するための追加シールドピン（SHLD）があります。
SHILD を使用すると、信号が安定し EMC のパフォーマンスが向上する場
合があります。
CAN バスのトポロジと終端
CAN バスは、ケーブルで接続された 2 つ以上の CAN ノードで構成され
ます。各ノードの CAN_H ピンと CAN_L ピンは、CAN バスメインケー
ブルに短いワイヤを介してスタブ接続されます。伝送ラインは一対の
CAN_H と CAN_L の信号ワイヤで構成されます。伝送ラインに終端処理
を施さないと、バスでの信号の変化によって反射が発生し、通信エラーの
原因となる場合があります。CAN バスは双方向的で、ケーブルの両端を
終端処理する必要があります。バスのすべてのノードに終端抵抗を取り付
ける必要はありません。ケーブルの両終端に当たる 2 つのノードにのみ
終端抵抗を取り付ける必要があります。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
38
ni.com/jp
図 31 は、複数の CAN ノードを持ち、適切に終端抵抗（Rt）が取り付け
られた CAN バスを簡略的な図で表したものです。
䝞䝇䜿䞊䝤䝹㛗
CAN_H
CAN
䝜䞊䝗
CAN_H
Rt
Rt
CAN_L
CAN
䝜䞊䝗
CAN_H
CAN_L
CAN_H
CAN_L
CAN_L
図 31
CAN
䝜䞊䝗
䝇䝍䝤㛗
CAN
䝜䞊䝗
CAN バスのトポロジと終端抵抗の位置
ケーブル仕様
ケーブルは、表 9 に示す ISO 11898 で規定されている物理的な要件を満
たす必要があります。Belden ケーブル（3084A）は、これらの要件をす
べて満たし、ほとんどのアプリケーションで使用できます。
表9
CAN_H/CAN_L ペアワイヤの特性に関する ISO 11898 の仕様
特性
値
インピーダンス
95 Ω（最小）、120 Ω（公称）、140 Ω（最大）
抵抗（長さに比例）
70 mΩ/m（公称）
特定ライン遅延
5 ns/m（公称）
© National Instruments
39
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
終端抵抗
終端抵抗（Rt）は、CAN ケーブルの公称インピーダンスに一致していな
ければなりません（表 10 の値に適合していなければなりません）。
表 10
特性
終端抵抗、Rt
終端抵抗の仕様
値
条件
100 Ω（最小）、
120 Ω（公称）、
130 Ω（最大）
最小電力損失 : 220 mW
ケーブルの長さ
ケーブルの特性と必要なビット伝送レートよってケーブルの長さの制限が
決定されます。推奨される具体的なケーブルの長さについては、
ISO 11898、CiA DS 102、DeviceNet で規定されている仕様を参照して
ください。
ISO 11898 では、ビットレート 1 Mb/s の場合、0.3 m 以内のスタブ接続
を含むケーブルの全長を 40 m と規定しています。また、各ノードで信号
の安定性の問題を分析することを条件に、40 m を大幅に超える長さの
ケーブルをこれより低いビットレートで使用することも可能です。
CAN ノード数
ノードの最大数は、ネットワーク上のノードの電気特性によって決定され
ます。すべてのノードが ISO 11898 の要件を満たしている場合は、ノード
を 30 個以上バスに接続できます。ノードの電気特性によって信号レベル
が ISO 11898 の仕様を下回らない限り、多数のノードを接続することが
できます。
USB ポート
このセクションは、次の NI sbRIO デバイスのみに適用されます。
• NI sbRIO-9606
• NI sbRIO-9633
• NI sbRIO-9626
• NI sbRIO-9636
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
40
ni.com/jp
USB を装備した NI sbRIO デバイスは、FAT16 および FAT32 ファイルシ
ステムの USB フラッシュドライブや USB-IDE 変換アダプタなどの標準
USB Mass Storage デバイスをサポートしています。LabVIEW は通常、
USB デバイスを U:、V:、W:、または X: にマップします（使用可能であ
れば U: ドライブからマッピングを開始）。USB ピンの配置と信号の説明に
ついては、図 32 および表 11 を参照してください。
䝢䞁4
䝢䞁1
図 32
USB ポートのピン配置
表 11
USB ポートの信号の説明
ピン
信号名
信号の説明
1
VCC
ケーブル電源（+5 V）
2
Dk-
USB データ -
3
D+
USB データ +
4
GND
グランド
システムクロックを使用してデータタイムスタンプを供
給する
起動時、VBAT が RMC に実装されていない限り、システムクロックは
1970 年 1 月 1 日午前 12 時（深夜）にリセットされます。起動時にネッ
トワーク上の SNTP タイムサーバとシステムクロックを同期させる方法に
ついては、ni.com/jp/info で Info Code に「criosntpja」と入力し
てください。
リセットボタンを使用する
RESET ボタンを押すと、プロセッサが再起動します。デバイス再起動時に
VI を自動ロードブートオプションを選択しない限り、FPGA は引き続き
実行します。詳細については、「デバイスのリセットオプション」のセク
ションを参照してください。
メモ
デバイスをセーブモードに強制するには、リセットボタンを 5 秒間押し続けて
放します。デバイスはセーフモードになり、COM1 シリアルポートからの出力
が有効になります。
© National Instruments
41
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
LED ランプの表示について
1
1
2
3
4
電源 LED
ステータス LED
2
3
4
USER1 LED
USER FPGA1 LED
図 33
NI sbRIO デバイス LED
電源 LED
NI sbRIO デバイスの電源が投入されている間は、POWER LED が点灯し
ます。この LED は、デバイスに接続されている電源が適切であることを
示します。
ステータス LED
ステータス LED は、通常の動作中に点灯しません。NI sbRIO デバイスは
電源投入時に電源投入時セルフテスト（POST）を実行します。POST を実
行中に、電源およびステータス LED が点灯します。POST が完了するとス
テータス LED が OFF になります。表 12 に示すように、NI sbRIO デバイ
スは、2、3 秒おきにある一定の回数分ステータス LED を点滅すること
で、特定のエラーの状態を示します。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
42
ni.com/jp
表 12
ステータス LED の表示
数秒おきの点滅回数
説明
2
デバイスがソフトウェアでエラーを検出しました。これは通常、ソフト
ウェアのアップグレードが中断した時に起こります。デバイスにソフト
ウェアを再インストールしてください。デバイスにソフトウェアをインス
トールする方法については、『Measurement & Automation Explorer
ヘルプ』を参照してください。
3
デバイスはセーフモードです。セーフモードについては、
『Measurement & Automation Explorer ヘルプ』を参照してください。
4
ソフトウェアは、クラッシュの間に再起動や電源を切って入れなおすこ
となく 2 度クラッシュしました。これは通常、デバイスのメモリ不足で
発生します。RT VI を確認してメモリの使用量を確かめます。必要に応じ
て VI を変更し、メモリの使用量問題を解決してください。
連続点滅または常灯
デバイスが修正不可能なエラーを検出しました。National Instruments
までお問い合わせください。
USER1 LED
USER1 LED をアプリケーションの要求を満たすように定義できます。LED
を定義するには、LabVIEW で「RT LED」VI を使用します。RT LED VI に
ついての詳細は、Real-Time モジュール→ Real-Time VI → RT ユーティ
リティ VI → RT LED から『LabVIEW ヘルプ』セクションを参照してくだ
さい。
USER FPGA1 LED
USER FPGA1 LED は、アプリケーションのデバッグや、アプリケーショ
ンの状態の確認に役立ちます。LabVIEW FPGA モジュールおよび NI-RIO
ソフトウェアで、アプリケーションの要件を満たすよう USER FPGA1
LED を定義します。LED のプログラミングについては、Real-Time モ
ジュール→ Real-Time VI → RT ユーティリティ VI → RT LED から
『LabVIEW ヘルプ』セクションを参照してください。
© National Instruments
43
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
ネットワーク通信のトラブルシューティング
NI sbRIO デバイスがネットワークで通信できない場合、以下のトラブル
シューティングの手順を行うことができます。
メモ
1.
RESET ボタンを 5 秒間押し続けた後に離します。ステータス LED が
点灯し、数秒おきに 3 回点滅し始めます。この時点でデバイスはセー
フモードになり、COM1 シリアルポートからの出力が有効になりま
す。シリアルポート端末を使用すれば、コントローラの IP アドレス
を読み取ることができます。コントローラで新規の DHCP 接続を試
みる場合は、手順 2 に進みます。
2.
RESET ボタンを 5 秒間押し続けた後に離します。ステータス LED が
同じ動作を繰り返します。NI sbRIO デバイスは新規の DHCP 接続の
確立を試みます。それに失敗すると、リンクローカル IP アドレスが
割り当てられます。DHCP 接続に成功しアプリケーションに対して適
切であれば、手順 4 に進みます。
3.
4.
MAX で IP および他のネットワーク設定を構成します。
RESET ボタンを押してすぐに離し、デバイスを再起動します。
デバイスが出荷時のネットワーク設定に復元された場合、LabVIEW Run-Time
エンジン（LabVIEW ランタイムエンジン）はロードされません。LabVIEW
Run-Time エンジンをロードするには、ネットワーク設定を再構成してデバイス
を再起動する必要があります。
仕様
特に記載がない限り、以下の仕様は NI sbRIO における -40 ～ 85 ℃動作
温度範囲におけるものです。
プロセッサ速度
NI sbRIO-9605/9606/9623/9626/
9633/9636 ........................................................ 400 MHz
メモリ
NI sbRIO-9605/9623/9633
不揮発性メモリ ....................................... 256 MB
システムメモリ ....................................... 128 MB
NI sbRIO-9606/9626/9636
不揮発性メモリ ....................................... 512 MB
システムメモリ ....................................... 256 MB
メモ
不揮発性メモリの寿命年数や不揮発性メモリの使用のベストプラクティスにつ
いては、ni.com/info で Info Code に「jpb4ua」と入力します。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
44
ni.com/jp
FPGA
NI sbRIO-9605/9623/9633
FPGA タイプ........................................... Xilinx Spartan-6 LX25
フリップフロップ数 ............................. 30,064
6 入力 LUT の数 ...................................... 15,032
DSP48 の数 .............................................. 38
使用可能なブロック RAM.................. 936 K ビット
DMA チャンネル数............................... 5
NI sbRIO-9606/9626/9636
FPGA タイプ........................................... Xilinx Spartan-6 LX45
フリップフロップ数 ............................. 54,576
6 入力 LUT の数 ...................................... 27,288
DSP48 の数 .............................................. 58
使用可能なブロック RAM.................. 2,088 K ビット
DMA チャンネル数............................... 5
ネットワーク
ネットワークインタフェース..................... 10BaseT および 100BaseTX
イーサネット
互換性 ................................................................. IEEE 802.3
通信レート ........................................................ 10 Mbps、100 Mbps、自動交渉
最大ケーブル距離 ........................................... 100 m/ セグメント
RS-232 DTE シリアルポート
ボーレートサポート ...................................... 任意
最大ボーレート ............................................... 230,400 bps
データビット.................................................... 5、6、7、8
ストップビット ............................................... 1、2
パリティ ............................................................ 奇数、偶数、マーク、スペース、
なし
フロー制御 ........................................................ RTS/CTS、XON/XOFF、
DTR/DSR、なし
© National Instruments
45
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
RS-485 シリアルポート
最大ボーレート................................................ 460,800 bps
データビット .................................................... 5、6、7、8
ストップビット................................................ 1、1.5、2
パリティ ............................................................. 奇数、偶数、マーク、スペース、
なし
フロー制御 ........................................................ XON/XOFF
配線モード ........................................................ 4 線式、2 線式、2 線式自動
絶縁電圧、
ポート / アース間 ........................................... なし
組み込み CAN
トランシーバ .................................................... NXP PCA82C251T
最大ボーレート................................................ 1 Mbps
最小ボーレート................................................ 10 kbps
USB ポート
互換性 ................................................................. USB 2.0 高速
最大データレート ........................................... 480 Mb/s
最大電流 ............................................................. 500 mA
内部 RTC
確度...................................................................... 200 ppm、35 ppm（25 ℃時）
VBAT 入力レンジ ............................................ 3.0 ～ 3.6 V（公称）、
3.7 V（最大）
SD ポート
SD カードサポート......................................... SD および SDHC 標準
RIO メザニンカードコネクタ上の 3.3 V デジタル I/O
DIO チャンネル数 .......................................... 96
チャンネルあたりの最大テスト電流 ........ ±3 mA
最大合計電流（すべてのライン）.............. 288 mA
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
46
ni.com/jp
メモ
RMC DIO ラインのパフォーマンスは FPGA、信号の整合性、アプリケーション
タイミングの要件、および RMC の設計に影響されます。標準の SPI アプリケー
ションでは通常これらの要件を満たすことができ、最大 10 MHz までの周波数
を得ることができます。DIO を使用した RMC への接続については、ni.com/
info で Info Code のフィールドに「RMCDIO」と入力します。
入力論理レベル
入力低電圧、VIL ..................................... 0 V（最小）、0.8 V（最大）
入力高電圧、VIH ..................................... 2.0 V（最小）、3.465 V（最大）
出力論理レベル
出力高電圧、VOH
3 mA ソース時 ....................................... 2.4 V（最小）、3.465 V（最大）
出力低電圧、VOL
3 mA シンク時 ....................................... 0.0 V（最小）、0.4 V（最大）
3.3 V デジタル I/O、50 ピン IDC コネクタ上
DIO チャンネル数
NI sbRIO-9623/9626 ........................... 4
NI sbRIO-9633/9636 ........................... 28
チャンネルあたりの最大テスト電流 ....... ±3 mA
最大合計電流（すべてのライン）
NI sbRIO-9623/9626 ........................... 12 mA
NI sbRIO-9633/9636 ........................... 84 mA
入力論理レベル
入力低電圧、VIL ..................................... 0 V（最小）、0.8 V（最大）
入力高電圧、VIH ..................................... 2.0 V（最小）、5.25 V（最大）
出力論理レベル
出力高電圧、VOH
3 mA ソース時 ....................................... 2.4 V（最小）、3.465 V（最大）
出力低電圧、VOL
3 mA シンク時 ....................................... 0.0 V（最小）、0.4 V（最大）
© National Instruments
47
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
アナログ入力の特性
NI sbRIO-9623/9633
チャンネル数 .................................................... 16、シングルエンド
ADC 分解能 ...................................................... 12 ビット
全体の最大サンプルレート ......................... 500 kS/s
入力レンジ ........................................................ 0 ～ 5 V（公称）
入力インピーダンス
電源オン、アイドル .............................. 250 MΩ
500 kS/s 集録時 ...................................... 325 kΩ
電源オフ / 過負荷................................... 1 kΩ
過電圧保護 ........................................................ なし
Al 確度
測定条件
読み取りの割合
（ゲイン誤差）
レンジの割合 *
（オフセット誤差）
標準 (25 ℃、±5 ℃ )
0.11%
0.03%
最大（-40 ～ 85 ℃）
0.55%
0.16%
*
メモ
レンジ = 5 V
周囲温度の測定については、「設置環境」セクションを参照してください。
INL........................................................................ レンジの ±0.024%
DNL ..................................................................... レンジの ±0.024%
入力帯域幅 (-3 dB)......................................... 6 MHz
NI sbRIO-9626/9636
チャンネル数 .................................................... 16（シングルエンド）または 8
（差動）
ADC 分解能 ...................................................... 16 ビット
全体の最大サンプルレート ......................... 200 kS/s
入力レンジ ........................................................ ±10 V、±5 V、±2 V、±1 V
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
48
ni.com/jp
最大動作電圧（信号 + コモンモード）
レンジ
動作電圧
10 V
±11 V
5V
±10.5 V
2V
±9 V
1V
±8.5 V
入力インピーダンス
電源オン.................................................... > 1 GΩ（100 pF と並列）
電源オフ / 過負荷 .................................. 2.3 kΩ（最小）
過電圧保護
電源オン.................................................... ±25 V（最大 2 つの AI ピン）
電源オフ.................................................... ±15 V
Al 確度
測定条件
レンジ
読み取りの割合
（ゲイン誤差）
レンジの割合
（オフセット
誤差）
1V
標準 (25 ℃、±5 ℃ )
2V
5V
0.007%
0.042%
10 V
最大（-40 ～ 85 ℃）
0.007%
0.007%
0.008%
1V
0.380%
0.179%
2V
0.360%
0.138%
5V
0.348%
0.113%
10 V
0.344%
0.105%
ゲインドリフト ............................................... 読み取り値の 12 ppm/ ℃
オフセットドリフト ...................................... レンジの 4 ppm/ ℃
AI ノイズ
レンジ
動作電圧
10 V
200 μVRMS
5V
105 μVRMS
2V
45 μVRMS
1V
30 μVRMS
INL ....................................................................... ± レンジの 64 ppm（最大）
DNL..................................................................... ミッシングコードなしを保証
© National Instruments
49
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
CMRR、DC ～ 60 Hz ................................... -80 dB
入力帯域幅（-3 dB）....................................... 600 kHz（標準）
整定誤差（複数チャンネルスキャン）...... ±60 ppm ステップサイズ
（標準）
クロストーク（10 kHz）............................... -70 dB
標準パフォーマンスグラフ
110
105
CMRR (dB)
100
95
90
85
1 V 䝺䞁䝆
2 V 䝺䞁䝆
5 V 䝺䞁䝆
10 V 䝺䞁䝆
80
75
70
10
100
1000
10000
100000
1000000
࿘Ἴᩘ㻌(Hz)
1
ṇつ໬䛥䜜䛯ಙྕ᣺ᖜ(dB)
0
–1
–2
–3
–4
–5
–6
–7
–8
1000
10000
࿘Ἴᩘ (Hz)
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
50
ni.com/jp
⺋Ꮕ䋨䉴䊁䉾䊒䉰䉟䉵䈱ppm䋩
100000
10000
1000
100
10
100
1000
10000
100000
䉸䊷䉴䉟䊮䊏䊷䉻䊮䉴 (Ω)
アナログ出力特性
NI sbRIO-9623/9633
チャンネル数.................................................... 4
DAC 分解能 ..................................................... 12 ビット
最大アップデートレート1 ............................ 336 kS/s
レンジ ................................................................. 0 ～ 5 V
出力インピーダンス ...................................... 13 Ω（標準）、27 Ω（最大）
電流駆動 ............................................................ ±1 mA/ チャンネル（最大）
保護 ..................................................................... グランドへ短絡
電源投入時状態2 ............................................. 0 V
AO 確度
読み取りの割合
（ゲイン誤差）
レンジの割合 *
（オフセット誤差）
標準 (25 ℃、±5 ℃ )
0.12%
0.02%
最大（-40 ～ 85 ℃）
0.80%
0.12%
測定条件
*
レンジは 5 V です。
1
これは、FPGA のトップレベルクロックを 40 MHz に設定した状態で、ループで 1 つの AO チャンネルを実行したときの最大
アップデートレートです。
2 電源が投入されると、アナログ出力のインピーダンスは FPGA が最初にロードされるまで高インピーダンスを保持します。
FPGA がロードされるとアナログ出力は 0 V を駆動する低インピーダンスソースになります。インピーダンスが高から低へ移
行する間、出力は通常 60 μs ほどグリッチが発生します。このグリッチの大きさは、負荷のキャパシタンスに反比例します。
300 pF 負荷でのピークは通常 0.25 V です。
© National Instruments
51
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
メモ
ローカル周囲温度の測定については、「設置環境」セクションを参照してくださ
い。
INL........................................................................ レンジの ±0.018%（最大）
容量性駆動 ........................................................ 1 nF（標準）
スルーレート .................................................... 0.75 V / μsec（標準）
NI sbRIO-9626/9636
チャンネル数 .................................................... 4
DAC 分解能 ...................................................... 16 ビット
最大アップデートレート1 ............................ 336 kS/s
レンジ ................................................................. ±10 V
オーバーレンジ動作電圧
最小 ............................................................. 10.3 V
標準 ............................................................. 10.6 V
最大 ............................................................. 10.9 V
出力インピーダンス ....................................... 0.4 Ω（標準）
電流駆動 ............................................................. ±3 mA/ チャンネル（最大）
保護...................................................................... グランドへ短絡
電源投入時状態2 .............................................. 0 V
AO 確度
読み取りの割合
（ゲイン誤差）
レンジの割合 *
（オフセット誤差）
標準 (25 ℃、±5 ℃ )
0.09%
0.02%
最大（-40 ～ 85 ℃）
0.50%
0.20%
測定条件
*
レンジは 10 V です。
ゲインドリフト................................................ 読み取り値の 23 ppm/ ℃
オフセットドリフト ....................................... レンジの 5.4 ppm/ ℃
INL........................................................................ レンジの ±194 ppm（最大）
DNL ..................................................................... レンジの ±16 ppm（最大）
1
これは、FPGA のトップレベルクロックを 40 MHz に設定した状態で、ループで 1 つの AO チャンネルを実行したときの最大
アップデートレートです。
2 アナログ出力が初期化するとき、約 20 μs の間グリッチ（1.3 V でピーク、標準）が発生します。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
52
ni.com/jp
容量性駆動 ........................................................ 1.5 nF（標準）
スルーレート.................................................... 3.7 V / μsec（標準）
整定時間（100 pF 負荷、320 μV まで）
FS ステップ .............................................. 50 μs
2 V ステップ ........................................... 12 μs
0.2 V ステップ ........................................ 9 μs
所要電力
NI sbRIO デバイスでは電源が電源コネクタに接続されている必要があり
ます。電源コネクタの位置については、図 2 を参照してください。電源の
接続については、
「NI sbRIO デバイスに電源を入れる」セクションを参照
してください。
注意
電力制限を超えると、デバイスで予期せぬ動作が発生することがあります。
推奨電源 ............................................................ 30VDC ( 最大 55 W)
電源電圧レンジ ............................................... 9 ～ 30 VDC1
NI sbRIO デバイスで電源に要求される合計電力はデバイスがどのように
使用されるかに大きく依存し、次の公式を用いて概算できます。
合計所要電力 = Pint + PDIO + P5V + PUSB
Pint は、NI sbRIO デバイスの内部動作による消費電力で、統合 I/O
機能を含む
PDIO は、RMC、MIO、または DIO コネクタ全体での 3.3 V DIO
ラインによる消費電力
P5V は、RMC または MIO コネクタ全体での 5 V 電圧出力による
消費電力
P3.3V は、RMC コネクタ全体での 3.3 V 電圧出力による消費電力
PUSB は、USB ポートに差し込まれているデバイスの消費電力
PSD は、SD スロットに差し込まれている SD カードの消費電力で
す。
PAO は、MIO コネクタ全体でのアナログ出力の消費電力です。
1
NI sbRIO デバイスは 30 V 電源よりも 9 V 電源の方が 1 ～ 2% ほど効率が上がります。
© National Instruments
53
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
最大消費電力の各コンポーネントを計算する場合、次の効率要素を使用す
る必要があります。
η3.3 V、ηDIO および ηSD = 80%
η5 V および ηUSB = 90%
ηAO = 50%
PAO は、MIO コネクタ全体でのアナログ出力の消費電力です。
メモ
過渡状態および起動状態を考慮して計算 / 測定された合計消費電力に 10% を追
加します。
最大 Pint .............................................................. 表 13 を参照してください。
最大 PDIO ............................................................ 合計 DIO 電流 x 3.3 V / 0.8
最大 P5V .............................................................. 合計 5V 電流 x 5 V / 0.9
最大 P3.3V............................................................ 合計 3.3 V 電流 x 3.3 V / 0.8
最大 PUSB............................................................. 合計 USB 電流 x 5 V / 0.9
最大 PSD1 ............................................................ 合計 SD 電流 x 3.3 V / 0.8
最大 PAO
NI sbRIO-9623/9633 ........................... 合計 AO 電流 x 5 V / 0.5
NI sbRIO-9626/9636 ........................... 合計 AO 電流 x 15 V / 0.5
表 13
モデル
1
Pint
NI sbRIO デバイスの最大電力レベル
PDIO
P5V
P3.3V
PUSB
NI sbRIO-9605
5.66 W
N/A
NI sbRIO-9606
8.10 W
2.78 W
NI sbRIO-9623
7.50 W
NI sbRIO-9626
11.86 W
NI sbRIO-9633
9.04 W
NI sbRIO-9636
11.86 W
1.79 W
1.36 W
8.33 W
0.41 W
PSD
N/A
N/A
PAO
N/A
0.04 W
0.3 W
N/A
2.78 W
0.83 W
0.04 W
0.3 W
SD 仕様では、SD カード用に最大 200 mA の電流を引き込むことが可能です。SD カードが最大電流引き込み値を指定していな
い場合、200 mA であると想定してください。
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
54
ni.com/jp
所要電力計算の例
5 V 出力から 1 A の電流、3.3 V 出力から 100 mA の電流、3.3 V DIO ピ
ンを介した 30 mA 合計電流を引き込んでいる RMC ボード、および
200 mA を引き込んでいる USB デバイスを搭載した NI sbRIO-9606 で
は、合計所要電力を次のように計算します。
Pint = 8.10 W
P3.3V = 0.41 W
PDIO = 0.12 W
P5V = 5.56 W
PUSB = 1.11 W
過渡条件を考慮して 10% を追加した場合、15.55 W × 1.1 = 17.11 W
合計所要電力 = 17.11 W
メモ
これらの計算は、NI sbRIO デバイスシステムの最大所要電力を概算するためで
す。特定のアプリケーションの消費電源を正確に推測するには、意図する使用の
環境下でアプリケーションを実行しているボードを直接測定することを推奨し
ます。
NI sbRIO-9605
消費電力（RMC ソース時）............... 19.1 W（最大）
NI sbRIO-9606
消費電力（RMC ソース時）............... 25.4 W（最大）
NI sbRIO-9623
消費電力（RMC ソース時）............... 21.7 W（最大）
NI sbRIO-9626
消費電力（RMC ソース時）............... 29.9 W（最大）
NI sbRIO-9633
消費電力.................................................... 21.9 W（最大）
NI sbRIO-9636
消費電力.................................................... 24.7 W（最大）
© National Instruments
55
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
設置環境
NI sbRIO デバイスは、屋内での使用を意図して設計されています。
デバイス付近のローカル周囲温度
（IEC 60068-2-1、IEC 60068-2-2）
NI sbRIO-960x........................................ -40 ～ 85 ℃
NI sbRIO-962x........................................ -40 ～ 85 ℃
NI sbRIO-963x........................................ -40 ～ 85 ℃
メモ
PCB の両サイドでボードの表面から 5 mm（0.2 in.）の位置に熱電対をおいて
周囲温度を測定します。FPGA、プロセッサ、ボードの端などの高温のコンポー
ネントに熱電対を当てないように注意してください。そうすると測定値が不正
確になる可能性があります。周囲温度に加えて、コンポーネントのケース温度も
推奨されている最大ケース温度を超えないようにする必要があります。
コンポーネントの最大ケース温度
表 14
コンポーネントの最大ケース温度
コンポーネント *
製造元
最大ケース温度
FPGA
Xilinx
93 ℃
プロセッサ
Freescale
107 ℃
DDR メモリ
Micron
97 ℃
NAND フラッシュ
Micron
90 ℃
*
コンポーネントの位置については図 2 を参照
メモ
システムによっては、最大許容温度範囲に収まるようにヒートシンクや通気が
必要な場合もあります。NI sbRIO デバイスに取り付けられるヒートスプレッダ
を National Instruments から入手することも可能です。ヒートスプレッダは
NI 9695（製品番号 : 153901-01）です。
メモ
NI sbRIO システムの伝熱能力に影響を与える環境および設計の要因例および情
報については、ni.com/info で Info Code に「sbriocooling」と入力して
ください。
保管温度
（IEC 60068-2-1、IEC 60068-2-2）............ -40 ～ 85 ℃
動作時の相対湿度
（IEC 60068-2-56）........................................... 10 ～ 90% RH（結露なきこと）
保管時の相対湿度
（IEC 60068-2-56）........................................... 5 ～ 95% RH（結露なきこと）
最大使用高度 .................................................... 5,000 m
汚染度（IEC 60664）..................................... 2
NI sbRIO-960x/962x/963x OEM 操作手順および仕様
56
ni.com/jp
物理特性
重量
NI sbRIO-9605 ....................................... 85 g（2.998 oz）
NI sbRIO-9606 ....................................... 89 g（3.139 oz）
NI sbRIO-9623 ....................................... 123 g（4.24 oz）
NI sbRIO-9626 ....................................... 133 g（4.69 oz)
NI sbRIO-9633 ....................................... 131 g（4.62 oz）
NI sbRIO-9636 ....................................... 132 g（4.66 oz）
安全電圧
必ずこの制限内の電圧だけを接続してください。
V/C 端子間 ....................................................... 30 VDC（最大）、
Measurement Category I
Measurement Category I は、MAINS 電圧と呼ばれる配電システムに直
接接続されていない回路上で実行される測定用です。MAINS は、装置に電
力を供給する危険活電電源供給システムです。また、特別に保護された 2
次回路からの電圧測定に使用します。そのような電圧測定には、信号レベ
ル、特殊ハードウェア、エネルギー制限されたハードウェアの一部、安定
化低電圧ソースから電力供給される回路、および電子装置が含まれます。
注意
Measurement Category II、III、または IV の信号を、システムに接続したり測
定しないでください。
環境管理
ナショナルインスツルメンツは、環境に優しい製品の設計および製造に努
めています。NI は、製品から特定の有害物質を除外することが、環境およ
び NI のお客様にとって有益であると考えています。
環境の詳細な情報については、ni.com/environment（英語）の
Minimize Our Environmental Impact（英語）を参照してください。こ
のページには、ナショナルインスツルメンツが準拠する環境規制および指
令、およびこのドキュメントに含まれていないその他の環境に関する情報
が記載されています。
© National Instruments
57
NI sbRIO-960x/962x//963x OEM 操作手順および仕様
廃電気電子機器（WEEE）
欧州のお客様へ 製品寿命を過ぎたすべての製品は、必ず WEEE リサイクルセンターへ
送付してください。WEEE リサイクルセンターおよびナショナルインスツルメンツの
WEEE への取り組み、および廃電気電子機器の WEEE 指令 2002/96/EC 準拠について
は、ni.com/environment/weee（英語）を参照してください。
⬉ᄤֵᙃѻક∵ᶧ᥻ࠊㅵ⧚ࡲ⊩ ˄Ё೑ RoHS˅
Ё೑ᅶ᠋ National Instruments ヺড়Ё೑⬉ᄤֵᙃѻકЁ䰤ࠊՓ⫼ᶤѯ᳝ᆇ⠽䋼ᣛҸ (RoHS)DŽ
݇Ѣ National Instruments Ё೑ RoHS ড়㾘ᗻֵᙃˈ䇋ⱏᔩ ni.com/environment/rohs_chinaDŽ
(For information about China RoHS compliance, go to ni.com/environment/rohs_china.)
サポート情報
技術サポートリソースの一覧は、ナショナルインスツルメンツのウェブサ
イトでご覧いただけます。ni.com/jp/support では、トラブルシュー
ティングやアプリケーション開発のセルフヘルプリソースから、ナショナ
ルインスツルメンツのアプリケーションエンジニアの E メール / 電話の連
絡先まで、あらゆるリソースを参照することができます。
ナショナルインスツルメンツでは、米国本社（11500 North Mopac
Expressway, Austin, Texas, 78759-3504）および各国の現地オフィスに
てお客様にサポート対応しています。日本国内でのサポートについては、
ni.com/jp/support でサポートリクエストを作成するか、0120-527196
（フリーダイヤル）または 03-5472-2970（大代表）までお電話ください。
日本国外でのサポートについては、ni.com/niglobal（英語）の
「Worldwide Offices」セクションから、お問い合わせ先、サポート電話
番号、電子メールアドレス、現在実施中のイベントに関する最新情報を提
供する各支社のウェブサイトにアクセスできます。
National Instruments の商標の詳細については、ni.com/trademarks に掲載されている「NI
Trademarks and Logo Guidelines」をご覧下さい。本文書中に記載されたその他の 製品名および企業名
は、それぞれの企業の商標または商号です。National Instruments の製品 / 技術を保護する特許について
は、ソフトウェアで参照できる特許情報 ( ヘルプ→特許情報 )、メディアに含まれている patents.txt
ファイル、または「National Instruments Patent Notice」（ni.com/patents）のうち、該当するリソー
スから参照してください。ナショナルインスツルメンツの輸出関連法規遵守に対する方針について、また
必要な HTS コード、ECCN、その他のインポート / エクスポートデータを取得する方法については、「輸
出関連法規の遵守に関する情報」（ni.com/legal/export-compliance）を参照してください。
© 2011–2013 National Instruments. All rights reserved.
373378C-0112
2013 年 2 月