XC9536 ISPデモ・ボード

XC9536 ISP デモ・ボード
XAPP078（バージョン 1.0 ）
アプリケーション・ノート
概要
このアプリケーション・ノートに記述されるデモ・ボードは、
XC9500 CPLDファミリのインシステム・プログラミング
（ ISP）機能をデモンス
トレーションするためのツールです。
ザイリンクス・ファミリ
XC9500
はじめに
ザイリンクスが提供しているダウンロード用ソフトウェアのEZTag
を用いると、
XC9500デバイスは全て、
デバイスPCボードに実装
された状態でプログラムすることが可能です。EZTagを使用し
XC9500デバイスのプログラム、検証、消去及びファンク
ますと、
ション・テストが可能です。XC9536デバイスを用いたISP デモ・
ボードの回路図が図１に示されています。
デザインの説明
以下に述べるように、
このデモ・ボードには二種類のバージョンが
555タイプの表面実装型タイマを
あります。双方のバージョンとも、
使用し、
動作スピードが14 Hzになるように抵抗とキャパシタの値
がセットされています。
この発振器がXC9536内に作られた簡単
なテスト
・デザイン回路
（ジョンソン・カウンタ）
をクロック駆動します。
このカウンタは、
動作を検証するためにLEDを駆動します。次に
示すように、
デモ・ボードには二種類のバージョンがあります：
• FAEバージョン - このFAE向のXC9536 ISPデモ・ボードは
プラスチックのケースに収められ、
このなかにはプリント回路基
9Vバッテリ、5Vレギュレータ、
フィルタ用キャパシ
板（PCB）、
タ、及びオン／オフ・スイッチが含まれています。
• カスタマ・バージョン - このカスタマ向の XC9536 ISP デモ・
ボードは、
プロトタイプ用領域が追加されていることを除き、
FAE バージョンと同じです。
また、
このカスタマ・バージョンに
5Vレギュレータ、
フィルタ用キャパシタ、
及
は、
ケース、
バッテリ、
びオンオフ・スイッチは実装されていません。
双方のプリント回路基板は、
XC9536 44ピンVQFP パッケージ、
2
個のバイパス用キャパシタ、
8 個の LEDと電流制限抵抗、
及び
JTAGケーブルを装着するためのヘッダにより構成されています。
ISPデモ・ボードの両方のバージョンとも、
J2パッドを介して外部から
レギュレートされた+5V電源を供給することができます。U2の場所
C4の場所に22μF以上のフィルタ用キャパシ
に+5Vレギュレータ、
7Vから12Vの外部 DC電圧をJ3の場所
タが実装されていれば、
に供給して 5V のレギュレートされた電圧を得ることができます。
FAE バージョンでは、
ここに9V のバッテリが装着されています。
このプリント回路基板では、SW1の場所にDPDTスイッチかジャ
ンパー線のいずれかを使用することができます。
このスイッチは、
外部 DC 電源と+5Vレギュレータを接続したり、切り離したりす
るのに使われます。
XAPP078 April, 1997 (Version 1.0)
1
XC9536デバイスの全てのピンは、
1から44までの番号が付けら
れたプリント回路基板上のスルーホール・パッドに接続されてい
（中心間間隔 0.10インチ）
ます。ヘッダ用の0.025インチ角ポスト
をこれ等の場所に取り付けて、
プラグ・オン・ジャンパーあるいは
ワイヤ・ラッピングの為の接続点とすることができます。
カスタマ・バージョンのプロトタイプ用領域には 299 個のホール
があり、
追加回路のために使われます。
このホー
（13行×23列）
中心間間隔は 0.10インチで
ル（穴）の直径は 0.038インチで、
す。
これ等の二組のホールは、
プロトタイプ用領域の左側に沿っ
た +5VとGNDラインに接続されます。
図２は、
ジョンソン・シフト・カウンタを記述するのに使用される
ABEL コードを示しています 。これはザイリンクス XABELCPLDソフトウェアを用いて生成され組み込まれたものです。こ
の参照用のデザインをそのまま使ってもいいですし、
このデザイ
ンを必要に応じて変更することもできます。図３は、
ザイリンクスの
Foundationシリーズ・ソフトウェアを用いて、同じデザインを
VHDL で行ったものです。
パーツ・リスト
全てのパーツを実装
ISPデモ・ボードのFAE向のバージョンは、
することで完全なものとなっています。
カスタマ向のバージョンに
は、電源用のコンポーネントが含まれていません。
これ等のもの
は、
表１に示すようにDigi-Key社から購入することができます。
表１：Digi-Key 社のパーツ・リスト
Qty.
1
1
1
Description
DPDT Switch, right angle
5V, 1A, low dropout reg.
22uf, 16V, Tantalum cap.
Digi-Key Part
Ref.
No.
SW1
EG1909
U2 LM2940CT-5.0
C4
P2040
Digi-Key 社の住所は、701 Brooks Ave. South, Thief
River Falls, MN 56701-0677, Tel: 800-344-4539, Fax: 218681-3380,（ http://www.digikey.com ）.
カスタマ向バージョンのプリント基板は、
SERPAC社製プラスチッ
こ
ク・ケース、
モデルH-65 ACに合うように設計されています。
のケースは、SERPAC 社、619 Commercial Ave., Covina,
CA 91723, Tel: 818-331-0517, Fax: 818-331-8584,（http:/
/www.serpac.com）から購入することができます。
1-55
XC9536 ISPデモ・ボード
SW1
60mA
ON
9V BATTERY
J3
+9V
OFF
U2
J2
LM2940
C2
+5V
0.1uF
C4
33 32 31 30 29 28 27 26 25 24 23
+
22uF
35
0.1uF
GTS2
VCC
GTS1
I/O
I/O
I/O
I/O
I/O
I/O
GCK1
GCK2
36
37
VCC
39
GND
40
TCK
41
TDO
42
TDI
43
TMS
21
I/O
I/O
I/O
I/O
I/O
GND
I/O
VCC
I/O
I/O
I/O
U1
XC9536
GCK3
I/O
I/O
GND
I/O
I/O
I/O
I/O
TDI
TMS
TCK
38
J1
22
GSR
I/O
I/O
I/O
I/O
I/O
I/O
VCC
GND
TDO
I/O
34
C1
20
19
18
R1
D1
R2 470
D2
R3 470
D3
R4 470
D4
R5 470
D5
470
17
16
R6
D6
470
15
14
13
R7
D7
R8 470
D8
470
12
44
1
2
3
4
5
6
7
8
9
10 11
R9
1M
U3
1
2
3
C3
.047uF
4
GND
VCC
TRIG
DISCH
OUT
THRES
RESET CONT
8
7
6
5
TLC555
図１：ISP デモ・ボードの回路図
1-56
XAPP078 (Version 1.0)
module jcounter
Title 'Johnson Shift Counter'
Declarations
clk PIN 43;
// GCK1 on XC9536 CPLD
!q0 pin 22 istype 'reg';
// LED
!q1 pin 21 istype 'reg';
// LED
!q2 pin 20 istype 'reg';
// LED
!q3 pin 19 istype 'reg';
// LED
!q4 pin 18 istype 'reg';
// LED
!q5 pin 16 istype 'reg';
// LED
!q6 pin 14 istype 'reg';
// LED
!q7 pin 13 istype 'reg';
// LED
q = [q7..q0];
// LED Bus Declaration
1
Equations
//Johnson Shift Counter description
q.clk = clk;
q0 := !q7; q1 := q0; q2 := q1; q3 := q2;
q4 := q3;
q5 := q4; q6 := q5; q7 := q6;
end jcounter
図２：ジョンソン・カウンタに対する ABEL コード
XAPP078 (Version 1.0)
1-57
XC9536 ISPデモ・ボード
library IEEE;
use IEEE.std_logic_1164.all;
library metamor;
use metamor.attributes.all;
entity jcounter is
port (
clk:in STD_LOGIC;
Dout:buffer STD_LOGIC_VECTOR (7 downto 0)
);
-- Can use attributes to assign pin locations in Foundation VHDL
attribute pinnum of Dout:signal is "p13,14,16,18,19,20,21,22";
end jcounter;
architecture jcounter_arch of jcounter is
begin
process (CLK)
begin
if CLK'event and CLK='1' then--CLK rising edge
Dout(7 downto 1) <= Dout(6 downto 0);--Shift register
Dout(0) <= not Dout(7);--Last bit inverted back into first bit
end if;
end process;
end jcounter_arch;
図３：ジョンソン・カウンタに対する VHDL コード
1-58
XAPP078 (Version 1.0)