AKD5393 Japanese Manual

ASAHI KASEI
[AKD5393 Rev.A]
AKD5393
Evaluation board Rev.A for AK5393
概 要
AKD5393は、プロ・オーディオ用 24ビットA/Dコンバータ、AK5393の評価用ボードです。入力バッファ回路を内蔵
し、ディジタルインターフェイスにも対応しており、光コネクタを介してディジタルオーディオ機器とインタフェイス可能で
す。さらに、当社のD/Aコンバータ評価用ボードとダイレクトにインタフェースが可能です。
■ オーダリングガイド
AKD5393 --- AK5393評価用ボード
機 能
• アナログ入力差動バッファ回路内蔵
• クロック発生回路内蔵
• 2種類のインタフェースを装備
１） 当社D/A評価用ボードと10ピンフラットケーブルによりダイレクトにインタフェース
２）DITにより、光出力が可能
• 外部クロック用BNCコネクタ
+15V -15V
+5V GND +3.3V
CS8402
(DIT)
Lch
Rch
Input
Buffer
Opt Out
D/A Data
AK5393
10pin Header
Clock
Generator
* 回路図、パターン図は文末に添付。
<KM059102>
2005/12
-1-
ASAHI KASEI
[AKD5393 Rev.A]
■ 入力バッファ回路
ボード上には反転・反転回路によるゲイン-10dBの差動入力回路を実装しています。AIN+/-間の10nF(Cin)は、変調
器のクロックフィードスルーを取るためのコンデンサです。また、22Ωとあわせて約360kHzのカットオフをもつLPFになっ
ています。前段アンプは約370kHzのカットオフをもつLPFになっています。
外部からのアナログ信号は、BNCまたはキャノンコネクタから入力することが出来ます。
4.7k
910
VP+
4.7k
Analog In
+
8.1Vpp
VP-
47µ
3k
VA+
22
+
Bias
2.45Vpp
AIN+
910
NJM5532
47µ
AK5393
470p
10n
470p
3k
22
-
VA=±5V
AIN-
+
VP=±15V
10k
Bias
Bias
2.45Vpp
CAL
+
10k
10µ
0.1µ
"L" at self calibration
ZCAL
図1. 入力バッファ回路例
1: BNCコネクタを使用する場合
[JP2,JP3,JP4,JP5]: ショート
[R11,R18]: オープン
[R10,R19]は信号源の出力インピーダンスに合わせて適当な値にして下さい。
2: キャノンコネクタを使用する場合
[JP2,JP3,JP4,JP5]: オープン
[R10,R11,R18,R19]は信号源の出力インピーダンスに合わせて適当な値にして下さい。
※ 当社では回路例の使用によるトラブルについて一切の責任は負いません。
■ 電源及びデカップリングについて
AK5393ではディジタルノイズのカップリングを最小限に抑えるため、VAとVDを分けてデカップリングします。VAには
システムのアナログ電源を供給します。VAとVDの配線はシステム電源の根本から分けて下さい。
デカップリングコンデンサはAK5393にできるだけ近づけて配置します。特にVREFL/Rピンのセラミックコンデンサは
近づけて下さい。
<KM059102>
2005/12
-2-
ASAHI KASEI
[AKD5393 Rev.A]
■ ボードの操作手順
① 電源の配線
VP+ = +15V, VP- = -15V, VA+ = +5V, VD+ = +3.3V∼5.25V, AGND = DGND = 0V.
配線は電源の根本から分けて下さい。
② 評価モードとジャンパピンの設定（次項参照）
多様な評価状況を想定して多数のジャンパピンがあります。
間違いなく設定して下さい。
③ DIPスイッチの設定（次項参照）
DITの設定です。特にAK5393の動作には関係ありません。
④ 電源投入
電源投入後、必ず一度リセット
（SW4をL側）を行ってください。
⑤ 動作中のリセットはSW4で行います。
下方へ倒すとリセットされ、上方へ倒すとリセット解除されます。
（注）実験中クロックを止めるときは必ずリセット状態で行ってください。
AK5393は内部にダイナミックロジックを使用しておりデバイスの破壊につながります。
■ 評価モードとジャンパピンの設定
1. 評価モード
対応可能な評価モード
① 当社D/Aボード上の10ピンコネクタ(PORT2)を使用した評価
② DIT（光コネクタ）を使用した評価（出荷時設定）
③ マスタクロックを含む全インタフェース信号を外部から供給
④ マスタクロックを含む全インタフェース信号をPORT2から外部へ供給
① 当社D/Aボード上の10ピンコネクタ(PORT2)を使用した評価
当社D/Aの評価ボードをPORT2に接続して評価出来ます。
[スレーブモード動作]
JP9
LR
JP12
JP7
JP11
BC
EXT
XTL
XTE
MCLK
図2. ジャンパの設定 (D/A)
<KM059102>
2005/12
-3-
ASAHI KASEI
[AKD5393 Rev.A]
② DIT（光コネクタ）を使用した評価
PORT1を使用します。光コネクタ(TOTX174)からA/D変換データを送信できます。当社D/Aの評価ボードや
ディジタルアンプ等と接続できます。AK5393のSMODE1,SMODE2ピンの設定に対応してジャンパピンの
設定も2種類あります。PORT2からもインタフェース信号が出力されます（④参照）。外部クロックを使用する
場合はJP11(MCLK)をEXTに変更してJP12(XTE)をショートして下さい。
[スレーブモード] （出荷時設定）
JP9
LR
JP7
BC
JP11
JP12
EXT
XTL
XTE
MCLK
[マスタモード]
JP9
LR
JP7
BC
JP12
JP11
EXT
XTL
XTE
MCLK
図3. ジャンパの設定(DIT)
③ マスタクロックを含む全インタフェースを外部からPORT2へ供給 [スレーブモード動作]
AK5393に必要な信号を全て外部からPORT2を通して供給する場合に以下の設定にして下さい。
JP9
LR
JP7
BC
JP11
JP12
EXT
XTL
XTE
MCLK
図4. ジャンパの設定(EXT)
④ マスタクロックを含む全インタフェース信号をPORT2から外部へ供給 [マスタ、スレーブモード動作いずれも可]
AK5393に必要な信号を全て外部へPORT2を通して出力する場合に②の設定にして下さい。ただし、②のスレー
ブモードの場合、FSYNCのみ入力になります。
※ 倍速サンプリング(fs=96kHz)の設定
倍速で動作させるにはDFS="H"にし、MCLK=128fs, BICK=64fs(max)で供給してやる必要があります。BICK,
LRCKをボード上の74HC4040から供給する場合は水晶発振器を24.576MHzにしてJP14(MCLK2)を128fs側に
してください。
<KM059102>
2005/12
-4-
ASAHI KASEI
[AKD5393 Rev.A]
2. ビットクロック(BCF)の設定
JP8
128
64
BCF
[JP8] SCLKの分周比を設定します。
128: 128fs,
64: 64fs
※倍速時は64fsにしてください。
3. ジャンパとDIP-SWの設定と説明
AK5393のシリアルインタフェースに合わせてCS8402のデータフォーマットを設定します。
SMODE2 SMODE1 8402
AKD5393
(SW2-5)
(SW2-4)
(SW2-1)
Data Format
Slave mode
ON
ON
ON
Mater mode
ON
OFF
OFF
I2S Slave mode
OFF
ON
OFF
I2S master mode
OFF
OFF
OFF
表1. AK5393, CS8402シリアルデータインタフェース対応表
BCF
(JP6)
F
R
R
R
LRP
(JP10)
H
L
H
H
*DIP-SW is ON=”L”
OFF=”H”
[SW2-1]: CS8402のデータフォーマット
ON: 前詰め24bit
OFF: I２S互換
[JP6]: SCLKの極性を設定します。
F: AK5393のSLCKと反対の極性
R: AK5393のSCLKと同じ極性
[JP10]: LRCKの極性を設定します。
L: AK5393のLRCKと反対の極性
H: AK5393のLRCKと同じ極性
4. その他の設定
No.
1
2
3
4
5
6
PIN
ON
OFF
8402
See the Table1.
DFS
48k
96k
HPFE
disable
enable
Seethe Table 1.
SM1
SM2
CALMODE VCOM
AIN
表2. DIP-SW2の設定
※ DIP-SW2 は ON="L", OFF="H"です。
→サンプリングレートの選択
→AK5393 の HPF の選択ピン.
→AK5393 のｵﾌｾｯﾄｷｬﾘﾌﾞﾚｰｼｮﾝに使う基準信号を選択
VCOM:VCOML,VCOMR pin
AIN: アナログ入力ピン (AINL±,AINR±)
[JP13] AK5393のVAピンのアナログ電源の選択
Open: 電源端子(VA+)から供給
Short: 三端子レギュレータ(+5V)から供給（VA+の電源端子は無接続にして下さい。）
■ トグルスイッチの動作
[SW3] CS8402のリセット。上方に倒すとCS8402の内部カウンタがリセットされ、バイフェーズ信号は出力されません。
動作中は下方に倒します。
[SW4] AK5393のリセット。動作中は上方に倒します。
<KM059102>
2005/12
-5-
ASAHI KASEI
[AKD5393 Rev.A]
■ ＤＩＰスイッチの設定（出荷時は民生モードになっています。）
CS8402のCビットの設定を行うDIPスイッチ(SW1)です。AK5393の評価には直接関係ありませんが、DITを使用する
場合は適切に設定して下さい。詳細についてはCS8402のデータシートを参照下さい。
スイッチ No.
8
7, 6
5
4
3
1, 2
スイッチ No.
8
7
<出荷時>
6
<出荷時>
5
<出荷時>
3, 4
<出荷時>
1, 2
<出荷時>
内容
OFF=0, ON=1
PRO = 0
プロモード, C0=1
C6 , C7
C6, C7 – サンプリング周波数
11
00 – 指定なし。既定値は48kHz。
10
01 – 48kHz
01
10 – 44.1kHz
00
11 – 32kHz
C9
C8, C9, C10, C11 – チャネルモードの1ビット
1
0000 – 指定なし。既定値はステレオ。
0
0100 – ステレオモード
C1
C1 – オーディオ用途の区分指定
1
0 – オーディオモード
0
1 – オーディオ以外
TRNPT
トランスペアレントモード
0
0 – 通常動作
1
1 – トランスペアレントモード
EM1, EM0
C2, C3,C4 – エンファシス
11
000 – 指定なし。既定値はエンファシスなし。
10
100 – エンファシスなし
01
110 – 50/15usec
00
111 – CCITT J.17
表3.．CS8402の設定−プロモード
OFF=0, ON=1
内容
PRO = 1
C2
1
0
C3
1
0
C15
1
0
FC1, FC0
00
01
10
11
C8 , C9
11
10
01
00
民生モード, C0=0 <出荷時>
C2 – コピー
0 – コピー禁止
1 – コピー許可
C3, C4, C5 – エンファシス
000 – エンファシスなし
100 – 50/15usec
C1 – 世代表示
0 – 規格参照
1 – 規格参照
C24, C25, C26, C27 – サンプリング周波数
0000 – 44.1kHz
0100 – 48kHz
1100 – 32kHz
0000 – 44.1kHz, CDモード
C8 – C14 – カテゴリコード
0000000 – ゼネラル
0100000 – PCMエンコーダ/デコーダ
1000000 – CD
1100000 – DAT
表4.．CS8402の設定−民生モード
<KM059102>
2005/12
-6-
ASAHI KASEI
[AKD5393 Rev.A]
AK5393 Measurement Result
[Measurement condition]
• Measurement unit
: ROHDE & SCHWARZ, UPD04
• fs
: 48kHz, 96kHz
• BW
: 20Hz∼20kHz (fs=48kHz), 40Hz∼40kHz (fs=96kHz)
• Power Supply
: AVDD=3.3V, DVDD=5V
• Interface
: DIT (fs=48kHz), Serial Multiplex (fs=96kHz)
• Temperature
: Room
fs
THD+N(-1dB)
DR(-60dB)
S/N
48kHz
-106.1
114.0
117.2
114.0
117.2
unit
[dB]
96kHz
-106.0
-103.3
113.5
115.5
105.1
113.5
115.5
105.1
[dB]
BW, filter
20Hz∼20kHz
40Hz∼40kHz
20Hz∼20kHz
20Hz∼20kHz , A-weighted
40Hz∼40kHz
20Hz∼20kHz
20Hz∼20kHz, A-weighted
40Hz∼40kHz
Plot
fs=48kHz
Figure 1. FFT (Input Level = -1dB)
Figure 2. FFT (Input Level = -60dB)
Figure 3. FFT (Input Level =-120dB)
Figure 4. FFT (Input =”0”data)
Figure 5. THD+N vs Input Frequency (Input level=-1dB)
Figure 6. THD+N vs Input Level (fin=1kHz)
Figure 7. Linearity
Figure 8. Frequency Response
Figure 9. Crosstalk
fs=96kHz
Figure 10. FFT (Input Level = -1dB)
Figure 11. FFT (Input Level = -60dB)
Figure 12. FFT (Input Level =-120dB)
Figure 13. FFT (Input =”0”data)
Figure 14. THD+N vs Input Frequency (Input level=-1dB)
Figure 15. THD+N vs Input Level (fin=1kHz)
Figure 16. Linearity
Figure 17. Frequency Response
Figure 18. Crosstalk
<KM059102>
2005/12
-8-
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=48kHz)
<KM059102>
Fig. 1
FFT plot (Input Level = -1dB)
Fig. 2
FFT plot (Input Level = -60dB)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=48kHz)
Fig. 3 FFT plot (Input Level = -120dB)
Fig. 4
<KM059102>
FFT plot (Input = “0”data)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=48kHz)
Fig. 5
THD+N vs. Input frequency ( Input level = -1dB)
Fig. 6
<KM059102>
THD+N vs. Input level (fin=1kHz)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=48kHz)
Fig.7
Fig. 8
<KM059102>
Linearity
Frequency response
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=48kHz)
Fig. 9
<KM059102>
Crosstalk
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=96kHz)
<KM059102>
Fig.10
FFT plot (Input Level = -1dB)
Fig.11
FFT plot (Input Level = -60dB)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=96kHz)
Fig.12
FFT plot (Input Level = -120dB)
Fig.13
<KM059102>
FFT plot (Input = “0”data)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=96kHz)
Fig.14
THD+N vs. Input frequency (Level = -1dB)
Fig.15
<KM059102>
THD+V vs. Input level (fin = 1kHz)
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=96kHz)
Fig.16
Fig.17
<KM059102>
Linearity
Frequency Response
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
AK5393(fs=96kHz)
Fig.18
<KM059102>
Crosstalk
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
改定履歴
Date
Manual
(YY/MM/DD) Revision
98/08/18
KM059100
00/05/29
05/12/06
<KM059102>
KM059101
KM059102
Board
Reason
Revision
0
初版
3
回路図変更
4
回路図変更
Contents
[1] 定数変更：
(1) 抵抗：R1, R5, R13, R21: 1.5KΩÆ 910Ω
(2) 抵抗：R3, R8, R16, R22: 4.7KΩÆ 3KΩ
(3) 抵抗：R4, R9, R17, R23: 51ΩÆ 22Ω
(4) コンデンサ：C3, C13, C18, C26: 470pF Æ 110pF Æ
470pF (再変更)
(5) コンデンサ：C6, C24: 2.2nF Æ 22nF Æ 10nF (再変更)
(6) コイル：L1: 未実装 Æ short
[2] TEST ピンをディジタルグランドから切り離す改造：
(1) 部品面で、U5 (AK5393) の 20 番ピン (TEST ピン) につ
ながるディジタルグランドのパターンをピンの直近でカッ
ト
[3] ディジタルグランド(ベタ)のパターンの一部をアナロググラン
ド(ベタ)に変更する改造：
(1) 半田面で、ディジタルグランドのパターンを 2 箇所カット
(2) 半田面で、浮いたパターン(ベタ)を太い半田でアナログ
グランドに直接接続
[4] 入力バッファ回路のオペアンプ周りの改造：
(1) オペアンプ U3 (NJM5532D) の周りの抵抗 R1 (910Ω)
と R4 (22Ω) をつなぐパターンをカット
(2) オペアンプ U3 (NJM5532D) の周りの抵抗 R5 (910Ω)
と R9 (22Ω) をつなぐパターンをカット
(3) オペアンプ U8 (NJM5532D) の周りの抵抗 R13 (910Ω)
と R17 (22Ω) をつなぐパターンをカット
(4) オペアンプ U8 (NJM5532D) の周りの抵抗 R21 (910Ω)
と R23 (22Ω)をつなぐパターンをカット
(5) R1 (910Ω) と U3 (NJM5532D) の 7 番ピンを接続
(6) R5 (910Ω) と U3 (NJM5532D) の 1 番ピンを接続
(7) R13 (910Ω) と U8 (NJM5532D) の 7 番ピンを接続
(8) R21 (910Ω) と U8 (NJM5532D) の 1 番ピンを接続
[1] 定数変更：
(1) コンデンサ：C55, C56： (open) Æ 5p
2005/12
ASAHI KASEI
[AKD5393 Rev.A]
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあり
ます。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、
あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利に
対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸出
する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による
同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責
任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM059102>
2005/12