ポスター発表 - Top SE

トップエスイー修了制作
厳密性緩和型計算のためのS/Wマシンモデルを
用いた低コスト評価環境の提案
株式会社 日立製作所
濱本真生
[email protected]
開発における問題点
手法・ツールの提案による解決
評価方式に仮想マシン概念を導入し，
H/Wのコンポーネントモデルとエラーモデ
ルを仮想マシンに組込む。これにより，計
算機システムの詳細なH/Wエラーとその
影響を表現しつつ，評価に必要な時間的，
金銭的コストを大幅に削減する。
H/Wのエラーを許容し，論理的な正しさを
保証しない計算機システムの検討におい
て，H/Wのエラーを詳細に表現しつつ，解
精度および計算性能を評価するためには，
従来評価方式では精度不足，又は時間
的，金銭的コストが膨大であった。
S/Wマシンモデル・レベルSimulationの提案
■従来評価方式の課題
方式
■S/Wﾏｼﾝﾓﾃﾞﾙ･ﾚﾍﾞﾙSIMのｴﾗｰ表現空間
方法
利点
欠点
ﾌﾟﾛｸﾞﾗﾑSIM
ｱﾌﾟﾘｺｰﾄﾞに直接
ｴﾗｰ記述したSIM
低ｺｽﾄ
低精度
H/W設計SIM
H/W記述言語を
用いたSIM
高精度
高ｺｽﾄ
50M
FPGA，チップ試
作による測定
高精度
実機SIM
ｷﾞｬｯﾌﾟ
大
Vin
I$
Fetch & Decode
Issue
Vout
FPU
高ｺｽﾄ
50M～
命令領域
・ﾌﾟﾛｸﾞﾗﾑSIMより高精度
・H/W設計SIMより圧倒的低ｺｽﾄ
40
20
0.8
正解率
停止率
エネルギ
0.6
0
1E-09
0.4
1E-08
1E-07
1E-06
1E-05
bitエラー率
今後の予定
1.4
80
1.2
60
1.0
40
正解率
停止率
エネルギ
20
0.8
0.6
0
0.4
1E-09
1E-08
1E-07
1E-06
bitエラー率
1E-05
故障※
表現力
プログラムSIM
T：×, V:○
命令SIM
T：×, V:○
レジスタ転送SIM T：×, V:○
ゲートSIM
T：○, V:○
FPGA
T：○, V:○
LSI試作
T：○, V:○
H/W 精度 改変
評価
表現力
容易性 時間
s
×
×
○
min
△
△
○
day
○
○
×
month
○
○
×
s
○
○
×
s
○
○
×
工数
(人月)
0.5
1
10
20
20～
100～
コスト
(￥)
0.1M
0.1M
50M
100M
50M～
100M～
※T :タイミング故障, V：値故障
エネルギー[a.u.]
1.0
評価レベル
1.6
100
発生率[%]
1.2
60
プログラムレベルSIM
のエラー表現空間
評価方式の比較
プログラムSIM(従来法)
エネルギー[a.u.]
80
発生率[%]
1.4
データ領域
Memory
・ﾌﾟﾛｸﾞﾗﾑSIMでは表現できない停止ｴﾗｰを
表現可能（高精度）
・ｷｬｯｼｭﾒﾓﾘなど任意ｺﾝﾎﾟｰﾈﾝﾄ追加可能
・命令数計測により電力見積り可能
・その他ﾓﾆﾀﾘﾝｸﾞにより性能ﾌﾟﾛﾌｧｲﾘﾝｸﾞ可能
100
My approach
マシンモデルレベルSIM
のエラー表現空間
Bus
評価ツール性能
1.6
Ld/St
D$
■S/Wマシンモデル・レベルSIM
・ﾌﾟﾛｸﾞﾗﾑSIMとH/W設計SIMの中間特性
・CPUｴﾐｭﾚｰﾀはｵｰﾌﾟﾝｿｰｽあり（ｺｽﾄ”0”）
マシンモデルSIM(提案法)
ALU
ハードウェアレベルSIM，
実機評価
のエラー表現空間
評価方式
プログラム
レベルSIM
ユーザ
プログラム
マシンモデル
レベルSIM
命令
ハードウェア
レベルSIM
レジスタ転送
実機評価
FPGA
LSI試作
低コスト
新しい
評価階層
(This work)
ゲート
高精度
・FPGA実装評価との精度比較による提案評価ﾂｰﾙの妥当性検証
国立情報学研究所
トップエスイー
トップエスイー： サイエンスによる知的ものづくり教育プログラム
National Institute of Informatics
～サイエンスによる知的のものづくり教育プログラム～
文部科学省科学技術振興調整費
産学融合先端ソフトウェア技術者養成拠点の形成