秋月300円液晶向けFPGA基板における 電源設計について

秋月300円液晶向けFPGA基板における
電源設計について
2008年10月12日
ニコニコ技術部
PLDアプリケーション開発課
撮影できますＰ
自主開発基板「NEGIBATAKE」
主な特徴
- XILINX Spartan-3E FPGA (XC3S250E-VQ100)
- 秋月300円液晶制御 (電源搭載)
- 4Mbit SPI Flash
- 3.5mm PHONE出力
- MIDI入出力端子
- Pad I/F端子
- 拡張I/F端子
- 4Mbit SRAM (option)
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
2
「NEGIBATAKE」の電源
負荷の一覧 (概算値)
対象
電圧
アンプ
LCDバックライト
LCD VEE
LCD VCC
LCD VDD
FPGA (I/O), IC全般
FPGA (AUX)
FPGA (INT)
2008/10/12
＋5V
−9V
＋9V
5.0V
3.3V
2.5V
1.2V
電流
電力
100mA
400mA
10mA
10mA
10mA
100mA
20mA
50mA
0.50W
2.00W
0.09W
0.09W
0.05W
0.33W
0.05W
0.06W
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
アナログ系
デジタル系
（定電圧）
3
電源設計の手順
負荷の把握 (電圧と消費電流)
主電源の選択
・電池の大きさと本数
・ACアダプタの電圧と取れる電流
電源回路の方式の選択
・シリーズレギュレータ
・チャージポンプ
・スイッチングレギュレータ
・シャントレキュレータ
2008/10/12
(降圧)
(昇圧・負電源)
(昇降圧)
(降圧)
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
4
主電源の選定
電池の場合
- 本数が少ないほうが良いが…
o 昇圧が必要になる (設計が面倒)
o 連続持続時間も短くなる (携帯性に不利)
- 本数が多いと著しく不便
o 最大でも4本まで (一度に充電可能)
ACアダプタの場合
- 電池に見合う電圧・容量を選択
単三型NiMHx4本
単三型NiMHx4本 or
or ACアダプタ5V1A
ACアダプタ5V1A
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
5
電源設計の方針
アンプ・LCDバックライト電源 (5V)
- 主電源(電池)を直結
LCD駆動電源 (＋/−9V, 5V)
- ＋/−9VはチャージポンプIC 1個で同時に
- 5Vは上記+9Vを降圧 (表示品質保持)
デジタル系/FPGA電源 (3.3, 2.5, 1.2V)
- シリーズレギュレータで構成
- 3.3Vは大容量タイプのLDO
- 2.5V/1.2Vは小型パッケージのLDO
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
6
電源構成
ブロック図
DC5V
NiMH
x4
Speaker Amp
4.0V∼5.5V
LT1054
BL Inverter
-9V
+9V
TPS76150
NJM2845DL1
-33
LCD
IC全般
3.3V
TPS73025
NCP585DSN12
2008/10/12
+5V
2.5V
1.2V
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
FPGA
7
チャージポンプとは
手軽な電圧コンバータ
- コンデンサを高速に繋ぎ変えて電圧生成
- 回路構成が簡単(コンデンサのみ)
- 昇圧と負電圧生成も同時に可能(LT1054)
素早く交互に切替
昇圧
負電圧
充電
2008/10/12
放電
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
8
チャージポンプの注意
出力インピーダンスを要確認
- LT1054= 15Ω
- LT1144=120Ω
⇒ 出力インピーダンス大きいと
電流をあまりとれない(出力電圧が下がる)。
出力インピーダンス
電源
負荷
チャージポンプIC
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
9
シリーズレギュレータ
定電圧電源の定番方式
- 高い電圧から、低い定電圧を得る
- 回路構成が簡単で省スペース
- 事実上抵抗と等価で、効率は良くない
使用上の注意
- 入出力間電位差に注意
通常は1V以上
0.5V以下のものもある(LDO)
- 電力損失に注意
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
10
NJM2845(3.3V出力)の例
入出力間電位差
= 0.18V (@500mA[typ])
⇒ 入力3.5VでもOK (電池可)
効率と損失 (5V入力時)
- 効率
66% =3.3V/5V
- 損失(600mA時) 1.0W =(5V-3.3V)x0.60A
- 損失(120mA時) 0.2W =(5V-3.3V)x0.12A
NJM2845 1.7V
電源
(5V)
2008/10/12
抵抗と等価
負荷
3.3V
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
11
考察
デジタル/FPGA電源(3.3V以下)の損失問題
- 高効率のスイッチングレギュレータを
採用して対応するのが一般的。
- 回路簡素化・省スペースのため
シリーズレギュレータ(LDO)を採用したい。
⇒ FPGA論理がゆっくりなら負荷も軽くなる
⇒ システム全体に対する損失割合が下がる
バックライトとアンプの消費電力割合が大きい
ため、システム全体の効率は通常80%以上
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
12
まとめ
ちゃんと電源設計しましょう
- FPGA使うなら電源のことも忘れずに。
- もちろんマイコンでもね。
バランスの取れた設計をしましょう
- 携帯機器は小さいに越したことはないが…
- NiMH電池4本でも携帯性は十分。
- シリーズレギュレータで設計を楽に。
負荷が3.3VならLDO 1個でOK。
- ゆっくりして負荷を軽くする努力を。
2008/10/12
SMPD004 電源設計について Ver1 Draft1 （撮影できますＰ）
13