Comments
Description
Transcript
アプリケーション ノートAN2041
アプリケーション ノート AN2041 スイッチト キャパシタ アナログ ブロックの理解 作成者：デイブ バン エス 関連プロジェクト：あり 関連パーツ ファミリ：CY8C25xxx、CY8C26xxx 概要 PSoCTM マイクロコントローラによるシステム設計の自由度は、スイッチト キャパシタ アナログ ブロックによるとこ ろが大きい。本文書では、その動作理論について説明し、実際の応用例を示す。 はじめに アナログ回路設計では、抵抗、キャパシタ、および集積 能動素子を使用する必要がある場合が多い。集積回路の 性質上、小型で高精度の抵抗は形成が難しく、キャパシ タより高コストである。キャパシタのほうが形成が容易 で低コストであることを考えると、当然、キャパシタを 使用して高精度のアナログ回路を構築するための技術が 開発されることになる。こうした技術により、ノード間 の電流の移動に抵抗を利用するのではなく、スイッチの 正確なタイミングによってキャパシタ間の電荷の移動を 制御するスイッチト キャパシタ（SC）アーキテクチャ がもたらされた。このテーマについては数多くの解説書 が出ている。このアプリケーション ノートでは、以下 のことを扱う。 スイッチト キャパシタ技術についての簡単な 解説 スイッチト キャパシタ PSoC ブロックの詳細な 説明 これらのブロックを使用した実際の回路例 電荷の移動が全てです アナログ回路設計は、電圧ノード間の電荷の移動をどの ようにして制御するかが全てである。図 1 に、抵抗およ びスイッチト キャパシタを通る電荷の移動を示す。 図 1 に示したレジスタを通って電圧の電位からグランド に流れる電流は、式 (1) によって表される。 この電流は、電荷の直線的かつ連続的な移動である。 φ1 スイッチを閉じ、φ2 スイッチを開くと、キャパシタ は完全に充電される。蓄積される電荷は次式によって表 される。 φ1 スイッチを開き、φ2 スイッチを閉じると、この蓄積 電荷はすべてグランドに移動する。スイッチを正確に連 続して 2 回閉じるごとに、一定量の電荷が移動する。こ れらのスイッチを速度 fs で制御した場合、その電荷量も この速度で移動する。式 (3) は、電荷の反復的な移動が 電流となることを表す。 抵抗の場合とは異なり、この電流は電荷の連続的な移動 ではなく、電荷は塊（特定量）単位で移動する。これ は、信号が各サンプリング サイクルの終わりにサンプ リングされるサンプル値システムでは問題とならない。 式 (4) からわかるように、スイッチト キャパシタは、 供給電流に対する電圧降下率が等しい抵抗と同等であ る。 図 1：電流刺激による電荷の移動 8/22/2002 Revision A -1- [+] Feedback AN2041 等価抵抗は、キャパシタンスおよびスイッチング周波数 に反比例する。相対抵抗値は、スイッチング周波数を変 更するだけで変化させることができる。 「C」が大きくな ると、それに応じて電荷量も大きくなる。つまり、電流 が増加し、等価抵抗が小さくなる。「fs 」を大きくする と、単位時間当たりに移動する電荷量が増加する。この 場合も同様に、電流が大きくなり、実効抵抗が小さくな る。 φ1 およびφ2 のタイミング要件は以下のとおりである。 図 3：信号アクイジション（φ1）フェーズの設定 φ1 スイッチとφ2 スイッチを同時に閉じてはな らない。 φ2 スイッチを閉じる前にφ1 スイッチが開くた めの時間を与える。 φ1 スイッチを閉じる前にφ2 スイッチが開くた めの時間を与える。 サンプリング レートの選択に際しては、割り 当てられた位相サイクルで回路が完全に充放電 するのに十分な時間を与える。 アクティブ スイッチト キャパシタ回路 電荷の移動はさておき、ほとんどの回路はゲインを必要 とする。図 2 に、固定ゲイン アンプの単純なアーキテ クチャを示す。これは、オペアンプ、入力キャパシタ （CA）、フィードバック キャパシタ（CF）が各 1 個およ びスイッチが 5 個で構成される。 オペアンプは、フォロアとして構成されている。ネガ ティブ フィードバックにより、反転入力での電圧はグ ランドに接続される。これは実際に少々問題となる。こ のゼロからの偏差がオペアンプの入力オフセット誤差 （Voffset）である。CA の入力側は、CF の出力側と同様に グランドに接続されている。このオフセット誤差の測定 と両方のキャパシタの蓄電により、電荷転送フェーズの 間の出力に対するこのオフセット誤差の影響が除去され る。この測定は、アクイジションフェーズの間に自動的 に行われるため、「オートゼロ」調整と呼ばれる。 フェーズ間の遷移期間ではすべてのスイッチが開くが、 この期間は一瞬であり、キャパシタに蓄積された電荷は 変化しない。 図 4 からわかるように、電荷転送（φ2）フェーズの間は 2 個のスイッチが閉じている。 図 4：電荷転送（φ2）フェーズの設定 図 2：スイッチト キャパシタ型固定ゲイン アンプ その入力が Vin に接続されてから入力キャパシタを充電 するのに必要な電荷の量は、式 (5) によって定義され る。 この回路の動作には次の 2 つのフェーズがある。 φ1 φ2 信号アクイジション 電荷転送 図 3 からわかるように、信号アクイジション（φ1） フェーズの間は 3 個のスイッチが閉じている。 8/22/2002 この電荷が通ることのできるパスは、フィードバック キャパシタ以外にない。したがって、フィードバック キャパシタは同じ電荷転送を受け取らざるを得ない。こ の電荷転送による出力電圧の変化量は、式 (6) によって 表される。 Revision A -2- [+] Feedback AN2041 式 (7) は、このアンプの伝達関数を求めるために式 (5) と式 (6) を結合したものである。 結果として、反転アンプのゲインは 2 つのキャパシタの 比率によって設定されることになる。 ただし、出力電圧が得られるのは電荷転送後であり、信 号アクイジションの間の出力電圧はほぼグランド （Voffset）である。 図 6：ゲイン極性選択可能アンプ 以下の例では、「符号」は正と仮定する。つまり、CA は φ1 で Vin を取得し、φ2 でゼロに戻る。 比較器 様々な変形例 図 5 は、図 2 とまったく同じもののように見えるが、よ く見ると入力スイッチの相が入れ替わっていることがわ かる。 図 7 に、フィードバック キャパシタと直列のスイッチ を取り除いた変形例を示す。 図 7：比較器 図 5：入力スイッチの相を入れ替えたアンプ この場合、入力キャパシタはアクイジションフェーズの 間に Vin を取得する。 転送フェーズの間に入力をグラン ドに戻すのに必要な電荷は、最初の例とは反対方向に移 動する。そのため、出力電圧も反対方向に移動する。そ の結果、式 (8) によってゲインが定義される正相アンプ となる。 この場合、フィードバック ループからキャパシタが切 り離され、その値は事実上ゼロに設定される。式 (8) に よれば、アンプのゲインは 2 つのキャパシタの比率であ る。フィードバック キャパシタが切り離されると、ゲ インは無限大となり、アンプは比較器のように動作す る。 積分器 図 8 では、スイッチをゼロにするとフィードバック キャパシタが切り離されたことを示している。 図 6 に、正相増幅動作と逆相増幅動作のいずれの場合も 適正な位相が得られるようにした変形例を示す。 図 8：積分器 これは、アクイジションフェーズの間、フィードバック キャパシタの電荷が除去されないようにしながら、入力 電荷の転送を可能にする。この動作は式 (9) によって定 義される。 8/22/2002 Revision A -3- [+] Feedback AN2041 グランドのみに非ず これまでのすべての例では、入力電圧の基準をグランド としていた。グランドは基準として便利かもしれない が、その他も可能である。図 10 に、基準選択を改良し た標準の回路を示す。 式 (9) を操作すると伝達方程式 (10) が得られる。 式 (9) と式 (10) をよく見ても理解できないという人は 慌てなくてもよい。要するに、これらの式はこの回路が 積分器であることを示している。一方、これらの式を理 解できる人には、これがキャパシタの比率の変更または サンプリング周波数の調整によって変えることのできる 可変積分器であることがわかるであろう。 微分器 図 10：改善されたリファレンス選択 図 9 に、入力を入力キャパシタに永久接続した変形例を 示す。 ARefMux により、グランド以外の 2 つの基準を選択す ることができる。アンプの出力電圧は、式 (13) によっ て定義される。式はそれぞれ、基準がグランド、Vref+、 または Vref-の場合のものである。 図 9：微分器 このトポロジでは、フィードバック キャパシタはレジ スタのように動作し、入力キャパシタはキャパシタのよ うに動作する。キャパシタをキャパシタのように動作さ せることのできる回路とはどういうことであろうか。奇 妙に見えるかもしれないが、これにより式 (11) に示す 動作が可能となる。 図 7 の比較器と図 10 の基準選択を結合することによ り、図 11 に示す複数の比較点を持つ比較器が得られ る。 式 (11) を操作すると伝達方程式 (12) が得られる。 図 11：簡易型 2 ビット ADC ARefMux を適切に制御することにより、Vin が次のいず れであるかを判定することができる。 式 (12) からわかるように、これは可変微分器である。 Vref+より高い Vref+より低く、グランドより高い グランドより低く、Vref-より高い Vref-より低い 8/22/2002 Revision A -4- [+] Feedback AN2041 これら 4 つの状態により、この回路は 2 ビット アナロ グ-デジタル コンバータ（ADC）となる（「2 ビット」が 4 つのレベルを意味するか、「取るに足らないもの」を 意味するかは、読者の判断にお任せする）。 真のアナログ-デジタル変換 この回路は、基準選択に若干変更を加えるだけで、アナ ログ-デジタル モジュレータとして機能させることがで きる。それには、図 12 に示すように、出力に比較器を 追加し、それを基準選択用マルチプレクサに接続する。 Vin は、Vref および Vout と相関関係にある。前述のとお り、ネガティブ フィードバックにより、Vout はすべて の サ イ ク ル で グ ラ ン ド に 戻 る 。 そ の た め 、 Vout は (CA/CF)*Vref よ り低くなり、「n」が大きくなるにつれ て、式 (15) に対する Vout の寄与は無視できるほど小さ くなる。したがって、より単純な式 (16) で表すことが できる。 Vin は、2 つのキャパシタの比率には依存せず、Vref、お よび「a」と「n」の比率のみと相関関係にある。Vin の 測定は、「n」回のスイッチ サイクルのシーケンスの間 に比較器が HIGH になる回数（「a」）の計算結果にすぎ ない。範囲は-Vref（a=0）∼+Vref（a=n）であり、分解能 は 2Vref/n である。周期を長く（「n」を大きく）すれ ば、それに応じて電圧測定分解能は向上する。 図 12：アナログ-デジタル モジュレータ スイッチト キャパシタ PSoC ブロック 適切な ARefMux 値を選択することにより、比較器の出 力によって基準電圧を決定することができる。関係は以 下のとおりである。 比較器が HIGH の場合、基準は Vref+に設定され る（正出力値）。 比較器が LOW の場合、基準は Vref-に設定され る（負出力値） 。 フィードバック キャパシタ周辺のスイッチは、積分器 となるように構成する。比較器の制御により、Vout と同 じ極性を持つ基準が入力から減算される。このネガティ ブ フィードバックにより、Vout はゼロに戻ろうとす る。Vout は、次の条件で式 (14) によって表される。 Vout の初期状態はゼロとする。 スイッチ サイクルは「n」回実行する。 Vout は、そのうちの「a」回ゼロより高い（比較 器が HIGH）。 これまで説明したアーキテクチャは極めて汎用性が高 く、回路のスイッチ投入を変更するだけで様々な機能が 可能となる。このアーキテクチャは、PSoC マイクロコ ントローラのスイッチト キャパシタ ブロックの基礎と して利用されており、タイプ A スイッチト キャパシタ ブロックおよびタイプ B スイッチト キャパシタ ブロッ クによって実装されている。これらのブロック タイプ の間にはわずかな違いがある。 タイプA スイッチト キャパシタ ブロック 図 13 に、タイプ A スイッチト キャパシタ ブロックを 示す。この図の拡大図およびブロックの制御抵抗のマッ プについては、付録 A を参照のこと。 基準は等しいものの、極性が逆であることを考慮して Vin について解くと、式 (15) となる。 図 13：タイプ A スイッチト キャパシタ ブロック 8/22/2002 Revision A -5- [+] Feedback AN2041 図 13 は、図 12 に示した最終的なアーキテクチャによく 似ているが、次のことが追加されている。 CompBus 設定により比較器をデジタル ブロックのデー タ入力に接続する 1 ビット フィールド。 AutoZero 設定によりφ1 信号アクイジションフェーズの間 にオートゼロを強制実行する 1 ビット フィー ルド。 CCap CCap 値の単位を 0∼31 に設定するための 5 ビット フィールド。 ARefMux A 入力の基準電圧の電位を選択するための 2 ビット フィールド。AGND、Vref+、Vref- 、また は出力比較器の状態によって決定される電圧基 準に設定することができる。 FSW1 FCap を接続するかどうかを選択するための 1 ビット フィールド。16 ユニットの FCap が接 続されていない場合、回路は比較器として機能 する。設定した場合、FCap がフィードバック パスに挿入され、回路はゲイン ステージまた は積分器として機能する。 FSW0 φ1 の間に FCap を放電するかどうかを選択する ための 1 ビット フィールド。「1」に設定する と、FCap は放電され、回路はゲイン ステージ として機能する。「0」に設定すると、FCap は 放電されず、回路は積分器として機能する。 BMux(SCA) BCap へ の 入 力 を 設 定 す る た め の 2 ビ ッ ト フィールド。接続オプションについては付録 E を参照のこと。 Power ブロックへの供給電力を設定するための 2 ビッ ト フ ィ ー ル ド 。 Off （ オ フ ）、 Low （ 低 ）、 Medium（中）、または High（高）に設定するこ とができる。 プログラマブル CCap キャパシタをオペアンプ の加算ノードに接続。 プログラマブル BCap スイッチト キャパシタ をオペアンプの加算ノードに接続。 AnalogBus スイッチにより、オペアンプの出力 をアナログ バッファに接続。 CompBus スイッチにより、比較器をデジタル ブロックに接続。 BCap は、φ2 でのみ入力をサンプリングすること、およ び常にグランドを基準とすることを除き、ACap と多く の点で同様に機能する。これは主に複数入力のアンプに 使用される。CCap は主にフィルタ設計に役立つ。図 13 の拡大図および動作を制御する 4 個の抵抗のマップにつ いては、付録 A を参照のこと。 1 ブロックに 15 個のパラメータ タイプ A スイッチト キャパシタ ブロックには 15 種類 のパラメータがある。以下にそれらのパラメータを示 し、それぞれの働きについて説明する。 FCap FCap 値を 16 または 32 ユニットに設定するた めの 1 ビット フィールド。キャパシタンスの 各ユニットは約 50 フェムトファラッドであ る。 ClockPhase 設定によりφ1 とφ2 の相を入れ替える 1 ビット フィールド。主に、入力信号のサンプリングを スイッチト キャパシタ ブロックの出力と整合 させるために使用される。 ASign ブロックのゲインを正相または逆相に設定する ための 1 ビット フィールド。 ACap ACap 値の単位を 0∼31 に設定するための 5 ビット フィールド。 ACMux ACap および CCap への入力を選択するための 3 ビット フィールド。接続オプションについて は付録 C および D を参照のこと。 BCap BCap 値の単位を 0∼31 に設定するための 5 ビット フィールド。 AnalogBus 設定により出力をアナログ バッファに接続す る 1 ビット フィールド。 タイプB スイッチト キャパシタ ブロック 図 14 に、タイプ B スイッチト キャパシタ ブロックを 示す。この図の拡大図およびブロックの制御抵抗のマッ プについては、付録 B を参照のこと。 図 14：タイプ B スイッチト キャパシタ ブロック 8/22/2002 Revision A -6- [+] Feedback AN2041 図 14 は、図 13 に示したタイプ A SC ブロックによく似 ているが、次の違いがある。 CCap への多重化入力はなく、ブロックの出力 に接続。CCap のもう一方の側をその次のタイ プ A SC ブロックの加算ノードに接続。これ は、バイクワッド フィルタを構成する場合に 使用される。 制御フィールド BSW により、BCap をスイッ チト キャパシタまたは単なるキャパシタとし て機能させることが可能。 プログラマブル BCap スイッチト キャパシタ をオペアンプの加算ノードに接続。 AnalogBus スイッチにより、オペアンプの出力 をアナログ バッファに接続。 CompBus スイッチにより、比較器をデジタル ブロックに接続。 BCap は、φ2 でのみ入力をサンプリングすること、およ び常にグランドを基準とすることを除き、ACap と多く の点で同様に機能する。これは主に複数入力のアンプに 使用される。CCap は主にフィルタ設計に役立つ。 1 ブロックに 16 個のパラメータ タイプ B スイッチト キャパシタ ブロックには 16 種類 のパラメータがある。そのうちの 13 個はタイプ A SC ブ ロックと共通であり、すでに説明済みである。以下に残 りの 3 個のパラメータを示し、それぞれの働きについて 説明する。 AMux ACap へ の 入 力 を 設 定 す る た め の 3 ビ ッ ト フィールド。接続オプションについては付録 C を参照のこと。 BSW 設定により BCap をスイッチト キャパシタ入力 として機能させる 1 ビット フィールド。設定 しない場合にはキャパシタとして機能する。 BMux(SCB) BCap へ の 入 力 を 設 定 す る た め の 1 ビ ッ ト フィールド。接続オプションについては付録 E を参照のこと。 SC ブロックと PSoC アーキテクチャ 図 15 に、CY8C25xxx/CY8C26xxx パーツ ファミリのア ナログ PSoC ブロックのアレイを示す。 図 15：アナログ PSoC ブロック 4 カラムのブロックがあり、各カラムはアナログ バ ス、比較器バス、φ1 およびφ2 のクロックを生成するた めのクロックを備えている。各カラムは、1 個のタイプ 「A」SC ブロックと 1 個のタイプ「B」SC ブロックで 構成されており、合計で 8 個の SC ブロックを備えてい る。 使用するブロック数は、ユーザ モジュールによって異 なる。例えば、以下のとおりである。 DAC6 は 1 個の SC ブロックを使用する。 DAC8 は 2 個の SC ブロックを使用する。 DELSIG8 、 DELSIG11 、 お よ び ADCINC12 ADC はそれぞれ 1 個の SC ブロックを使用す る。 LPF2 は 2 個の SC ブロックを使用する。 PWM8 は、デジタル専用ユーザ モジュールで あり、SC ブロックは使用しない。 現在、SC ブロックにはユーザ モジュールを上回る数の 様々なアプリケーションがある。ユーザをサポートする ために、完全にパラメータ化された SCBlock ユーザ モ ジュールが開発されている。 PSoC SCBlock ユーザ モジュール SCBlock ユーザ モジュールは、「User Module」選択ボッ クスの「Generic」から入手することができる。これは、 「User Module Selection」ビューの左端のエリアであ る。図 16 にそのアイコンを示す。 図 16：SCBLOCK ユーザ モジュールのアイコン 8/22/2002 Revision A -7- [+] Feedback AN2041 このブロックは、利用可能な 8 個の SB ブロックのいず れにも実装可能である。実装すると、すべての SC パラ メータが選択可能になる。 差動出力は式 (18) によって定義される。 このアンプは、ゲイン 1 の A-B アンプである。図 19 に そのパラメータを示す。 役に立つアプリケーション SC ブロックは非常に汎用性が高く、多くのユニークな アプリケーションを可能にする。以下にそのいくつかを 示す。このアプリケーション ノートに関連する 3 つの 例をすべて含むプロジェクトのコピーは、サイプレス Web サイトから入手することができる。 例 1：コモン モード出力差動アンプ 図 17 に、コモン モード出力差動アンプのアーキテク チャを示す。 図 19：DiffBlock SCBLOCK のパラメータ 図 17：コモン モード出力差動アンプ コモン モード出力信号は、様々な信号処理アプリケー ションに役立つ。また、コモン モード フィードバック を利用してシールドまたは保護信号を駆動する場合にも 非常に役立つ。図 18 に PSoC による実装を示す。 ゲイン 1 の差動アンプの場合、FCap、ACap、および BCap の値は同じでなければならない。CCap は使用し ないので、その値は「0」に設定する。連続時間ブロッ クには両方の入力信号を供給し、その出力のサンプリン グ時に位相の問題が生じないようにする。ClockPhase は、「Norm」の設定のままでよい。ACMux は、その入 力 が 「 ACA01 」 に 接 続 さ れ る よ う に 設 定 す る 。 ARefMux は「AGND」に設定し、両方の入力基準が同 じ 電 位 と な る よ う に す る 。 BMux は 、 そ の 入 力 が 「 ACA00 」 に 接 続 さ れ る よ う に 設 定 す る 。 ASign は 「Pos」に設定する。アンプを構成する場合、FSW1、 FSW0、および AutoZero は「On」に設定しなければな ら な い 。 比 較 器 は 使 用 し な い の で 、 CompBus は 「 Disable 」 に 設 定 す る 。 AnalogBus は 「AnalogOutBus0」に設定し、出力を P0[3] のアナログ バッファに導くことができるようにする。Power は 「High」に設定する。 コモン モード出力は式 (19) によって定義される。 図 18：PSoC ブロックによるコモン モード 出力差動アンプの実装 2 個の入力バッファは、ゲインを整合させた PGA ユー ザ モジュールである。 8/22/2002 ここで必要なのは、A+B アンプを実装できるステージ である。残念ながら、B 入力はアーキテクチャ上、逆相 増幅に制限される。これを解決するには、-A-B アンプ を構成し、その後に-1 ゲイン ステージを構成する。 Revision A -8- [+] Feedback AN2041 図 20 に、ゲイン 1/2 の「-A-B」アンプのパラメータを 示す。 図 21：GainInvert SCBLOCK のパラメータ 図 20：ComBlock SCBLOCK のパラメータ いずれの入力もゲイン 1/2 とする場合、FCap は「32」 に設定し、ACap および BCap は「16」に設定する。 CCap は使用しないので、その値は「0」に設定する。 連続時間ブロックには両方の入力信号を供給し、その出 力のサンプリング時に位相の問題が生じないようにす る。ClockPhase は、「Norm」の設定のままでよい。 ACMux は、その入力が「ACA01」に接続されるように 設定する。ARefMux は「AGND」に設定し、両方の入 力基準が同じ電位となるようにする。BMux は、その入 力が「ACA00」に接続されるように設定する。BCap は スイッチト キャパシタとして機能させる必要があるの で、BSW は「On」に設定する。ASign は「Neg」に設 定する。アンプを構成する場合、FSW1、FSW0、およ び AutoZero は「On」に設定しなければならない。比較 器は使用しないので、CompBus は「Disable」に設定す る。AnalogBus も使用しないので「Disable」に設定す る。Power は「High」に設定する。 このブロックの後にゲイン極性反転ステージを構成する 必要がある。図 21 に、-1 ゲイン ステージのパラメータ を示す。 ゲイン-1 の場合、Fcap と ACap は同じ値でなければな らない。BCap および CCap は使用しないので、それら の値は「0」に設定する。ASign は「Neg」に設定する。 その入力は、有効な ComBlock 出力信号と同位相でサン プリングされるため、ClockPhase の設定は「Norm」の ままでよい。ACMux は、その入力が「ASB11」に接続 されるように設定する。ARefMux は「AGND」に設定 す る 。 BMux は 必 要 な い の で 設 定 し な い 。 FSW1 、 FSW0、および AutoZero は、この場合もやはり「On」 に設定しなければならない。比較器は使用しないので、 CompBus は 「 Disable 」 に 設 定 す る 。 AnalogBus は 「AnalogOutBus1」に設定し、出力を P0[5] のアナログ バッファに導くことができるようにする。この例の Power は「High」に設定する。他のアプリケーションの 場合の実際の設定は、信号帯域幅によって決まる。 これら 5 個のブロックにより、図 17 に示した回路が実 装される。カラム クロックは 1 MHz に設定する。その 場合、サンプリング レートは 250 ksps（サンプル／ 秒）に設定される。アンプとして使用する場合、 SCBlock のサンプリング レートが 350 ksps を超えない ようにすることが推奨される。 例 2：2 ビット ADC 先の図 12 に、SCBlock を比較器として使用し、基準を 変更することで 4 つの異なる状態を決定する 4 ステート ADC を示した。図 22 にそのアーキテクチャを示す。 8/22/2002 Revision A -9- [+] Feedback AN2041 図 22：SCBlock による比較器 図 23 に PSoC による実装を示す。 図 24：TwoBit SCBLOCK のパラメータ 図 23：PSoC ブロックによる 2 ビット ADC の実装 入力は、P2[2] から SCBlock（2 ビット）に導かれる。 これは比較器として構成されている。ソフトウェアによ り、制御レジスタ 2 ビット_SCBLOCKcr3 の ARefMux フィールドを操作して、基準を Agnd、Vref+ 、または Vref-として選択する。 ソフトウェアは、アナログ比較器制御レジスタ （CMP_CR）のビット 7 により、カラム 3 の比較器の 状態を決定することができる。これにより、ソフトウェ アは入力が次のいずれであるかを判定することができ る。 比較器の場合、FCap は接続されないので、その値は重 要でない。ACap は、ゼロ以外の何らかの値にする必要 がある。BCap および CCap は使用しないので、それら の値は「0」に設定する。その入力は連続入力信号によ るものであるため、サンプリング位相の問題はないの で 、 ClockPhase の 設 定 は 「 Norm 」 の ま ま で よ い 。 ACMux は、その入力が「Port_2_2」に接続されるよう に設定する。ARefMux は、ソフトウェアによって制御 されるが、デフォルト値「AGND」に設定する。BMux は必要ないので設定しない。ASign は「Pos」に設定す る。比較器を構成する場合、FSW1 および FSW0 は 「Off」に設定するが、AutoZero は「On」に設定しなけ ればならない。これによりフィードバック キャパシタ が切断される。CompBus を「ComparatorBus_3」に設定 することにより、CPU が比較器の状態にアクセスする ことが可能となる。AnalogBus は「Disable」に設定す る。BSW は使用しないので「Off」に設定する。Power は「High」に設定する。カラム クロックは 8 MHz に設 定する。その場合、サンプリング レートは 2 Msps に設 定される。比較器として使用する場合、SCBlock のサン プリング レートが 2 Msps を超えないようにすることが 推奨される。 Vref+より高い Vref+より低く、グランドより高い グランドより低く、Vref-より高い Vref-より低い 図 24 に、基準が設定可能な比較器のパラメータを示 す。 8/22/2002 Revision A - 10 - [+] Feedback AN2041 コード例 1 に、このアプリケーションの制御に使用する ソフトウェアを示す。 コード 1：例 1 このプログラムはループで実行され、その中で入力を連 続的にサンプリングし、選択可能な基準と比較して 4 つ のレベルのいずれかを決定する。Dout1 および Dout0 は適 切に設定する。 例 3：アイソレーテッド アナログ ドライバ 時として、絶縁障壁を越えてアナログ信号を取得する必 要が生じることがある。DC 成分を含まない高周波信号 の場合、これはキャパシタまたはトランス結合によって 容易に行うことができる。信号の周波数が低くなるにつ れて、より大きなトランスやキャパシタが必要になる。 したがって、このソリューションは、低周波信号や DC 結合信号用のこれらのコンポーネントのコストおよびサ イズにより、コストが跳ね上がる。 より低コストのソリューションを実現するには、 SCBlock をアナログ-デジタル（AD）モジュレータとし て使用すればよい。入力信号を一連のパルスに変換する AD モジュレータのアーキテクチャは図 12 に示したが、 ここで、 「1」は Vref+を表す 「0」は Vref-を表す 平均は入力信号と等しい 図 26 に、絶縁障壁を越えて信号を渡すための構成方法 を示す。 図 25：アイソレーテッド アナログ ドライバ 入力信号（Ain）は、バッファされてから AD モジュレー タに渡され、そこで一連のデジタル パルスに変換され る。これらのパルスは、デジタル バッファを介して チップから出力される。パルス（Dout）は光アイソレー タを通過する。そこで絶縁された後、これらのパルスを 平均するとアナログ信号（Aout）が再現される。 ローパス フィルタは、パルスによって生成される高調 波を除去するために 1.5 kHz に設定する。 図 27 に PSoC による実装を示す。 8/22/2002 Revision A - 11 - [+] Feedback AN2041 理論上、ACap/FCap の比率は重要でないが、実際には ループ ゲインと比較器のオフセットを考慮すると、 FCap は「32」に設定し、ACap は「16」に設定する必 要がある。BCap および CCap は使用しないので、それ らの値は「0」に設定する。連続時間ブロックには入力 信号を供給し、その出力のサンプリング時に位相の問題 が生じないようにする。ClockPhase は、「Norm」の設 定のままでよい。ACMux は、その入力が「ACA02」に 接続されるように設定する。ARefMux は「CMP」に設 定し、出力比較器によって基準選択を制御できるように す る 。 BMux は 必 要 な い の で 設 定 し な く て も よ い 。 ASign は「Pos」に設定しなければならない。積分器を 構成する場合、FSW1 および AutoZero は「On」に設定 するが、FSW0 は「Off」に設定しなければならない。 比較器はデジタル ブロックに接続する必要があるの で 、 CompBus は 「 ComparatorBus_2 」 に 設 定 す る 。 AnalogBus は 「 Disable 」 に 設 定 す る 。 Power は 「High」に設定する。 DigitalBuffer は、比較器バスを P1[7] に出力できるよう にする SPI Slave ユーザ モジュールである。この出力 を、その後にフィルタが付いた光アイソレータに接続す る。 例 4：??? 図 26：アナログ アイソレータ ドライバ ブロックの 実装 入力バッファは PGA ユーザ モジュールである。そのパ ラメータ選択については、読者の課題として残してお く。 ADModulator は、比較器によって入力基準が制御される 積分器である。図 19 にそのパラメータを示す。 ここで見出しを付けなかったのは、この先は読者の番だ からである。PSoC SCBlock のスイッチはすべて制御可 能であるため、アプリケーションは読者自身の想像の数 だけ存在する。 まとめ スイッチト キャパシタ回路は、高コストの抵抗の代わ りにキャパシタによって集積回路を構成することを可能 にする。回路の機能は、スイッチを閉じる順序の変更と 同じくらい容易に変更することができる。8 個の SCBlock（それぞれ 1 個のフィードバックを備える）と 3 個の入力キャパシタにより、アナログ アプリケー ション全体をチップ上に実装することが可能である。そ れゆえ、PSoC は真の「システム オン チップ」と言え る。 図 27：ADModulator SCBLOCK のパラメータ 8/22/2002 Revision A - 12 - [+] Feedback AN2041 付録 A タイプ A スイッチト キャパシタ ブロックの制御抵抗 8/22/2002 Revision A - 13 - [+] Feedback AN2041 付録 B タイプ B スイッチト キャパシタ ブロックの制御抵抗 8/22/2002 Revision A - 14 - [+] Feedback AN2041 付録 C A 入力マルチプレクサの接続 付録 D C 入力マルチプレクサの接続 8/22/2002 Revision A - 15 - [+] Feedback AN2041 付録 E B 入力マルチプレクサの接続 Cypress MicroSystems, Inc. 22027 17th Avenue S.E. Suite 201 Bothell, WA 98021 電話：877.751.6100 FAX：425.939.0999 http://www.cypressmicro.com/ / http://www.cypress.com/aboutus/sales_locations.cfm / [email protected] Copyright ©2002 Cypress MicroSystems, Inc. All rights reserved. PSoCTM（Programmable System on Chip）は、Cypress MicroSystems, Inc.の商標です。 本書に記載されているその他の商標または登録商標はすべて、それぞれの会社の財産です。 本書に含まれる情報は、予告なしに変更されることがあります。 8/22/2002 Revision A - 16 - [+] Feedback