AK4213 Japanese Datasheet

[AK4213]
AK4213
Mono Class-D SPK-Amp with Stereo Cap-less HP-Amp
概 要
AK4213は、プリゲイン機能を内蔵したオーディオ用モノラルD級アンプとステレオキャップレスヘッ
ドフォンアンプです。アナログ入力は、差動／シングルエンド入力が可能で、ヘッドフォン出力はステ
レオ/モノラルモードに対応しています。また、スピーカー側にはALC回路を内蔵していますので録音
レベルの異なる入力信号に対して有効です。AK4213はブロック毎にパワーダウンすることが可能です
ので機器の低消費電力化には最適です。また、パッケージは小型の 29pin CSP (3.0 x 3.0mm)を採用、
機器の実装面積を大幅に削減します。
特 長
† Single-ended / Differential Input
† Analog Mixing Circuit
† Analog Input Volume: +10dB to –20dB, 2dB step
† µP Interface: I2C Bus (Ver1.0, 400kHz Fast Mode)
† Thermal Shutdown / Short Protection circuit
† Mono Class-D Speaker Amplifier:
- BTL output
- Output Power: 1.6W @ 8Ω, SVDD=5V
0.8W @ 8Ω, SVDD=3.6V
- THD+N: -65dB @ 8Ω, Po=0.25W, SVDD=3.6V
- Output Noise Level: 85μVrms
- ALC (Automatic Level Control) Circuit
- Bypass Mode
- Pop Noise Free at Power-ON/OFF and Mute
- External filter-less
† Stereo Cap-less Headphone Amplifier:
- Mono / Stereo Mode
- Output Power: 64mW ×2ch @ 16Ω, SVDD=3.3V, THD+N=-40dB
- THD+N: -58dB @ 16Ω, Po=30mW, SVDD=3.3V
- Output Noise Level: 24μVrms
- Output Volume: +12dB to –50dB, 2dB step
- Pop Noise Free at Power-ON/OFF and Mute
† Power Supply:
- Analog: 2.6 ∼ 3.6V
- Headphone Amplifier: 2.6 ∼ 3.6V
- Speaker Amplifier: 3.0 ∼ 5.5V
- Digital Interface: 1.6 ∼ 3.6V
† Ta: −40 ∼ 85°C
† Package: 29pin CSP (3.0 x 3.0mm, 0.5mm pitch)
MS0949-J-01
-1-
2008/07
[AK4213]
■ ブロック図
AVDD
VSS1
MIXO SPIN
TEST
PMV1
LIN1/IN1−
Vol
RVINP
Mixing
Selector
RIN1/IN1+
Vol
PMMSP
SPN
LIN2/IN2−
Vol
RIN2/IN2+
Vol
PMSPK
PMVCM
Regulator
PMV3
LIN3/IN3−
SPP
ALC
PMV2
RVINN
SVDD
PMMHL
Vol
VSS2
Mixing
RIN3/IN3+
Selector
Vol
PMHPL
Mixing
VOL
HPL
VOL
HPR
Selector
PMMHR
VCOM
VCOM
PMVCM
PMHPR
Internal Oscillator
PMOSC
TVDD
SCL
SDA
PMCP
CP
Serial I/F
Charge Pump
CN
PVDD
PDN
VSS3 PVEE
Figure 1. AK4213 Block Diagram
MS0949-J-01
-2-
2008/07
[AK4213]
■ オーダリングガイド
AK4213ECB
AKD4213
−40 ∼ +85°C
AK4213用評価ボード
29pin CSP (3.0 x 3.0mm, 0.5mm pitch)
■ ピン配置
5
4
Top View
3
2
1
A
B
C
5
HPR
LIN3/IN3-
4
HPL
RIN3/IN3+ RIN2/IN2+
3
PVEE
VCOM
E
F
RIN1/IN1+
SVDD
LIN1/IN1-
SPN
VSS2
SPP
VSS3
PDN
LIN2/IN2-
TEST
SPIN
PVDD
SDA
TVDD
RVINN
RVINP
CP
CN
SCL
VSS1
AVDD
MIXO
A
B
C
D
E
F
2
1
D
Top View
MS0949-J-01
-3-
2008/07
[AK4213]
ピン／機能
No.
E1
D1
Pin Name
AVDD
VSS1
I/O
-
E3
TEST
I
D2
C1
C2
TVDD
SCL
SDA
I
I/O
C3
PDN
I
A1
B1
B2
B3
A3
A4
A5
F2
E2
B4
B5
C5
C4
D3
D5
F5
E5
E4
F4
D4
F1
F3
CP
CN
PVDD
VSS3
PVEE
HPL
HPR
RVINP
RVINN
RIN3/IN3+
LIN3/IN3VCOM
RIN2/IN2+
LIN2/IN2RIN1/IN1+
LIN1/IN1SVDD
VSS2
SPP
SPN
MIXO
SPIN
I
I
O
O
O
I
I
I
I
O
I
I
I
I
O
O
O
I
Function
Analog Power Supply Pin
Ground 1 Pin
Test Pin
This pin should be open.
Digital Interface Power Supply Pin
Control Data Clock Pin
Control Data Input/Output Pin
Power-Down Mode Pin
“H”: Power-up, “L”: Power-down, resets and initialization of the control register.
The AK4213 should be reset once upon power-up.
Positive Charge Pump Capacitor Terminal Pin
Negative Charge Pump Capacitor Terminal Pin
Charge Pump Circuit Positive Power Supply Pin
Ground 3 Pin
Charge Pump Circuit Negative Voltage Output Pin
Lch Headphone-Amp Output Pin
Rch Headphone-Amp Output Pin
Receiver Positive Input Pin
Receiver Negative Input Pin
Analog Input Pin
Analog Input Pin
Analog Common Voltage Output Pin
Analog Input Pin
Analog Input Pin
Analog Input Pin
Analog Input Pin
Speaker-Amp Power Supply Pin
Ground 2 Pin
Positive Speaker-Amp Output Pin
Negative Speaker-Amp Output Pin
MIX-Amp Output Pin
Speaker-Amp Input Pin
Note 1. アナログ入力ピン (LIN1/IN1-, RIN1/IN1+, LIN2/IN2-, RIN2/IN2+, LIN3/IN3-, RIN3/IN3+, SPIN, RVINP,
RVINN )以外のすべての入力ピンはフローティングにしてはいけません。
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
区分
Analog
MS0949-J-01
ピン名
HPL, HPR, MIXO, SPIN, SPP, SPN, LIN1/IN-,
RIN1/IN+, LIN2/IN2-, RIN2/IN2+, LIN3/IN3-,
RIN3/IN3+, RVINP, RVINN, TEST
-4-
設定
オープン
2008/07
[AK4213]
絶対最大定格
(VSS1=VSS2=VSS3 =0V; Note 2)
Parameter
Symbol
min
max
Units
Power Supplies: Analog
AVDD
6.0
V
−0.3
(Note 3)
Digital I/F
TVDD
6.0
V
−0.3
Speaker-Amp & Headphone-Amp
SVDD
6.0
V
−0.3
Charge Pump
PVDD
4.0
V
−0.3
Input Current, Any Pin Except Supplies
IIN
mA
±10
Analog Input Voltage (Note 4)
VINA1
(AVDD + 0.3) or 6.0
V
−0.3
(Note 5)
VINA2
(
SVDD
+
0.3)
or
6.0
V
−0.3
Digital Input Voltage (Note 6)
VIND
(TVDD + 0.3) or 6.0
V
−0.3
Ambient Temperature (powered applied)
Ta
85
−40
°C
Storage Temperature
Tstg
150
−65
°C
Pd1
0.65
W
Maximum Power Dissipation Ta=85℃ (Note 8)
(Note 7) Ta=70℃ (Note 9)
Pd2
0.8
W
Note 2. 電圧はすべてグランドピンに対する値です。
Note 3. VSS1,VSS2, VSS3 は同じアナロググランドに接続して下さい。
Note 4. LIN1/IN1-, RIN1/IN1+, LIN2/IN2-, RIN2/IN2+, LIN3/IN3-, RIN3/IN3+, SPIN pin
max値は、(AVDD+0.3)Vあるいは6.0Vのどちらか低い方の値です。
Note 5. RVINP, RVINN pins
max値は、(SVDD+0.3)Vあるいは6.0Vのどちらか低い方の値です。
Note 6. SDA, SCL, PDN pins
max値は、(TVDD+0.3)Vあるいは6.0Vのどちらか低い方の値です。
SCL, SDA pin のプルアップ抵抗の接続先は (TVDD + 0.3)V以下にしてください。
Note 7. 実装されるプリント基板の配線密度300%以上の場合です。この電力値はAK4213の内部損失分で、外
部接続されるスピーカー、ヘッドフォンの消費分は含みません。
Note 8. Ta = 85°Cの場合、 HP-Amp と SPK-Ampの同時ONはできません。 SPK-Ampを使用する場合は、HP-Ampを
パワーダウンし、SPK-Ampの Po が、 1.3W @ 8Ω以下になるようにして下さい。
Note 9. Ta = 70°Cの場合、HP-Amp と SPK-Ampの同時ONは可能です。ただし、HP-Amp と SPK-Ampを同時に使用
する場合は、HP-Ampの Poは 30mW @ 16Ω以下、且つ、SPK-Ampの Poを 1.2W @ 8Ω以下にしてください。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は保証されませ
ん。
MS0949-J-01
-5-
2008/07
[AK4213]
推奨動作条件
(VSS1=VSS2=VSS3 =0V; Note 2)
Parameter
Power
Analog
Supplies
Digital I/F
(Note 10) Speaker-Amp & Headphone-Amp
Charge Pump
Difference
Symbol
AVDD
TVDD
SVDD
PVDD
PVDD – AVDD
SVDD – AVDD
min
2.6
1.6
3.0
2.6
-0.3
-0.3
typ
3.3
1.8
3.6
3.3
0
-
max
3.6
3.6
5.5
3.6
0.3
-
Units
V
V
V
V
V
V
Note 10. AVDD, TVDD, SVDD, PVDDの立ち上げシーケンスを考慮する必要はありません。ただし、PDN pin = “L”
の状態で、各電源は立ち上げて下さい。全ての電源が立ち上がった後、PDN pinを “H”にし下さい。
* AK4213では、以下の2通りのケースで特定の電源をON/OFFすることが可能です。この場合、PDN pinは、
必ず"L"にして下さい。
1. TVDD=SVDD=ONの場合: AVDD=PVDDをON/OFFすることが可能
2. TVDD=ONの場合:
AVDD=PVDD=SVDDをON/OFFすることが可能
OFF状態の電源をONにする場合は、全ての電源（TVDD,AVDD,PVDD,SVDD）が立ち上がる後、150ns以
上の時間が経ってからPDN pinを"H"にして下さい。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご注意
下さい。
MS0949-J-01
-6-
2008/07
[AK4213]
アナログ特性
(Ta=25°C; AVDD=PVDD=3.3V, SVDD=3.6V, TVDD=1.8V, VSS1=VSS2=VSS3=0V; Input Signal Frequency
=1kHz; Measurement band width=10Hz ∼ 20kHz; Headphone-Amp: RL =16Ω; Speaker-Amp: RL =8Ω + 10μH; Charge
Pump Circuit External Capacitance: C1=C2= 2.2μF (Figure 4); unless otherwise specified)
Parameter
min
typ
max
Units
LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Input Resistance
25
50
110
kΩ
Input Analog Volume: L1V3-0, R1V3-0, L2V3-0, R2V3-0, L3V3-0, R3V3-0 bits
Step Size
1
2
3
dB
Gain Control Range
-20
+10
dB
MIX-Amp: MIXO pins
Load Resistance
10
kΩ
Load Capacitance
30
pF
Headphone-Amp: (LIN/RIN Æ HPL/HPR pins), Input Volume=HPGA = 0dB
Output Power (THD+N=1%)
SVDD=3.3V
64
mW
THD+N:
0.7Vrms Single-ended Input, Po = 30mW
-58
-40
dB
Output Noise Level (A-weighted) (Note 11)
24
40
μVrms
Interchannel Gain Mismatch
0.2
0.8
dB
Load Resistance
16
Ω
Load Capacitance
300
pF
Output Voltage: 0.7Vrms Single-ended Input
0.62
0.69
0.76
Vrms
PSRR
217Hz (Note 12)
70
dB
1kHz (Note 12)
70
dB
217Hz (Note 13)
100
dB
1kHz (Note 13)
80
dB
Interchannel Isolation
60
80
dB
Headphone Analog Volume (HPGA4-0 bits)
Step Size
0.5
2
3.5
dB
Gain Control Range
-50
+12
dB
Class-D Speaker-Amp: LIN or RIN Æ SPP/SPN; ALC = OFF, Input Volume=SPGA=0dB, BTL
Output Power (THD+N=10%)
SVDD=5.0V
1.6
W
SVDD=3.6V
0.8
W
Output Level
SVDD = 5.0V, Input Level = 0.85Vrms (Note 14)
2.7
Vrms
SVDD = 3.6V, Input Level = 0.64Vrms (Note 15)
2.0
Vrms
SVDD = 3.6V, Input Level = 0.46Vrms (Note 16)
1.33
1.48
1.63
Vrms
THD+N
-65
-40
dB
Po=0.25W, Input Level = 0.46Vrms (Note 16)
Output Noise (A-weighted) (Note 17)
85
150
μVrms
Load Resistance
8
Ω
Load Capacitance (Note 21)
300
pF
PSRR
217Hz (Note 18)
60
dB
1kHz (Note 18)
50
dB
217Hz (Note 19)
50
dB
1kHz (Note 19)
50
dB
Switching Frequency
150
250
400
kHz
40
120
mA
出力ショート時電流 (Note 20)
Start-Up Time
18
30
48
ms
MS0949-J-01
-7-
2008/07
[AK4213]
Parameter
min
typ
max
SPIN pins
Input Resistance
15
26
36
Speaker Analog Volume: SPGA5-0 bits
Step Size
0.1
0.5
0.9
Gain Control Range
-12
+19.5
Bypass Mode: Figure 2, Input Level = 1.13Vrms, Common Voltage = 1.8V, Measured by SPP/SPN pins
THD+N
1.13Vrms, 3.2Vpp
-50
0.71Vrms, 2.0Vpp
-60
-50
Output Level
0.46
Switch ON Resistance ( BYPE bit = “1”)
2.8
Switch Off Isolation ; 3.6VDC Input, Figure 3
90
(SPP/SPN pins– RVINP/RVINN pins)
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”)
AVDD+TVDD:
ALL ON
(Note 22)
4.0
6.5
HP-Amp ON
(Note 23)
2.0
SPK-Amp ON
(Note 24)
2.8
PVDD (No Output): HP-Amp ON
1.3
3.2
SVDD (No Output): HP-Amp ON
2.0
4.0
SPK-Amp ON
1.0
4.0
Power-Down Mode (PDN pin = “L”)
(Note 25)
AVDD+PVDD+SVDD+TVDD
1
30
Units
kΩ
dB
dB
dB
dB
Vrms
Ω
dB
mA
mA
mA
mA
mA
mA
μA
Note 11. Single-ended 入力で信号を入力しているMixerのパスがONしたときの値。Differential 入力時は、typ.
29μVrmsです。
Note 12. AVDD, PVDDに、100mVppの正弦波を重畳した場合の値。
Note 13. SVDDに0.89Vppの正弦波を重畳した場合の値。
Note 14. Single-ended入力の場合。Differential入力の場合、プラス入力ピン、マイナス入力ピンそれぞれに
0.425Vrmsの逆相の信号を入力した値になります。
Note 15. Single-ended入力の場合。Differential入力の場合、プラス入力ピン, マイナス入力ピンそれぞれに 0.32Vrms
の逆相の信号を入力した値になります。
Note 16. Single-ended入力の場合。Differential入力の場合、プラス入力ピン, マイナス入力ピンそれぞれに 0.23Vrms
の逆相の信号を入力した値になります。
Note 17. Single-ended 入力で信号を入力しているMixerのパスのみONしたときの値。Differential入力時は、
typ.90μVrmsです。
Note 18. AVDDに、100mVppの正弦波を重畳した場合の値。
Note 19. SVDDに、100mVppの正弦波を重畳した場合の値。
Note 20. Single-ended Modeにて、１ｋHz, 0.85Vrmsのサイン波を入力時、SPP pin と SPN pinがショートした時に、
SVDD-VSS2間に流れる平均電流。
Note 21. 出力ピン対VSS1のLoad Capacitanceを規定しています。差動信号間は容量的効果が2倍となるので、差動間
の容量負荷は2倍として考慮する必要があります。
Note 22. 全回路動作時
(PMVCM = PMOSC = PMCP = PMHPL = PMHPR = PMMHL = PMMHR = PMSPK = PMMSP = PMV1 =
PMV2 = PMV3 bits= “1”)
Note 23. Headphone-Amp動作時
(PMVCM = PMOSC = PMCP = PMHPL = PMHPR = PMMHL = PMMHR = PMV1 bits= “1”,
PMSPK = PMMSP = PMV2 = PMV3 bits= “0”)
Note 24. Speaker-Amp動作時
(PMVCM = PMOSC = PMCP = PMSPK = PMMSP = PMV1 bits= “1”,
PMHPL = PMHPR = PMMHL = PMMHR = PMV2 = PMV3 bits= “0”)
Note 25. All digital input pins are held at VSS1.
MS0949-J-01
-8-
2008/07
[AK4213]
Input Voltage: 1.13Vrms, Comm on Voltage=1.8V
Receiver-AMP
3.9Ω
3.9Ω
RVINN pin
RVINP pin
AK4213
SW 1
SPK-AMP
SPP pin
ALC
8Ω
Measurem ent point of
THD+N and Output Voltage
SPN pin
SW 2
Figure 2. Connection with external RCV-Amp
Measurement point of
AK4213
RVINP pin
Switch OFF Isolation
SW1
DC Input Voltage: 3.6V
SPK-AMP
SPP pin
ALC
50Ω
SPN pin
50Ω
RVINN pin
DC Input Voltage: 3.6V
SW2
AK4213
RVINP pin
SW1
50Ω
SPK-AMP
SPP pin
DC Input Voltage: 3.6V
ALC
Measurement point of
SPN pin
Switch OFF Isolation
DC Input Voltage: 3.6V
RVINN pin
50Ω
SW2
Figure 3. Measurement Circuit of Switch OFF Isolation
Headphone-amp negative voltage
PVEE pin
C1
CN pin
VSS3
CP pin
C2
Charge Pump Circuit
Figure 4. Charge Pump Circuit External Capacitor
MS0949-J-01
-9-
2008/07
[AK4213]
DC 特性
(Ta= -40∼85°C; AVDD=PVDD=2.6 ∼ 3.6V; SVDD=2.6 ∼ 5.5V, TVDD=1.6 ∼ 3.6V)
Parameter
Symbol
min
typ
High-Level Input Voltage (2.2V ≤ TVDD ≤ 3.6V)
VIH
70%TVDD
VIH
80%TVDD
(1.6V ≤ TVDD < 2.2V)
Low-Level Input Voltage (2.2V ≤ TVDD ≤ 3.6V)
VIL
VIL
(1.6V ≤ TVDD < 2.2V)
Low-Level Output Voltage
VOL
(2.0V ≤ TVDD ≤ 3.6V：Iout = 3mA)
VOL
(1.6V ≤ TVDD < 2.0V：Iout = 3mA)
Input Leakage Current
Iin
-
max
30%TVDD
20%TVDD
Units
V
V
V
V
0.4
20%TVDD
±2
V
V
μA
スイッチング特性
(Ta= -40 ∼ 85°C; AVDD=PVDD =2.6 ∼ 3.6V; SVDD=2.6 ∼ 5.5V TVDD=1.6 ∼ 3.6V)
Parameter
Symbol
min
Typ
max
Units
Control Interface Timing: (Note 26)
SCL Clock Frequency
FSCL
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
μs
Start Condition Hold Time (prior to first clock pulse)
tHD:STA
0.6
μs
Clock Low Time
tLOW
1.3
μs
Clock High Time
tHIGH
0.6
μs
Setup Time for Repeated Start Condition
tSU:STA
0.6
μs
SDA Hold Time from SCL Falling (Note 27)
tHD:DAT
0
μs
SDA Setup Time from SCL Rising
tSU:DAT
0.1
μs
Rise Time of Both SDA and SCL Lines
tR
0.3
μs
Fall Time of Both SDA and SCL Lines
tF
0.3
μs
Setup Time for Stop Condition
tSU:STO
0.6
μs
Capacitive load on bus
Cb
400
pF
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
50
ns
Power-down & Reset Timing
PDN Pulse Width (Note 28)
tPD
150
ns
2
Note 26. I CはPhilips Semiconductorsの登録商標です。
Note 27. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
Note 28. 電源投入時は、PDN pinを “L”に保ったままで電源を立ち上げることでリセットがかかります。全ての電源が
立ち上がった後にPDN pinを “H”にしてください。
MS0949-J-01
- 10 -
2008/07
[AK4213]
■ タイミング波形
VIH
SDA
VIL
tLOW
tBUF
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
Start
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
Figure 5. I2C Bus Mode Timing
tPD
PDN
VIL
Figure 6. Power-down & Reset Timing
MS0949-J-01
- 11 -
2008/07
[AK4213]
機能説明
■ 入力セレクタ & ボリューム
AK4213は、シングルエンド及び差動入力に対応しています。シングルエンド／差動入力の切り替えは、SD3-1 bits に
て行います。差動入力が選択された場合のパスの切り替え・ボリュームの制御は、Lch側で行われ、Rch側の設定は無
視されます。ミキシング回路は、Headphone-AmpのLch/Rchを独立に制御することができます。入力パスが全て OFF
の場合、VCOM電圧が出力されます。ボリュームの設定は、各入力ピンに対して独立に行われ、+10dB から-20dBま
で、2dB stepで変更することが可能です。ボリューム切り替え時は、ポップノイズが発生する可能性があります。また、
入力ボリュームはチャネル毎にPMV3-1 bits により、L/Rチャネル共通にパワーダウンすることが可能です。入力ボリュ
ームのPower-Up時間は、typ.16.4ms, max. 26.3ms。入力ボリューム立ち上げ時のボツ音を軽減させるために、LINｘ
/RINｘ（ｘ＝1∼3） pins には、0.22μF以下のコンデンサを接続して下さい。
L1V3-0 bit
R1V3-0 bit
L2V3-0 bit
GAIN (dB)
R2V3-0 bit
L3V3-0 bit
R3V3-0 bit
FH
+10
EH
+8
:
CH
+4
BH
+2
AH
0
9H
−2
8H
−4
:
:
2H
−16
1H
−18
0H
−20
Table 1. Input Volume Setting
SD3 bit
SD2 bit
Input Mode
SD1 bit
0
Single-ended Mode
1
Differential Mode
Table 2. Input Mode Setting
MS0949-J-01
- 12 -
Step
2dB
(default)
(default)
2008/07
[AK4213]
SPKL1 bit
LIN1/IN1−
VOL(L1V3-0 bits)
RIN1/IN1+
VOL(R1V3-0 bits)
PREL
SPKR1 bit
Mixing
SPKL2 bit
LIN2/IN2-
&
VOL(L2V3-0 bits)
SPKR2 bit
RIN2/IN2+
VOL(R2V3-0 bits)
Selector
To MIXO pin
SPKL3 bit
LIN3/IN3-
VOL(L3V3-0 bits)
RIN3/IN3+
VOL(R3V3-0 bits)
SPKR3 bit
HPLL1 bit
PREL
HPLR1 bit
Mixing
HPLL2 bit
&
HPLR2 bit
Selector
HPLL3 bit
To Lch Headphone-Amp
HPLR3 bit
HPRL1 bit
PREL
HPRR1 bit
Mixing
HPRL2 bit
&
HPRR2 bit
HPRL3 bit
Selector
To Rch Headphone-Amp
HPRR3 bit
Figure 7. Input Selector & Volume in Single-ended Mode (SD3-1 bits = “000”)
MS0949-J-01
- 13 -
2008/07
[AK4213]
SPKL1 bit
IN1−
PREL
VOL(L1V3-0 bits)
Mixing
IN1+
SPKL2 bit
IN2−
VOL(L2V3-0 bits)
&
Selector
IN2+
To MIXO pin
SPKL3 bit
IN3−
VOL(L3V3-0 bits)
IN3+
HPLL1 bit
PREL
Mixing
HPLL2 bit
&
To Lch Headphone-Amp
Selector
HPLL3 bit
HPRL1 bit
PREL
Mixing
HPRL2 bit
&
To Rch Headphone-Amp
Selector
HPRL3 bit
Figure 8. Input Selector and Volume in Differential Mode (SD3-1 bits = “111”)
MS0949-J-01
- 14 -
2008/07
[AK4213]
■ Class-D スピーカーアンプ
ALCブロックからの出力された信号に対してPWM変換を行い、SPP / SPN pin からBTL出力します。ALCブロックへの
入力は、SPIN pin から行います。また、MIXO pin と SPIN pin の間に、コンデンサ及び抵抗を挿入することでBPF
(Band Pass Filter) を形成することができます。BPFが必要ない場合でも、ミキシング & セレクタ回路のDCオフセットを
キャンセルさせるためにMIXO pin と SPIN pin に0.1μFのコンデンサを接続して下さい。
MIXO pin
SPIN pin
SPGA5-0bits
1kΩ
0.015μF
typ.26kΩ
-
Mixing & Selector
0.033μF
+
ALC
AK4213
Figure 9. Example of Band-Pass-Filter for Speaker (BPF = typ. 442Hz to 4.83kHz @ -3dB)
MIXO pin
SPIN pin
SPGA5-0bits
0.1μF
typ.26kΩ
-
Mixing & Selector
+
ALC
AK4213
Figure 10. Example of normal connection for Speaker (fc = typ. 66Hz @ -3dB)
シングルエンドモード時、モノラルの0.7Vrmsの信号を入力すると、ALC = OFF (SPGA=0dB) の場合、スピーカーアン
プは、0.6W(/1ch) を出力します。 シングルエンドモードでステレオ入力する場合は、Lch/RchのInput Volumeを-6dBに
設定し、Lch/RｃｈのパスをONすることで、モノラルミキシング[(Lch + Rch) /2]することが可能です。
デフォルトの内部ゲインは、+9.82dBになっています。ALC = ON (ALC bit = “1”)の場合、ALCの出力はLMTH bit =
“0”時は −7.5dBV ∼ −9.5dBVに、LMTH bit = “1”時は −11.5dBV ∼ −13.5dBVに出力レベルが自動的に調整されま
す。基準レベルはREF5-0 bitsで設定します。後段のClass-Dスピーカーアンプの内部ゲインは+11.76dBの固定
ゲインです。
Input
Input Volume
Mixing & Selector
ALC OFF: SPGA5-0 bits
Class-D
(-1.94dB @ Vol=0dB)
(0dB)
ALC ON: REF5-0 bits
(+11.76dB)
Figure 11. Speaker-Amp Path Level Diagram
MS0949-J-01
- 15 -
2008/07
[AK4213]
PMSPK bit を “0”にすることで、スピーカーアンプブロック（ALC + SPK-Amp）を完全にパワーダウンすることができま
す。パワーアップ時間は、30ms(typ.), 48ms(max).
PMSPK bit = “0” → “1”に設定され、1.6ms後 SPGA5-0 bitsの書込み操作を行ってください。
PMSPK bits
Speaker-Amp
0
Power-down
1
Power-up & Output
Table 3. Speaker-Amp 出力状態
(default)
■ Bypass Mode
BYPE bit = “1” （SW1=SW2=ON）の時、RVINP pin, RVINN pin から入力された信号が、それぞれSPP pin, SPN pin
から出力することができます。このとき、SPK-Ampは Hi-Z状態です。 BYPE bit = “0” (SW1=SW2=OFF)の時、
SPP/SPN pin からスピーカーアンプ出力されます。PMSPK bit = “1”の場合、BYPE bit は無視されます。
Bypass Modeは、VCOM、内部発振器を含む全てのパワーマネージメントのレジスタ (Addr=00H，01H, 02H)を “0”に
して動作させることも可能です。ただし、Bypass Mode時にサーマルシャットダウンの機能はOFFされます。Bypass
Mode時に、サーマルシャットダウン機能を使用する場合は、PMVCM bit = “1”にして下さい。
PMSPK bit
BYPE bit
Mode
0
0
Power-down (SPP/SPN pins are Hi-Z)
0
1
Bypass Mode
1
x
Speaker Mode
Table 4. Speaker and Receiver Modes (x: Don’t care)
Receiver-AMP
3.9Ω
3.9Ω
RVINN pin
RVINP pin
AK4213
SW1
SPK-AMP
SPP pin
ALC
Speaker
SPN pin
SW2
Figure 12. Bypass Mode
＜コントロールシーケンスの例＞
1. Speaker Mode Î Bypass Mode
a. Spkeaer Amp パワーダウン: PMSPK bit = “1” Æ “0”（詳細についてはFigure 18を参照してください。）
b. Wait more than 500μs
c. Bypass Mode有効( SW1=SW2=ON): BYPE bit = “0” Æ “1”
2. Bypass Mode Î Speaker Mode
a. Bypass Mode無効 (SW1=SW2=OFF): BYPE bit = “1” Æ “0”
b. Speaker-Amp パワーアップ: 詳細なシーケンスについてはFigure 18を参照してください。
MS0949-J-01
- 16 -
2008/07
[AK4213]
■ ALC動作
ALC bit = “1”の時、ALCブロックにより、スピーカーアンプ出力に対してALC動作が行われます。ALC bit = “0”のと
き、SPGA5-0 bitにより設定されたゲイン値になります。
(1) ALCリミッタ動作
ALCリミッタ動作では、出力レベルが ALCリミッタ検出レベル(LMTH bit)を越えた場合、ALCリミッタATTステップ
(LMAT1-0 bits)分だけ自動的にSPGA値を減衰させます。
ZELMN bit=“0”(ゼロクロス検出有効)の時、ALCリミッタ動作によりSPGA値が変更されるのは、ゼロクロスするかゼロク
ロスタイムアウトした時です。ゼロクロスタイムアウト時間はALCリカバリ時間と共通で、ZTM1-0 bits にて設定できま
す。
ZELMN bit=“1”(ゼロクロス検出無効)の時、ALCリミッタ動作によりSPGA値は瞬時(周期:typ. 125μs, max
200μs)に変更されます。リミッタ動作の減衰量はLMAT1-0 bitの設定にかかわらず1 step 固定です。
減衰動作終了後でもALC bitを “0”にしない限り、再び出力レベルがALC リミッタ検出レベルを越えれば、この減衰動
作は繰り返されます。
LMTH bit
ALCリミッタ検出レベル
ALCリカバリ待機カウンタリセットレベル
0
ALC Output ≥ −7.5dBV
−7.5dBV > ALC Output ≥ −9.5dBV
1
ALC Output ≥ −11.5dBV
−11.5dBV > ALC Output ≥ −13.5dBV
Note: ALCリミッタ検出レベル及びALCリカバリ待機カウンタリセットレベルは電源
電圧に依存しません。
Table 5. ALCリミッタ検出レベル／リカバリ待機カウンタリセットレベル
ZELMN bit LMAT1 bit LMAT0 bit ALC リミッタATTステップ
0
0
1 step
0.5dB
0
1
2 step
1.0dB
0
1
0
4 step
2.0dB
1
1
8 step
4.0dB
1
x
x
1step
0.5dB
Table 6. ALC リミッタATTステップ (x: Don’t’ care)
ZTM1 bit
0
0
1
1
Zero Crossing Timeout
typ.
max
0
16.4ms
26.3ms
1
32.8ms
51.5ms
0
65.6ms
105.0ms
1
131.2ms
210.0ms
Table 7. ALCゼロクロスタイムアウト周期
(default)
(default)
ZTM0 bit
(default)
(2) ALCリカバリ動作
MS0949-J-01
- 17 -
2008/07
[AK4213]
ALCリカバリ動作は、WTM2-0 bitsで設定された時間だけ待機を行い、この間、ALCの出力信号がリカバリ待機カウン
タリセットレベル(LMTH bit)を越えることがなければ、ALCリカバリ動作を行います。このALCリカバリ動作は設定され
た基準レベル(REF5-0 bits)まで、RGAIN1-0 bitで設定した値だけSPGA部のボリューム値を自動的に増加させます。
このALCリカバリ動作はWTM2-0 bitsで設定した周期で行われます。WTM2-0 bitsの設定はZTM1-0 bitsの設定と同じ
あるいはZTM1-0 bits よりも大きい値に設定して下さい。
RGAIN1-0 bits = “10” の場合、ALCはリミッタ動作のみ行われ、リカバリ動作は行われません。
ALCリカバリ動作中、ALCの出力レベルがALCリミッタ検出レベル(LMTH bit)を越えた場合、直ちにALCリミッタ動作
に入ります。
また、ALCリカバリ待機中に
(リカバリ待機カウンタリセットレベル) ≤ (ALC出力レベル) < (リミッタ検出レベル)
となっている場合、待機タイマはリセットされます。そのため、
(リカバリ待機カウンタリセットレベル) > (ALC出力レベル)
となった時から、待機時間のカウントが開始されます。
また、ALC動作はインパルス性のノイズにも対応したALCになっています。インパルス性のノイズが入力された場合、
通常のリカバリ動作よりも早いサイクルでリカバリ動作（ファーストリカバリ動作）を行います。例えば、マイクロフォンに
瞬間的に大きな音が入力された場合、この動作により大きな音に埋もれた小信号を改善することができます。
WTM2 bit
0
0
0
0
1
1
1
1
Recovery Waiting Timer
typ.
max
0
0
16.4ms
26.3ms
0
1
32.8ms
51.5ms
1
0
65.6ms
105.0ms
1
1
131.2ms
210.0ms
0
0
262.4ms
419.9ms
0
1
524.8ms
839.7ms
1
0
1049.6ms
1679.4ms
1
1
2099.2ms
3358.8ms
Table 8. ALC Recovery Waiting Timer Period
WTM1 bit
RGAIN1
0
0
1
1
WTM0 bit
RGAIN0
GAIN STEP
0
1 step
0.5dB
1
2 step
1.0dB
0
0 step
0dB
1
Reserved
Table 9. ALC Recovery GAIN Step
REF5-0 bits
GAIN (dB)
Step
3FH
+19.5
3EH
+19.0
3DH
+18.5
3CH
+18.0
:
:
19H
+0.5
0.5dB
18H
0.0
17H
−0.5
:
:
02H
−11.0
01H
−11.5
00H
−12.0
Table 10. ALCリカバリ動作時の基準値設定
MS0949-J-01
- 18 -
(default)
(default)
(Only limiter operation)
(default)
2008/07
[AK4213]
ALC動作設定手順例
Table 11は、ALCの設定例です。ALCはSPGA5-0 bitにて設定された値から動作を開始します。
Register Name
LMTH
ZELMN
WTM2-0
REF5-0
LMAT1-0
RGAIN1-0
ZTM1-0
ALC
Comment
Data
Limiter detection Level
0
Limiter Zero crossing Enable
0
Recovery waiting period
101
Maximum gain at recovery operation
3CH
Limiter ATT Step
00
Recovery GAIN Step
00
Zero-crossing Timeout
01
ALC Enable bit
1
Table 11. ALC設定例
Parameter
−7.5dBV
Limiter Zero Crossing Enable
typ.524.8ms
+18dB
0.5dB
0.5dB
typ.32.8ms
Enable
ALC動作中は、以下のビットへの変更を禁止します。これらのビットを変更する場合は、スピーカーアンプをパワーダ
ウン(PMSPK bit = “0”) あるいは、ALC動作を終了(ALC bit = “0” ) してから行って下さい。
- LMTH, LMAT1-0, WTM2-0, RGAIN1-0, REF5-0, ZTM1-0, ZELMNの各ビット
Example:
Limiter: Zero Crossing Enable
Recovery Cycle = typ. 524.8ms
Limiter and Recovery Step = 1
Maximum Gain = +18dB
Limiter Detection Level = −7.5dBV
ALC bit = “1”
ALC=OFF
WR (SPGA5-0)
* The value of SPGA should be
(1) Addr=0EH, Data=3CH
the same or smaller than REF’S.
WR (REF5-0)
(2) Addr=0FH, Data=3CH
WR (ZTM1-0, WTM2-0)
(3) Addr=10H, Data=0DH
WR (ZELMN, LMAT1-0, RGAIN1-0, LMTH, ALC=”1”)
(4) Addr =11H, Data=40H
ALC Operation
Note : WR : Write
Figure 13. ALC動作設定手順例
MS0949-J-01
- 19 -
2008/07
[AK4213]
■ スピーカーボリューム (SPGA: マニュアルモード時)
ALC bit = “0”のとき、SPGA5-0 bitsによりマニュアルモードになります。このモードは以下の場合に使用します。
1.
2.
3.
ALC動作に関するレジスタ設定(ZTM1-0, LMTHなど)を行う場合。
ALC動作スタート時のボリューム値を設定する場合。
SPGAをマニュアルボリュームとして使用する場合。
スピーカーボリュームのゲイン量はSPGA5-0 bitsで設定します。ボリューム変更時、ゼロクロス検出動作を行います。
ゼロクロスタイムアウト時間はZTM1-0 bitsにより設定可能です。PMSPK bit = “0”から、PMSPK bit = “1”に設定後、
1.6msの時間以内、SPGA5-0 bitsに対する書き込みは禁止です。また、スピーカーブロックのパワーダウン解除後
(PMSPK bit = “1”) は、SPGA5-0 bitsの値に関係なく、初期値（0dB）で立ち上がります。
SPGA5-0
3FH
3EH
3DH
3CH
:
19H
18H
17H
:
02H
01H
00H
GAIN (dB)
Step
+19.5
+19.0
+18.5
+18.0
:
+0.5
0.5dB
0.0
−0.5
:
−11.0
−11.5
−12.0
Table 12. Speaker-Amp Volume Setting
(default)
SPGA5-0 bitsの書き込みを続けて行う場合は、ゼロクロスタイムアウト時間以上の間隔をあけて行って下さい。
ALC bit
ALC Status
Disable
Enable
SPGA5-0 bits
Internal SPGA
Disable
3CH(+18dB)
3CH(+18dB)
3CH(+18dB) --> 19H(+0.5dB)
(1)
3CH(+18dB)
(2)
Figure 14. ALC 動作中のSPGA動作例
(1) ALC bit = “1”を書き込んだときのSPGAの値がALC動作のスタート値になります。
(2) ALC動作中は、SPGAのレジスタに書き込みを行っても反映されません。ALCがDisableされた後、最大、2回のゼ
ロクロスまたはゼロクロスタイムアウト時にその値が反映されます。再度ALCをEnableする場合は、ALC bit = “0”の
後、ゼロクロスタイムアウト時間以上の間隔を空けてALC bit = “1”を設定して下さい。
MS0949-J-01
- 20 -
2008/07
[AK4213]
■ チャージポンプ回路
PVDD pinに供給された電圧から、内部のチャージポンプ回路により、負電源(PVEE) を生成します。生成された負電
源は、ヘッドフォンアンプ用の電源として使用されます。 PMCP bit = “1”の時、チャージポンプ回路は動作します。必
ず、PMVCM=PMOSC bits= “1”にして下さい。
チャージポンプ回路のパワーアップ時間は、typ. 6.2ms, max. 10ms となります。ヘッドフォンアンプ(PMHPL or
PMHPR bit = “1”の場合) は、チャージポンプ回路が立ち上がった後、立ち上がります（立ち上げシーケンスについて
Figure 17を参照して下さい）。
■ ヘッドフォンアンプ (HPL/HPR pins)
ヘッドフォンアンプはSVDD駆動のレギュレター回路で生成する正電源とPVDD駆動の内蔵のチャージポンプ回路で
生成する負電源で動作します。出力はVSS3 (0V)を中心にシングルエンドになっており、DCカット用のコンデンサは
不要です。負荷抵抗はmin. 16Ωです。出力電圧はデフォルト(HPGA4-0 bits = “19H” (0dB))で0.7Vrmsのシングルエ
ンド入力時、0.69Vrms (= 30mW @ 16Ω)を出力します。また、HPL/HPR出力は、HPGA4-0 bits でゲイン設定を行うこ
とができます。ボリュームの設定は、L/R共通に行われ、HPGA4-0 bitでは、+12dB から-50dBまで、2dB stepで変更す
ることが可能です。
HPGA4-0 bits
GAIN (dB)
Step
1FH
+12
1EH
+10
:
1AH
+2
19H
0
18H
−2
2dB
17H
−4
16H
−6
:
:
2H
−46
1H
−48
0H
−50
Table 13. Headphone-Amp Volume Setting
Input
(default)
Input Volume
Mixing & Selector
HP Volume
HP-Amp
(-1.94dB @ Vol =0dB)
(0dB)
(HPGA=0dB)
(+1.94dB)
Figure 15. Headphone-Amp Path Level Diagram
MS0949-J-01
- 21 -
2008/07
[AK4213]
HPMTN bitを “1”にするとヘッドフォン出力が可能になります。HPMTN bitを “0”にすると出力をミュートします。ミュー
トON/OFFの時間は、PTS1-0 bits, MOFF bit によって設定されます。
PMHPL, PMHPR bitを “0”にすることで、ヘッドフォンアンプを完全にパワーダウンすることができます。この時、HPL,
HPR pin はVSS3にプルダウンされます。プルダウン抵抗値は、HPZ bit= 0”の時20Ω(typ)、HPZ bit = “1”の時25kΩ
(typ)です。パワーアップの時間は、typ. 16.4ms, max. 26.3ms、パワーダウンは、瞬時に行われます。
PMCP/PMVCM
x
x
1
1
PMHPL/R
0
0
1
1
HPMTN
HPZ
Mode
HPL/R pins
x
0
Power-down & Mute Pull-down by 20Ω (typ) (default)
x
1
Power-down
Pull-down by 25kΩ (typ)
0
0
Mute
VSS3
1
0
Normal Operation
Normal Operation
Table 14. ヘッドフォン出力状態 (x: Don’t’ care)
＜外部ヘッドフォンアンプとのWired OR＞
PMVCM=PMCP=PMOSC=HPZ bits = “1” （チャージポンプ回路はパワーアップ）の場合、AK4213のHP-Ampと外部
のHP-AmpをWired ORで接続し外部のHP-Ampを使用することができます。チャージポンプが立ち上がると、外部
HP-Ampの出力振幅は±PVDD[Vpp]以下まで対応可能になります。
HPL pin
AK4213
Headphone
HPR pin
Another
HP-Amp
Figure 16. 外部単電源ヘッドフォンアンプとのWired OR
MS0949-J-01
- 22 -
2008/07
[AK4213]
■ 遷移時間
Headphone-AmpのミュートON/OFFの遷移時間はPTS1-0 bitsで設定し、それぞれソフト遷移していきます。
ソフト遷移のEnable/Disableは MOFF bitで設定することができます。このビットが “1”のときソフト遷移は
Disableされ、ミュートがHPMTN bitの設定により、瞬時にON/OFFします。
ソフト遷移Enable時は、Table 15に示す同一アドレスのレジスタ値変更は遷移時間以上の間隔を空けて行って下さ
い。これらのレジスタに前回と同じ値を書き込んだ場合、レジスタ書き込みは無視されます。
PTS1-0 bits
Address
Register Name
Enable / Disable
0DH
HPMTN bit
MOFF bit
Table 15. Registers with Transition Time
MUTE ON/OFF Time
typ.
max.
0
0
16.4ms
26.3ms
0
1
32.8ms
51.5ms
1
0
65.6ms
105.0ms
1
1
131.2ms
210.0ms
Table 16. Headphone-Amp Mute ON/OFF Transition Time
PTS1
PTS0
(default)
■ サーマルシャットダウン
スピーカー出力のショート等によりデバイス内部が異常発熱した場合、自動的にチャージポンプとヘッドフ
ォンアンプとCLASS-Dスピーカーアンプがパワーダウン（サーマルシャットダウン）され、THDET bit が “1”
になります。一度、サーマルシャットダウンがかかると、PDN pinによるリセットをしない限り復帰はしま
せん。デバイスの状態は、THDET bitにてモニターすることができます。Bypass Mode時にこの機能を使用す
る場合は、PMVCM bit = “1”として下さい。推奨シーケンスは以下の通りです。
＜推奨シーケンス＞
1.
2.
3.
4.
5.
■
VCOM Power-Up; PMVCM bit = “0” Æ “1”
Wait more than 1ms
Bypass Mode Enable: BYPE bit = “0” Æ “1”
Bypass Mode Disable: BYPE bit = “1” Æ “0”
VCOM Power-down; PMVCM bit = “1” Æ “0”
システムリセット
PDN pin = “L”の状態で電源を投入してください。全ての電源 (AVDD, PVDD, SVDD, TVDD)が立ち上がった後、
PDN pin を “H”に下さい。リセット解除後 (PDN pin = “L” Æ “H”)、全てのブロック（Input Volume, VCOM, 内部発振
器、Mixer, Headphone-Amp, Speaker-Amp, Charge-Pump）はパワーダウン状態で立ち上がります。PDN pinでリセット
されない限り、コントロールレジスタの内容は保持されています。
MS0949-J-01
- 23 -
2008/07
[AK4213]
■
Power-Up/Down シーケンス
1) HP-Amp
Power Supply
(1)
PDN pin
(2)
PMVCM bit
PMOSC bit
PMMHL/R bit
PMCP bit
(3)
PVEE pin
0V
0V
PVEE
≥ 0s
(10)
PMVx bits
Input Volume
Output State
(4)
Hi-z
PMHPL/R bit
Hi-z
VCOM
(5)
HPMTN bits
HPL/HPR pins
0V
Normal
MUTE
(6)
(7)
MUTE
(8)
0V
(9)
Figure 17. HP-Amp パワーアップ／ダウンシーケンス例
(1) 電源立ち上げ後、PDN pin “L”Æ“H”にしてださい。
この場合、AK4213をリセットするため、150ns以上の“L”区間が必要です。
PDN pin = “L”の状態で電源を投入してください。すべての電源(AVDD, TVDD, PVDD, SVDD)が立ち上が
った後、PDN pinを“H”にしてください。
(2) PTS1-0, MOFF, HPGA4-0, SD３-1 bits を設定。
(3) Regulator、チャージポンプ回路、VCOM、HP-AmpのMixer & Selector、及び内部発振器のパワーアップ:
PMCP = PMＭHL = PMMHR = PMOSC = PMVCM bit = “0” Æ “1”
PVEE pin は、max. 10ms の時間でPVEE電圧になります。
(4) 入力ボリュームのパワーアップ: PMVx bit = “0” Æ “1”
入力ボリュームの設定 (L1V3-0, L2V3-0, L3V3-0, R1V3-0, R2V3-0, R3V3-0 bits)
入力パスの設定（HPLL3-1, HPLR3-1, HPRR3-1, HPRL3-1 ｂits）
入力ボリュームは、max. 26.3ms の時間で立ち上がります。入力ボリュームが立ち上がっている時、入力パス、
入力ボリュームの設定を行うことができます。
(5) PMCPとPMHPL/R bits が “1”に設定された場合、或はCharge-Pump回路が立ち上がっている間、PMHPL/R bits
が “1”に設定された場合、Headphone-AmpはCharge-Pump回路が立ち上がった後、パワーアップされます。
(6) ヘッドフォンアンプのパワーアップ: PMHPL/R bits = “0” Æ “1”
ヘッドフォンアンプのミュート状態で、GNDレベルを出力しています。パワーアップ時間は、max 26.3msです。
(7) ヘッドフォンアンプのミュート解除: HPMTN bit = “0” Æ “1”
遷移時間経過後、通常状態になります。ミュート解除時間は、PTS1-0 bits と MOFF bit の設定で決まります。
(8) ヘッドフォンアンプのミュート: HPMTN bit = “1” Æ “0”
ヘッドフォンアンプは、PTS1-0 bits, MOFF bitで設定した時間経過後、ミュート状態になります。
(9) ヘッドフォンアンプのパワーダウン: PMHPL//R bits = “1” Æ “0”
瞬時にヘッドフォンアンプがパワーダウンされます。
(10) チャージポンプ回路、VCOM、HP-AmpのMixer & Selector、及び内部発振器:
PMCP bit = PMＭＨＬ bit = PMMHR = PMOSC = PMVCM bit = “1” Æ “0”
PVEE pin は、PVEE pin に接続しているコンデンサと内部抵抗の時定数に従って、0Vになります。内部抵抗は、
typ.17.5kΩです。チャージポンプ回路は、この期間にパワーアップしても構いません。
MS0949-J-01
- 24 -
2008/07
[AK4213]
2) SPK-Amp
Power Supply
(1)
PDN pin
(2)
PMVCM bit
PMOSC bit
Don’t care
Clock Input
Don’t care
≥ 0s
PMVx bits
Input Volume
Output State
PMMSP bit
PMSPK bit
(3)
Hi-Z
VCOM
Hi-Z
(8)≥ 500us
(4)≥ 0s
(5) ≥ 1.6ms
(5)≥ 1.6ms
SPGA bits
Default
Default
xxH
xxH
Default
ALC bit
(6)
ALC state
Disable
(6)
Enable
(7)
SPP/SPN pins
Hi-Z
Enable
Disable
Disable
(7)
Normal
Hi-Z
Normal
Hi-Z
Figure 18. SPK-Amp パワーアップ／ダウンシーケンス例
(1) 電源立ち上げ後、PDN pin “L” Æ “H”。この場合、AK4213をリセットするため、150ns以上の“L”区間が必要で
す。
PDN pin = “L”の状態で電源を投入してください。すべての電源(AVDD, TVDD, PVDD, SVDD)が立ち上が
った後、PDN pinを“H”にしてください。
(2) VCOM、発振器のパワーアップ: PMVCM= PMOSC: “0” Æ “1”
この期間に SD3-1 bits を設定して下さい。
(3) 入力ボリュームのパワーアップ: PMVx bit = “0” Æ “1”
入力ボリュームの設定 (L1V3-0, L2V3-0, L3V3-0, R1V3-0, R2V3-0, R3V3-0 bits)
入力パスの設定（SPKL3-1, SPKR3-1 ｂits）
入力ボリュームは、max. 26.3ms の時間で立ち上がります。入力ボリュームが立ち上がっている時、入力パス、
入力ボリュームの設定を行うことができます。
(4) SPK-AmpのMixer & Selector とSPK-Ampのパワーアップ: PMＭSP=PMSPK bits = “0”Æ “1”
(5) SPGA5-0bitの設定: PMSPK bit が 1 に設定した後、1.6ms以上の時間を待ってからSPGA5-0 bit及びALCの設
定が可能になります。
(6) ALC設定:max. 30ms後、ALCはEnable状態になります。 ALC動作時のレジスタセットアップシーケンス”を参照
してください。
(7) PMSPK bit = “0” Æ “1”に変更され、max 48msの時間後からスピーカー出力は通常動作になります。
(8) 一度スピーカーブロックをパワーダウンした場合は、500usを経過してから再度、パワーオンして下さい。また、
PMMSP, PMSPK bit = “1” Æ “0”に変更され、min 0.5msの時間後PMVCM,PMOSC bit = 1” Æ “0”にしてくださ
い。
MS0949-J-01
- 25 -
2008/07
[AK4213]
3) HP-Amp or SPK-Amp パワーアップ中のパスの切替
例: HP-Ampがパワーアップ状態で、LIN1/RIN1を LIN2/RIN2のパスに切替える場合
(1)
HPLL1/R1 bits
(2)
PMV1 bit
≥ 0s
VCOM
LIN1/RIN1 Volume
Output State
Hi-Z
Output
(5)
HPLL2/R2 bits
≥ 0s
(3)
PMV2 bit
(4)
LIN2/RIN2 Volume
Output State
Hi-Z
Output
Figure 19. HP-Amp パワーアップ中のパスの切替シーケンス例
(1)
(2)
(3)
(4)
(5)
LIN1/RIN1 からHP-AmpへのパスをOFF: HPLL1 = HPLR1 = “1” Æ “0”
LIN1/RIN1のInput Volumeをパワーダウン: PMV1 = “1” Æ “0”
RLIN2/RIN2のInput Volumeをパワーアップ: PMV2 = “0” Æ “1”
LIN2/RIN2の入力ボリュームが、max.26.3msで立ち上がります。
LIN2/RIN2からHP-AmpへのパスをON: HPLL2 = HPLR2 = “0” Æ “1”
MS0949-J-01
- 26 -
2008/07
[AK4213]
■ シリアルコントロールインターフェース
AK4213のI2Cバスモードのフォーマットは、Fast-Mode (max:400kHz)をサポートしています。SDA, SCL pinsのプルア
ップ抵抗の接続先は、(TVDD+0.3)V以下にして下さい。
1. WRITE 命令
I2Cバスモードにおけるデータ書き込みシーケンスはFigure 20に示されます。バス上のICへのアクセスには、
最初に開始条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、
開始条件が作られます(Figure 26)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビッ
トから構成され、8ビット目にはデータ方向ビット(R/W)が続きます。上位7ビットは “0010011”固定です
(Figure 21)。アドレスが一致した場合、AK4213は確認応答(Acknowledge)を生成し、命令が実行されます。マ
スタは確認応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 27)。R/Wビ
ットが “0”の場合はデータ書き込み、R/Wビットが “1”の場合はデータ読み出しを行います。
第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成されます(Figure
22)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、MSB firstで構成されます
(Figure 23)。AK4213は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマス
タが生成する停止条件(Stop Condition)によって終了します。SCLラインが “H”の時にSDAラインを “L”から
“H”にすると、停止条件が作られます(Figure 26)。
AK4213は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を
送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス
に格納されます。アドレス “12H”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロ
ールオーバし、アドレス “00H”から順に格納されます。
クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で
状態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 28)。SCLラインが “H”の
時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。
S
T
A
R
T
SDA
S
T
O
P
R/W="0"
Slave
S Address
Sub
Address(n)
Data(n)
A
C
K
A
C
K
Data(n+1)
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 20. I2C バスモードのデータ書き込みシーケンス
0
0
1
0
0
1
1
R/W
A2
A1
A0
D2
D1
D0
Figure 21. 第1バイトの構成
0
0
0
A4
A3
Figure 22. 第2バイトの構成
D7
D6
D5
D4
D3
Figure 23. 第3バイト以降の構成
MS0949-J-01
- 27 -
2008/07
[AK4213]
2. READ 命令
R/W bit が “1”の場合、AK4213はREAD動作を行います。指定したアドレスのデータが出力された後、マスタ
が停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレスの
データを読み出すことができます。アドレス “12H”のデータを読み出した後、さらに次のアドレスを読み出
す場合にはアドレス “00H”のデータが読み出されます。
AK4213はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。
2-1. カレントアドレスリード
AK4213は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定された
アドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス
値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カ
レントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリード
では、AK4213はREAD命令のスレーブアドレス(R/W bit = “1”)の入力に対して確認応答を生成し、次のクロ
ックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントし
ます｡データが出力された後､マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。
S
T
A
R
T
S
T
O
P
R/W="1"
Slave
S Address
SDA
Data(n)
Data(n+1)
Data(n+2)
MA
AC
SK
T
E
R
A
C
K
MA
AC
SK
T
E
R
Data(n+x)
MA
AC
SK
T
E
R
MA
AC
SK
T
E
R
P
MN
AA
SC
T
EK
R
Figure 24. CURRENT ADDRESS READ命令
2-2. ランダムアドレスリード
ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー
ドはREAD命令のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する必要があ
ります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W bit
= “0”)、読み出すアドレスを順次入力します。AK4213がこのアドレス入力に対して確認応答を生成した後、
再送条件、READ命令のスレーブアドレス(R/W bit = “1”)を入力します。AK4213はこのスレーブアドレスの
入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つイン
クリメントします。データが出力された後、マスタがアクノリッジを生成せず停止条件を送ると、READ動
作は終了します。
S
T
A
R
T
SDA
S
T
A
R
T
R/W="0"
Slave
S Address
Slave
S Address
Sub
Address(n)
A
C
K
A
C
K
S
T
O
P
R/W="1"
Data(n)
A
C
K
Data(n+1)
MA
AC
S K
T
E
R
Data(n+x)
MA
AC
S
T K
E
R
MA
AC
S
T K
E
R
P
MN
A A
S
T C
E K
R
Figure 25. RANDOM ADDRESS READ 命令
MS0949-J-01
- 28 -
2008/07
[AK4213]
SDA
SCL
S
P
start condition
stop condition
Figure 26. 開始条件と停止条件
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 27. I2Cバスでの確認応答
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 28. I2Cバスでのビット転送
MS0949-J-01
- 29 -
2008/07
[AK4213]
■ Register Map
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
0AH
0BH
0CH
0DH
0EH
0FH
10H
11H
12H
Register Name
Power Management 0
Power Management 1
Power Management 2
Mode Control 0
Lch Headphone Mixer
Rch Headphone Mixer
Speaker Mixer
Reserved
Input Volume #1
Input Volume #2
Input Volume #3
Reserved
Mode Control 1
Headphone PGA Control
Speaker PGA Control
ALC Mode Control 1
ALC Mode Control 2
ALC Mode Control 3
TEST
D7
D6
D5
D4
D3
D2
D1
D0
0
PMMHR
PMMHL
PMHPR
PMHPL
PMCP
PMOSC
PMVCM
0
0
0
0
0
PMMSP
0
PMSPK
0
0
0
0
0
PMV3
PMV2
PMV1
THDET
0
0
BYPE
0
SD3
SD2
SD1
0
0
HPLR3
HPLL3
HPLR2
HPLL2
HPLR1
HPLL1
0
0
HPRR3
HPRL3
HPRR2
HPRL2
HPRR1
HPRL1
0
0
SPKR3
SPKL3
SPKR2
SPKL2
SPKR1
SPKL1
0
0
0
0
0
0
0
0
R1V3
R1V2
R1V1
R1V0
L1V3
L1V2
L1V1
L1V0
R2V3
R2V2
R2V1
R2V0
L2V3
L2V2
L2V1
L2V0
R3V3
R3V2
R3V1
R3V0
L3V3
L3V2
L3V1
L3V0
0
0
0
0
0
0
0
0
0
0
MOFF
0
PTS1
PTS0
0
0
0
HPZ
HPMTN
HPGA4
HPGA3
HPGA2
HPGA1
HPGA0
0
0
SPGA5
SPGA4
SPGA3
SPGA2
SPGA1
SPGA0
0
0
REF5
REF4
REF3
REF2
REF1
REF0
0
0
0
ZTM1
ZTM0
WTM2
WMT1
WMT0
0
ALC
ZELMN
LMAT1
LMAT0
RGAIN1
RGAIN0
LMTH
0
0
0
0
0
0
0
0
PDN pin = “L”時、全レジスタは書き込み不可です。
PDN pin を “L”にすると、レジスタ値は初期化されます。
Note 29: “0”で指定されたビットへの“1”の書き込みは禁止です。
Note 30: アドレス00H ∼ 12H以外のアドレスへの書き込みは禁止です。
MS0949-J-01
- 30 -
2008/07
[AK4213]
■ Register Definitions
Addr
00H
Register Name
Power Management 0
R/W
Default
D7
D6
D5
D4
D3
D2
D1
D0
0
PMMHR
PMMHL
PMHPR
PMHPL
PMCP
PMOSC
PMVCM
RD
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
PMVCM: VCOM, Headphone AMP用Regulator のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMOSC: Internal Oscillator のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMCP: Charge Pump回路 のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMHPL: Lch Headphone-Ampのパワーマネージメント
0: Power OFF (default)
1: Power ON
PMHPR: Rch Headphone-Amp のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMMHL: Lch Headphone-Amp 用 Mixing & Selector 回路のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMMHR: Rch Headphone-Amp 用 Mixing & Selector 回路のパワーマネージメント
0: Power OFF (default)
1: Power ON
MS0949-J-01
- 31 -
2008/07
[AK4213]
Addr
01H
Register Name
Power Management 1
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
0
RD
0
D3
D2
0
PMMSP
RD
0
R/W
0
D1
0
RD
0
D3
0
RD
0
D2
PMV3
R/W
0
D1
PMV2
R/W
0
D0
PMSPK
R/W
0
PMSPK: Speaker-Ampのパワーマネージメント
0: Power OFF (default)
1: Power ON
PMSPK bit = 0 の時、SPP pin と SPN pin は、Hi-Zになります。
PMMSK: Speaker-Amp用Mixing & Selector 回路のパワーマネージメント
0: Power OFF (default)
1: Power ON
Addr
02H
Register Name
Power Management 2
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
0
RD
0
D0
PMV1
R/W
0
PMV1: Input Volume #1のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMV2: Input Volume #2のパワーマネージメント
0: Power OFF (default)
1: Power ON
PMV3: Input Volume #3のパワーマネージメント
0: Power OFF (default)
1: Power ON
PDN pinを “L”にするとこれらレジスタ値の設定に関わらず全回路を一度にパワーダウンできます。
このときコントロールレジスタの内容はすべて初期化されます。
アドレス00H, 01H, 02Hの全てのパワーマネジメントビットを“0”にすることで、全回路を一度にパワーダウンするこ
とができます。この時レジスタの内容は保持されます。消費電流は18μA(typ)なので、完全にシャットダウンする
にはPDN pin = “L”としてください。
MS0949-J-01
- 32 -
2008/07
[AK4213]
Addr
03H
Register Name
Mode Control 0
R/W
Default
D7
THDET
RD
0
D6
0
RD
0
D5
0
RD
0
D4
BYPE
R/W
0
D3
0
RD
0
D2
SD3
R/W
0
D1
SD2
R/W
0
D0
SD1
R/W
0
SD1: Input mode setting of LIN1/IN1- and RIN1/IN1+ pins
0: Single-ended Mode (default)
1: Differential Mode
SD2: Input mode setting of LIN2/IN2- and RIN2/IN2+ pins
0: Single-ended Mode (default)
1: Differential Mode
SD3: Input mode setting of LIN3/IN3- and RIN3/IN3+ pins
0: Single-ended Mode (default)
1: Differential Mode
BYPE: Bypass Modeイネーブル
0: Disable (default)
1: Enable
PMSPK bit = “0”の状態で、BYPE bit を “０”から“1”に変更すると、AK4213はspeaker-ampがパワーダ
ウン後バイパスモードになります。また、PMSPK bit = “1”の時、BYPE bit は無効となります。
THDET: Thermal Shutdown 検出
0: Normal Operation (default)
1: Thermal Shutdown
Addr
04H
05H
06H
07H
Register Name
Lch Headphone Mixer
Rch Headphone Mixer
Speaker Mixer
Reserved
R/W
Default
D7
0
0
0
0
RD
0
D6
0
0
0
0
RD
0
D5
HPLR3
HPRR3
SPKR3
0
R/W
0
D4
HPLL3
HPRL3
SPKL3
0
R/W
0
D3
HPLR2
HPRR2
SPKR2
0
R/W
0
D2
HPLL2
HPRL2
SPKL2
0
R/W
0
D1
HPLR1
HPRR1
SPKR1
0
R/W
0
D0
HPLL1
HPRL1
SPKL1
0
R/W
0
D7
R1V3
R2V3
R3V3
0
R/W
1
D6
R1V2
R2V2
R3V2
0
R/W
0
D5
R1V1
R2V1
R3V1
0
R/W
1
D4
R1V0
R2V0
R3V0
0
R/W
0
D3
L1V3
L2V3
L3V3
0
R/W
1
D2
L1V2
L2V2
L3V2
0
R/W
0
D1
L1V1
L2V1
L3V1
0
R/W
1
D0
L1V0
L2V0
L3V0
0
R/W
0
Input Mixers: (Figure 7)
0: OFF (default)
1: ON
Addr
08H
09H
0AH
0BH
Register Name
Input Volume #1
Input Volume #2
Input Volume #3
Reserved
R/W
Default
Input Volumes: Default: 0dB (Table 1)
MS0949-J-01
- 33 -
2008/07
[AK4213]
Addr
0CH
Register Name
Mode Control 1
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
MOFF
R/W
0
D4
0
RD
0
D3
PTS1
R/W
0
D2
PTS0
R/W
0
D1
0
RD
0
D0
0
RD
0
D4
HPGA4
R/W
1
D3
HPGA3
R/W
1
D2
HPGA2
R/W
0
D1
HPGA1
R/W
0
D0
HPGA0
R/W
1
D3
SPGA3
R/W
1
D2
SPGA2
R/W
0
D1
SPGA1
R/W
0
D0
SPGA0
R/W
0
PTS1-0: Headphone-Amp Mute ON/OFF Transition Time
Default: “00”; typ. 16.4ms (Table 16)
MOFF: HPMTN bit 変更時のソフト遷移
0: Enable (default)
1: Disable
Addr
0DH
Register Name
Headphone PGA Control
R/W
Default
D7
0
RD
0
D6
HPZ
R/W
0
D5
HPMTN
R/W
0
HPGA4-0: Headphone-Amp Volume Setting
Default: 19H; 0dB (Table 13)
HPMTN: Headphone-Amp Mute
0: Mute (default)
1: Normal Output
HPZ: Headphone-Ampパワーダウン時の出力モード
0: Ground Mode (default)
HPL/HPR pinsは、VSS3を出力します。
1: Hi-Z Mode
HPL/HPR pins は、Hi-Z (typ. 25kΩ)になります。
Addr
0EH
Register Name
Speaker PGA Control
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
SPGA5
R/W
0
D4
SPGA4
R/W
1
SPGA5-0: Speaker-Amp Volume Setting
Default: 18H; 0dB (Table 12)
PMSPK bit = “0”の場合、SPGA5-0 bitsは読み込み、書き込みともに禁止です。PMSPK bit = “0”の状態
から、PMSPK bit = “1”に変更すると、SPGA5-0 bitsに関係なく、初期値（0dB）で立ち上がります。
Addr
0FH
Register Name
ALC Mode Control 1
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
REF5
R/W
1
D4
REF4
R/W
1
D3
REF3
R/W
1
D2
REF2
R/W
1
D1
REF1
R/W
0
D0
REF0
R/W
0
REF5-0: ALC リカバリ動作時の基準値の設定
Default: 3CH; +18dB (Table 10)
MS0949-J-01
- 34 -
2008/07
[AK4213]
Addr
10H
Register Name
ALC Mode Control 2
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
ZTM1
R/W
0
D3
ZTM0
R/W
1
D2
WTM2
R/W
1
D1
WTM1
R/W
0
D0
WTM0
R/W
1
WTM2-0: ALCリカバリ待機時間の設定
Default: “101”, typ. 524.8ms (Table 8)
ZTM1-0: ALC ゼロクロスタイムアウト時間の設定
Default: “01”, typ. 32.8ms (Table 7)
Addr
11H
Register Name
ALC Mode Control 3
R/W
Default
D7
0
RD
0
D6
ALC
R/W
0
D5
D4
D3
D2
D1
ZELMN
LMAT1
LMAT0
RGAIN1
RGAIN0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
D0
LMTH
R/W
0
D2
0
RD
0
D1
0
RD
0
D0
0
RD
0
LMTH: ALCリミッタ検出レベル/リカバリ待機カウンタリセットレベル
Default: “0” (Table 5)
RGAIN1-0: ALCリカバリゲインステップ
Default: “00”; 1 step (Table 9)
LMAT1-0: ALCリミッタATTステップ
Default: “00”; 1 step (Table 6)
ZELMN: ALCリミッタ動作時ゼロクロス検出イネーブル
0: Enable (default)
1: Disable
ALC: ALCイネーブル
0: ALC Disable (default)
1: ALC Enable
“1”でALCをイネーブルします。初期値は “0”(Disable)です。
Addr
12H
Register Name
TEST
R/W
Default
D7
0
RD
0
D6
0
RD
0
D5
0
RD
0
D4
0
RD
0
D3
0
RD
0
このアドレスはすべて“0”にしてください。
MS0949-J-01
- 35 -
2008/07
[AK4213]
システム設計
Figure 29はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4213)を参照して下さい。
0.22µ
0.22µ
0.22µ
0.22µ
0.22µ
2.2µ
+
0.22µ
Analog Input
Analog Input
0.1µ
Power Supply
3.0∼5.5V
Headphone
LIN3/IN3-
HPR
VCOM
RIN1/IN+
SVDD
+
LIN1/IN1-
0.1µ
RIN3/IN3+
HPL
RIN2/IN2+
SPN
VSS2
10µ
SPP
Speaker
(Note)
2.2µ
PVEE
VSS3
+
PDN
LIN2/IN2-
TEST
SPIN
RVINN
RVINP
3.9Ω
Top View
3.9Ω
0.1µ
PVDD
SDA
TVDD
Analog Input
0.1µ
CP
CN
SCL
VSS1
AVDD
MIXO
+
2.2µ
(Note)
0.1µ
0.1µ
uP
Power Supply
Power Supply
2.6∼3.6V
+
1.6∼3.6V
10µ
Analog Ground
Digital Ground
Figure 29. システム接続図
Note:
-
-
CP pinとCN pinおよびPVSS pinとPVEE pinの間に接続するコンデンサは低ESR(等価直列抵抗)の部品
を使用して下さい。極性付きのコンデンサを使用する場合、それぞれCP側、VSS3側にコンデンサ
の正極端子を接続して下さい。
VSS1, VSS2, VSS3は同じアナログのグランドに接続してください。
VCOM pin には、高周波ノイズを除去するために、2.2μF程度の電解コンデンサと並列に0.1μFのセラ
ミックコンデンサをVSS1との間に接続して下さい。VCOM pinから電流は取ってはいけません。
入力ボリューム立ち上げ時のボツ音を軽減させるために、LINx/RINx(x=1~3) pinsには0.22μF以下の
コンデンサを接続して下さい。
MS0949-J-01
- 36 -
2008/07
[AK4213]
パッケージ
29pin CSP ( 3.0mm × 3.0mm, 0.5mm pitch, BGA)
Bottom View
Top View
B
0.23
2.96 ± 0.05
0.50
0.48
5
5
4213
3
XXXX
2
A
4
2.96 ± 0.05
4
3
2
1
1
B
C
D
E
F
F
E
D
φ 0.30 ± 0.05
0.65 ± 0.05
A
C
B
φ 0.05
A
M
S AB
S
0.25 ± 0.05
0.08
MS0949-J-01
S
- 37 -
2008/07
[AK4213]
マーキング
4213
XXXX
1
A
XXXX: Date code (4 digit)
Pin #A1 indication
改訂履歴
Date (YY/MM/DD)
08/05/19
08/07/09
Revision
00
01
Reason
初版
仕様変更
Page
Contents
3
■ オーダリングガイド
AK4213EC → AK4213ECB
■ Register Definitions
01H、GDDLY bitを削除。
パッケージ
パッケージ図変更 黒塗り
32
37
重要な注意事項
•本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊
社営業担当、あるいは弊社特約店営業担当にご確認下さい。
•本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権利
に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
•本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸
出する際に同法に基づく輸出許可が必要です。
•医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極
めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面
による同意をお取り下さい。
•この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等
の責任を一切負うものではありませんのでご了承下さい。
•お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から
損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS0949-J-01
- 38 -
2008/07