Comments
Description
Transcript
IBIS-AMIモデルを使用した 高速シリアル・チャネルの
IBIS-AMIモデルを使用した 高速シリアル・チャネルの シミュレーション Bob Sullivan、Michael Rose、Jason Boh Application Note はじめに IBIS（Input/Output Buffer Information Specification）は、約20年に渡り 電気系回路シミュレーションにおける必須のコンポーネントになっています。 IBISモデルは多くのデザイン・エンジニアに知れ渡っており、その正確さと 扱いやすさから、SPICEベースのトランジスタ・モデルの代替として使用さ れています。実際、多くのIBISモデルは、ベンダのSPICEバッファ・モデル のビヘイビア（動作）を単純に変換したものです。しかしながら、シリアル・イ ンタフェースのビット・レートの向上に伴い、IBISモデルの限界がより深刻 な問題になってきています。 最新（バージョン5.0）のIBIS仕様では、従来のビヘイビア・アナログIBISモデ ルに対しアルゴリズミック・モデルという重要なコンポーネントが追加されて います。ただ、これまでにも何度かミックスド・シグナル・モデル機能の追加 が行われてきましたが、わずかな成果しか得られていませんでした。IBISAMI（Algorithmic Modeling Interface）は、IBISのミックスド・シグナルへ の進化における重要なマイルストーンといえます。 本アプリケーション・ノートでは、まず従来のIBISモデルの利点と制限につ いて振り返り、最新のIBISバージョン5.0における新たなAMI拡張について紹 介します。さらに、Advanced Design System 2011 （ADS2011）を使用して、 代表的なバックプレーンのシミュレーション方法についても説明します。 IBISの歴史的背景 IBISの最初のバージョンは、1993年にIBIS Open Forumからリリースされ ました。IBISモデルが普及した理由として、標準化（ANSI/EIA-656および GEIA-STD-0001）され、広範囲に利用可能であること、その仕様が業界を代 表するEDAベンダ、シリコン・ベンダ、機器メーカをメンバとするオープン・ フォーラムによって管理されていることが挙げられます。IBISモデルはビヘ イビア・モデルであるため、一般的にシミュレーション時間が高速であり、収 束問題に悩む必要もありません。また、暗号化されていないSPICEのトラン ジスタ・レベルの回路モデルとは異なり、IBISモデルでは、シリコン・ベン ダやファウンドリの知的財産（IP）が危険にさらされることはありません。さら に、トランジスタ・レベルのモデルは通常、特定のEDAツール用に暗号化さ れていますが、IBISモデルは、その規格をサポートする任意のEDAツールで 実行することができます。ICベンダは、EDAツールごとにモデルの生成とサ ポートを行う必要がありません。IBISには優れたサポート体制も整っていま す。さらに、IBISモデルの表示、変換、解析用の無料ユーティリティが数多 く存在します。 IBISモデルは、バッファのコンプリメンタリ・ペアの両方のトランジスタに 対しI-V曲線とV-t曲線のテーブルを適用することにより、ほとんどのIOバッ ファ・タイプと信号規格に対応することができます。立ち上がりエッジと立ち 下がりエッジの特性は個別のテーブルで記述されています。I-V曲線は、定常 状態の特性を示します。V-t曲線は、過渡現象に対するバッファの動作を補正 するものです。これらのテーブルを一緒に使用することにより、非線形動作を 含むバッファの基本的な特性が得られます。図1に示すように、基本的なIBIS 電気モデルで、クランプ・ダイオード、ダイ・キャパシタンス、パッケージの 集中定数寄生成分を含む出力バッファの特性を表すことができます。 出力バッファ・モデル シンプルなdV/dt 入力バッファ・モデル I-V曲線 I-V曲線 V-t曲線 I-V曲線 I-V曲線 図1. 基本的なIBIS入力／出力バッファ・ モデルのスケマティック 注記：C_compは、C_comp_pullup、C_comp_pulldown、C_comp_ power_clamp、C_comp_gnd_clampサブパラメータに分割できます。 2 注記：クランプ・テーブルに並列終端効果が 含まれる場合があります。 電源ピンには、同時スイッチング・ノイズのモデリングに役立つパッケージの 寄生成分も含まれています。動作特性の記述には追加のキーワードが使用でき ます（［Ramp］キーワードによるスルーレートの特性、 ［Vmeas］、［Vref］、 ［Rref］、 ［Cref］キーワードによるTcoの負荷特性のモデリングなど）。 IBISモデルにはいくつかの固有の制限があります。例えば、入力から出力まで の伝搬遅延を計算するための内部のタイミング情報はありません。また、単純 な集中定数素子によるパッケージ・モデル （図1にL_pkg、R_pkg、C_pkgとし て表示）には自己インピーダンスだけが含まれ、相互インピーダンスは含まれ ていません。後のバージョンのIBISで、RLGCインピーダンス行列を定義する ために外部“.pkg”ファイルをインクルードするための機能が追加されました。 通常、高速シリアル解析には広帯域Sパラメータでのパッケージ・モデルが使 用されますが、 “.pkg”ファイルのパッケージ・モデルを提供するシリコン・ ベンダもあります。一般に、 初期のIBISモデルではICパッケージ内のクロストー クをシミュレートすることができませんでした。後のバージョンのIBISで、 ［Pin Mapping］関数で特定の信号ピンと電源ピンを関連付けることにより同時ス イッチング出力 （SSO）とグラウンド・バウンスの影響を含めるための機能が追 加されました。IBIS 4.0から、C_Comp値をPullup、Pulldown、POWER Clamp、GND Clampの個別成分に分割できるようになり、パワー・インテグ リティ・シミュレーション機能が向上しています。 図1に示すC_comp素子に関連した別の制限もあります。このキャパシタには、 バッファのダイ・キャパシタンスを表す目的があります。しかし、ダイ・キャ パシタンスには周波数依存性と電圧依存性があるため、1つの固定したC_ comp値では正確に表すことはできません。またC_compの実装にも、［Diff Pin］キーワードで関連付けられた2つのシングルエンド・バッファを使って 差動バッファを構築する場合に問題があります。C_compによって差動構成の コモン・モード・キャパシタンスを適切にモデリングすることはできますが、 ACエラーの原因となる差動モード・キャパシタンスがモデリングできません。 ［ramp］V-t曲線で負荷キャパシタンスを考慮しないと、C_compに関連する 別の一般的なタイプのエラーが発生します。 IBISトランスミッタ・モデルへのプリエンファシスの追加に対し関心が高ま ると、別の制限が明らかになりました。C_comp値は通常、EDAツールで外 部 キ ャ パ シ タ 素 子 と し て 抽 出 し 処 理 さ れ る た め、 モ デ ル がIBIS［Driver Scheduling］を使用して通常のバッファ出力とブーストされたバッファ出力 を切り替えるごとに、動的に変化させることができません。 3 IBIS-AMIについて 高速シリアル・チャネルの複雑化に伴い増大するシミュレーションの実行時間 を解決するために、新しいシミュレーション手法が登場しました。ビット時間 がps （ピコ秒）のレンジまで短縮したことや、デジタル・イコライゼーション・ ブロックの複雑化に伴うトランジスタ数の増大により、連立方程式を反復法で 解く従来のタイム・ドメイン・トランジェント・シミュレーションは、シミュ レーション時間が非常に長くなり実用的ではなくなりました。IBIS-AMIでは この問題を解決するために、タイム・ドメインの重ね合わせ （ビットバイビット・ モード）と統計モードをサポートしています。比較的新しいこれらのシミュレー ション手法は、トランジェント・コンボリューション・シミュレーションの精 度を維持しながら、シミュレーションの実行時間を大幅に短縮することが可能 です。IBIS-AMIはこれまで通り、最初にチャネルの差動モード・インパルス 応答を求めるトランジェント・コンボリューションを実行します。このステッ プは、極めて短時間で完了します（20 ∼ 30ユニット・インターバル程度。ア ナログ・チャネルのセトリング時間によって異なります） 。その後、実行速度 がトランジェント・コンボリューション・ソルバに比べはるかに高速な信号処 理を経て、解が得られます。これらの手法の詳細については、本アプリケーショ ン・ノート後半で、詳しく説明します。また、最後に参考資料をいくつか紹介 します。 新たな課題としてデザイナは、マルチギガビット・トランシーバに実装された 複雑なデジタル信号処理機能である、イコライゼーション、クロック・データ・ リカバリ （CDR）などを評価する必要があります。最適なイコライゼーション 手法を使用してチャネルの減衰と分散損失を相殺し、高ビット・レートを考慮 した有益なシミュレーション結果を導き出さなければなりません。 図2は、代表的な高速シリアル・インタフェースの構成を示しています。トラ ンスミッタ側で、データ・ストリームがシリアライズ／エンコードされて、 DSPに入力されます。同様に、レシーバ側で、ストリームがデシリアライズ／ デコード後にバッファに格納されます。フィードフォワード・イコライゼーショ ン（FFE）とデシジョン・フィードバック・イコライゼーション （DFE）、クロッ ク・データ・リカバリ （CDR）、ビット・スライシングなどの機能の実装に、 DSP信号処理フィルタ・ブロックが使用されています。アナログ・セクション には、バッファ動作の記述、パッケージ寄生効果、リニア・イコライザ・ステー ジ（一部のトランシーバ）などのその他の重要なアナログ機能があります。トラ ンシーバのアナログ・バッファと物理チャネルにより、 「アナログ・チャネル・ モデル」が形成され、トランジェント・シミュレーションでこのモデルのイン パルス応答が計算されます。 トランスミッタ 代表的な物理チャネル アナログ スティミュラス レシーバ アナログ コネクタ プリエンファシス TXバッファ RXバッファ FFEイコライゼー 終端 パッケージ・モデル 終端 パッケージ・モデル AC結合 再バイアス リニア・イコライ ゼーション ション 図2. IBIS-AMIモデルのパーティショニング 4 CDR、Slicer FFEイコライゼー ション DFEイコライゼー ション SerDes（Serializer/Deserializer）デザイナの多くは、トランシーバのデジタ ル・セクションとアナログ・セクションを協調させてシミュレーションするた めに、MATLAB、Verilog-AMS、VHDL-AMSなどを組み合わせて使用します。 ICベンダは、貴重なIPが含まれるデジタル・セクションの実装に使用したアル ゴリズムのリリースには、当然のことながら消極的です。そのため、チャネル 全体の動作に関心を持つシステム・エンジニアは、汎用のマクロ・モデルを使 用してトランシーバの動作をモデリングするか、MATLAB、Agilent Ptolemy などのツールでカスタムのアルゴリズム関数を作成しなければなりません。特 定のトランシーバ・デザインに関する具体的な知識がないと、この作業は困難 です。そのためIBMのHSSCDR MATLABベースのシミュレータなど複数の SerDesベンダが、独自のシミュレータ・ツールにモデルを組み込んで配布し ています。ただしこのツールは、ICやEDAツールのベンダ間で相互運用する ことができません。 IBIS 5.0 AMIは、DSPブロックに通常実装される機能をビヘイビア・レベル でモデル化します。他のミックスド・シグナル・モデリング・フォーマットと は異なり、IPがコンパイル済み実行ファイルの中に隠され、保護されており、 標準化されたインタフェースを介してEDAツールにより呼び出されます。ア ル ゴ リ ズ ム 関 数 は、Windowsベ ー ス のPC上 で 実 行 可 能Dynamic Link Library（DLL）ファイルとして、またLinuxシステムではShared Object（SO） ファイルとして提供されています。 IBIS-AMIシミュレーションの要件 IBIS-AMI 5.0で使用されるシミュレーション手法は、アナログ・チャネルが 線形で時間と共に変化しないという仮定に基づいています。LTI（Linear and Time Invariant、線形時不変）という前提により、高速フーリエ変換（FFT）を 使用した、チャネルの周波数応答からインパルス応答への正確で効率的な変換 が可能になります。さらに、入力から出力への伝達関数が、畳み込み積分 y （t） ＝x（t）* h （t）によりインパルス応答から導出できます。送信ビット・ストリー ムは、畳み込み積分されたインパルス応答の特性が適用され、レシーバ入力端 における信号を再現します。結果としてRxでの波形は、これらビットの重ね 合わせをすることで、アイ・パターンの表示に使用されます。 チャネル内のパッシブなインターコネクト素子は通常LTIですが、IBISのTx バッファ・テーブルは非線形特性を持つ場合があります。またCMOSバッファ では、インピーダンスも時間変動することがあります。Txイコライゼーション・ タップの設定がバッファの線形性にも影響を与える場合があります。IBISで いくらLTIであるという要件が規定されていても、単に前提とするだけではな く、シミュレーション結果の信頼性を高めるためにテストを行う必要がありま す。現在、NLTV（Non Liner Time Variant、非線形時変動）なバッファの動 作を処理するための方法が、IBIS Advanced Technology Modeling Task Groupで議論されています。（例えば、リドライバ、リタイマ、光リンクなど のチャネル内に挿入されるリピータ・チップのモデリング） 5 シミュレーション・フロー IBIS-AMIモデルの機能と制限を理解するには、IBIS-AMIモデルがシミュレー ション・ツールと共にどう処理されるかについて理解することが重要です。 IBIS-AMIでは2つの重要なシミュレーション・フロー手法をサポートしてい ます。1つは重ね合わせ（ビットバイビット）手法を使用したタイム・ドメイン・ シミュレーション、もう1つは統計シミュレーションです。2つの手法の性能 と精度はほぼ同じですが、それぞれの手法には個別の制限もあります。例えば、 アルゴリズム・モデルはタイム・ドメイン・シミュレーションにおいては NLTVイコライゼーション動作に対応できますが、統計シミュレーションでは LTIイコライゼーション・モデリングが必要です。また、一部のEDAツールで は、統計シミュレーション時のジッタ・モデリングの実装方法が異なります。 タイム・ドメイン・シミュレーションの場合、Txジッタはスティミュラス波 形に追加されます。統計シミュレーションの場合、一部のEDAプラットフォー ムでは、Txジッタがレシーバ出力で後処理されるものもあります。 （ADSはタイム・ドメイン・シミュレーションと統計シミュレーションで同じTx ジッタ処理を適用しています。後処理でのTxジッタの追加は、チャネルによる ジッタの増幅が考慮されません）。 議論をシンプルにするために、下の図3に示される各要素は、理想的な電気的 インタフェース（出力インピーダンスがゼロ、入力インピーダンスが無限大）で 構成しています。 IBIS-AMIでは、標準化された複数のインタフェースがEDAツールとの間に定 義され、インパルス応答と波形データを受け渡しています。IBIS-AMIの初期 バージョンの5.0リリースにはいくつかの重要な問題があり、不必要に複雑化 されたモデリング・シナリオが含まれていました。BIRD 120では、改善した シミュレーション・フローにより、これらの問題に対応しています。ここでは BIRD 120フローについてのみ説明します。アジレント・テクノロジーのADS を含め、既に多くのEDAツール・ベンダが新しいフローを実装しています。 前述のように、IBIS-AMIでは2つの基本的なシミュレーション・フローがサ ポートされています。LTIイコライゼーション・アルゴリズムを使用するモデ ルのための統計シミュレーション・フローと、非線形かつ時間変化するイコラ イゼーションが可能なするタイム・ドメイン・フローです。どちらの場合も、 IBIS-AMIのシミュレーションは、タイム・ドメインでのチャネルのインパル ス応答の評価から開始します。これは通常、トランスミッタのアナログ・バッ ファでヘビサイドのステップ関数を生成し、レシーバのアナログ・バッファで 応答を変換（ステップ応答の1次導関数からインパルス応答を計算）することに より行います。アナログ・チャネルのインパルス応答（IBIS-AMIの用語では h AC（t）と表記）を用いて、IBIS-AMIシミュレーションはモデルのフィルタリ ング機能（イコライゼーション）の処理を行いますが、タイム・ドメイン手法と 統計手法ではその処理方法が全く異なります。 統計シミュレーションの処理 EDAプラットフォーム チャネルのインパルス 応答を取得 クロック Rxデシジョン・ポイント EDAツールからの スティミュラス アナログ波形 図3. IBIS-AMIの統計フローとタイム・ドメイ ンのリファレンス・フロー ＊T、Fの場合のコンボリューションの計算 （モデルがこの組み合わせをサポートする可能性はほとんどありません） 6 統計シミュレーション処理の場合、図3のステップ1 ∼ 3に示されたブロック だけが使用されます。ステップ1でアナログ・チャネルのインパルス応答が生 （）関数とRxのAMI_Init （）関数に渡されます。通常、 成され、TxのAMI_Init このコールでインパルス応答に信号処理が適用され、その適用された応答が出 力されます。これらの処理関数は、図3でh TEI（t）とh REI （t）として示されてい ます（Init_Returns_Impulse設定が偽（F）の場合、コールで入力応答が変更さ れず渡されます） 。最終的にEDAツールが、標準的な統計シミュレーション・ プロセスを用いてRxのAMI_Init （）コールからのフィルタが適用された出力を 処理します。 AMI_Init（）関数とAMI_GetWave（）関数のさまざまな組み合わせを使用する と、タイム・ドメインで処理するための組み合わせが複雑化します。前述のよ うに、タイム・ドメイン・シミュレーションにより、NLTVイコライゼーショ ンの動作をモデリングできるようになります。タイム・ドメイン・シミュレー ションでは、特定のビット・スティミュラス・パターンが適用され、フィルタ 後のアナログ （およびクロック信号）波形が出力されます。BIRD 120タイム・ ドメイン処理のリファレンス・フローは、図3のステップ1 ∼ 8に示されてい ます。 統計シミュレーションのリファレンス・フローを使用する場合と同様に、タイ ム・ドメイン処理は、アナログ・チャネルの応答の評価から始まります。アナ ログ・チャネルの応答は、いくつかのクロストーク・アグレッサ（クロストー ク源）を加味したインパルス行列にまとめられ、TxのAMI_Init （）関数に渡さ れます。図3からAMI_Init （）コールかAMI_GetWave （）コールでイコライゼー ション処理が行われます。ただし、NLTVアルゴリズムをサポートできるため、 AMI_GetWave（）でイコライゼーション処理を適用することをお勧めします。 AMI_Init（）関数が実行された後、EDAツールによりステップ4と5でスティ ミュラス波形にTxのAMI_GetWave （）関数が適用されます。モデルのTxの GetWave_Existsが偽（F）の場合は、ビットストリームb（t）が変更なしにス テップ6に渡されます。そこでAMI_Init（）コールで実行されるフィルタリング （IBIS-AMIでは、TxまたはRxに対して、それぞれh TEI （t）またはh REI（t）と呼 ばれます）によって畳み込み演算することができます。Txの GetWave_Exists が真（T）の場合は、TxイコライゼーションがTxのAMI_GetWave （）関数内で 行われます（イコライゼーションが二重処理されないように、TxのAMI_Init （） コールからのhTEI （t）フィルタリングは使用されなくなります）。 RxのGetWave_Existsパラメータが真の場合、ステップ7でRxイコライゼー ションが適用されます。追加の処理と表示のためアナログ波形がEDAツール に出力されます （IBIS-AMIでは「Rxデシジョン・ポイント」という用語が使 用されます） 。また、RxのGetWave_Existsパラメータが真で、関数がパラメー タに対応している場合、モデルのCDRセクションからのクロック信号をツー ルに出力することができます。例えば、ADSは、正確なアイ・マージン測定 を行うために、クロック出力を使用してアイの密度および等高線（Contour）プ ロットを行います。ただし、図3に示すフローは、TxとRxのInit_Returns_ Impulseパラメータが真であることを条件としています。 さまざまなフロー・シナリオは一見すると紛らわしく見えますが、モデルが Init_Returns_ImpulseパラメータとGetWave_Existsパラメータをどのよう に宣言するのかが分かれば、シミュレーション・エンジニアは、実行するシミュ レーションの種類、フィルタの適用方法と適用場所、期待される出力をすぐに 理解することができます。 7 上述のように、IBIS-AMIには、モデルの機能を伝えるためにいくつかの ［Reserved_Parameters］が用意されています。これらは真または偽として 定義されています。 • Init_Returns_Impulse：モデルのAMI_Init（）関数がフィルタ処理された応 答を返すことができることを示します（図3のリファレンス・フローでステッ プ2および3として表示）。 • GetWave_Exists：モデルがAMI_GetWave（）関数をサポートすることを示 します （ 図3の リ フ ァ レ ン ス・ フ ロ ー で ス テ ッ プ5お よ び6と し て 表 示 ） 。 GetWave_Existsが偽の場合、Init_Returns_Impulseは真である必要が あります。 • Use_Init_Output：現在はサポートしていません。サポートされているのは バージョン5.0 （BIRD 120）までです。 2つの基本的な処理の組み合わせとして、AMI_Init（）のみと、AMI_Init（）と AMI_GetWave（）の両方があります。TxモデルとRxモデルは独立しているた め、通常のEDAツールがサポートできる処理のシナリオは4つです（Init_ Returns_Impulseが常に真で、RxとTxに対してGetWave_Existsを真または 偽にできるという前提に基づきます）。ADSでは、TxのGetWave_Existsが真 でRxのGetWave_Existsが偽というまれなケースはサポートしていません。 IBIS-AMIのファイル構造 IBIS-AMIモデルに使用されるファイル構造は非常にシンプルです。従来から のASCIIテキストの<モデル>.IBSファイルには、アルゴリズム実行ファイルを 参照するための複数の新しいキーワードが含まれています（IBIS v5.0仕様のセ クション6cと10を参照してください）。アルゴリズム共有ライブラリ・ファイ ル、AMIパ ラ メ ー タ・ フ ァ イ ル、 オ ペ レ ー テ ィ ン グ・ シ ス テ ム 固 有 の Platform_Compiler_Bits宣言へのポインタは、キーワード［Algorithmic_ Model］の下で指定します。Platform_Compiler_Bitsは、共有ライブラリ・ファ イル（Windows OSの場合は通常.DLLフォーマット）用のオペレーティング・ システムとコンパイラを定義します。エントリではOSが32ビットと64ビット のどちらであるかも定義します。IBISパーサはOSバージョンを確認しますが、 実行ファイルに互換性のないバージョンがあると、一部のEDAツールで問題 が発生する可能性があります（互換性を再度チェックする必要があります）。 IBISは、複数のオペレーティング・システムを実行可能な共有ライブラリに よりサポートしています。対象のモデルでサポートされるすべてのバージョン が、［Algorithmic_Model］キーワードの下にリストされます。1つのトップ・ レベル<モデル>.IBSファイルが、Txアルゴリズム・ファイルとRxアルゴリズ ム・ファイルを参照します。 IBISアルゴリズム・パラメータ・ファイルは、AMI拡張子を持つシンプルな ASCIIテキスト・ファイルです。パラメータ・ファイルには、2つのセクショ ン が あ り ま す。 最 初 の セ ク シ ョ ン に は、Init_Returns_Impulse宣 言、 GetWave_Exists宣言など、標準化されたモデルの機能を定義する［Reserved_ Parameters］がリストされます。ファイルを編集して、Tx_Jitter定義、Rx_ Clock_PDF定義などのパラメータを追加できます。2番目のセクション（オプ ション）は、イコライゼーション、CDR、信号スイングなどのモデル固有の設 定を制御するもので、キーワード［Model_Specific］の下にリストされており、 シミュレーション・パラメータを実行ファイルに渡すために使用されます。こ れらのキーワードの下にリストされるパラメータの使用は、引数in、out、 inout、infoによって制御されます。すべてのIBISファイルは同じディレクト リに存在すると仮定されているため、EDAツールはファイルの場所を認識で きます。 8 シミュレーション・トポロジーの構築 以下のセクションでは、代表的なバックプレーン・システムのシミュレーショ ンの各ステップについて説明します。IBIS-AMIモデルの追加とその設定方法 を示します。モデルの設定がパラメータ化可能なため、イコライゼーション設 定をバッチ処理で最適化することができます。 前述したIBISパッケージ・モデルの制限は、ギガビット・データ・レートで はさらに深刻になります。ほとんどのシミュレーション・ユーザは、 IBISのパッ ケージ寄生効果またはIBIS .PKGモデルを使用する代わりに、ICベンダによっ て提供される外部Sパラメータ・モデルを選択し、そのモデルをパッシブ・チャ ネル・モデルに統合しています。この場合、IBISモデルのパッケージ寄生成 分 エ ン ト リ を 必 ず 無 効 に し て く だ さ い。ADSな ど の 一 部 のEDAツ ー ル に は、.IBSファイルを編集しなくてもこれを無効にできる選択があります（図4を 参照）。実際には、以下のシミュレーションで使用されるVirtex6 IBIS-AMIモ デルでは、このエントリがデフォルトでオフになっています。 図4. IBISパッケージ寄生効果を無効にする 代表的なバックプレーン・チャネル・トポロジーとして、以下のシミュレーショ ン例を作成しました。コネクタとビアは、フルウェーブ電磁界 （EM）ソルバで 作成され、DC ∼ 20 GHzの周波数レンジをカバーする12ポートTouchstoneモ デルです。3ペアの差動線路すべてが、クロストークの影響をモデリングする ために結合が考慮されています。トレースは、ADS MultiLineエレメントを使 用しています。これにより周波数依存の誘電損失がモデリングされます。ADS MultLineモデルには、導体の表皮効果と表面粗さによる表皮効果の影響も考慮 されています。 図5. デモ・チャネルのトポロジー 9 IBIS-AMIモデルの設定 ADSでのIBIS-AMIモデルの追加は簡単です。この例では、Virtex 6 GTX IBIS-AMIトランシーバ・モデルが使用されています。DLLを含むすべてのモ デル・ファイルが、ADSのプロジェクト （ワークスペース） のdataフォルダにあ ります。IBIS-AMIのTxシンボルとRxシンボルが、図5のトポロジー・ダイア グラムに示すように配置されています。Txモデルは、ピン・タブの下の［Model Selector］キーワードで指定された出力スイングが適用されます。この方法は 多少紛らわしいかもしれません。出力設定ごとに個別の<モデル>.AMIファイル が存在するため、ファイルを手動で変更 （例えば、ジッタ・ステートメントを 追加）するには、どのファイルを選択したかを覚えておくか、ステートメント をすべてのTxモデル・ファイルに追加する必要があります。Virtex 6 GTXモ デルでは、各出力のスイング・モデルに固有のV-Iテーブルと［ramp］エント リが含まれています。 図6に示されるAMIタブでは、IBIS［Reserved_Parameters］ヘッダの下に このモデルでサポートされている規格の属性のリストがあり、IBIS［Model_ Specific］キーワードの下にこのモデルの固有アイテムのリストがあります。 この例では、Tx_Jitterステートメントが、IBIS v5.0仕様で記述された構文を 使用してモデルに手動で追加されています。ADS Batch Simulationコント ローラを使用して設定を掃引できるように、Txイコライゼーション・パラメー タがユーザ変数として割り当てられています。TXDIFFCTRLで使用するTxモ デルを選択し、AMI_Getwave （）コールが<モデル>.IBSファイルで宣言された 所望のV-I、V-tテーブルの参照するように指定します。図6に示されるPRBSタ ブとエンコーダ・タブでは、タイム・ドメイン・シミュレーション用のビット・ ストリーム・スティミュラスを設定します。この例では、スティミュラスが 8b/10bエンコード、8ビットPRBSパターンとして設定されています。ユーザ 設定によるビット・シーケンスまたはビット・ファイルも使用可能です。 タイム・ドメイン解析のタイム・ステップを設定するためのチェック・ボック スにも注意してください。タイム・ステップが小さいほど、電気的な機能を高 精度でモデリングできますが、シミュレーション時間が長くなります。この例 では、チャネル・シミュレーション・コントローラのコンボリューションに合 わせて設定が行われています。 図6. ADS IBIS-AMIのTx設定 10 IBIS-AMIのRxモデルの設定（図7を参照）は、Txモデルに使用したプロセスと ほぼ同じです。十分に時間をかけて設定オプションを理解することが重要です。 この例で使用されるVirtex 6 GTXモデルに対して、Xilinx社ではアプリケー ション・ノートUG366で詳細なトランシーバ設定情報を提供しています。こ のトランシーバには、連続時間リニア・イコライゼーション（CTLE）ステージ と、手動または自動のアダプティブ・イコライザ （DFE）機能が含まれています。 この例では、チャネルが比較的低損失であるため、CTLEやDFEは不要です（使 用しないことをお勧めします）。RXEQMIXパラメータとDFETAPOVRDパラ メータを使って適切なオーバーライドが設定されています。終端オプションも アプリケーションに合わせて適切に設定する必要があります。 Rxモデルを使用することで、チャネル・シミュレーションでIBIS-AMIモデル を使用する本質的な利点がわかります。IBIS-AMIを使用した場合は、通常、 シミュレーション結果にレシーバの内部利得ステージの影響が含まれます。従 来、レシーバ・モデルでは負荷効果の特性評価だけが行われてきました。した がって、レシーバへの入力で測定されたシミュレーションのアイ開口は、内部 のデジタイザで見る実際のアイ開口と必ずしも一致していませんでした。通常、 ユーザにはアナログ・フロント・エンドの詳細が見えないため、それらの影響 を考慮することができませんでした。以前は、GTXトランシーバのエミュレー ション用としてADSビヘイビア・トランシーバを使用しようとした場合、公 開されている周波数応答プロットを基にカーブ・フィッティングを行い、極／ 零点を抽出し、外部でCTLEをモデリングする必要がありました。 IBIS-AMIモデルでは、CDRをRxモデルに含めることができるため、ビット のサンプリング・ポイントをモデリングすることができます。その結果、 CDRのフェーズ・ロックド・ループ（PLL）を介したRxジッタ（正弦波ジッタ、 周期ジッタなど）の影響をモデリングできます。ADSは、RxのAMI_Getwave （）コールからのビット・ストリーム出力に対し、自動的に最適なサンプリング・ レートを調整します。 図7. ADSのIBIS-AMI Rx設定ダイアログ 11 このトポロジーでは、最初はクロストーク・アグレッサなしのチャネルで、1 ％ のランダム・ジッタをトランスミッタ・モデルに追加した設定にします。この 設定で、統計シミュレーション・モードを使用して複数のTxのイコライザと 出力スイングの設定を掃引します。着目するビット・エラー・レートを基準に してアイ開口を評価します。この例では、中程度の量のイコライザのみの設定 が良さそうです。−2.5 dBのイコライザを使用すると、図8の結果では10e-12 のBERで優れたマージンを示します。 （アイのプロットには、BER 10e-12の等高線とVirtex 6 GTXレシーバのしきい値 を表すマスクも含まれています）。 図8. −2.5 dBのTxイコライゼーションの場合 のアイの密度プロットとバスタブ・プロット 図9. アイ開口を最適化するためのTxイコライ ゼーションの掃引 図9に、トランスミッタ・イコライゼーションの20種類の設定の組み合わせに 対 す る、 垂 直 方 向 と 水 平 方 向 の ア イ 開 口 の プ ロ ッ ト を 示 し ま す （TXPOSTEMPHASISインデックスとディエンファシスの大きさ（dB単位）と の対応関係については、Xilinx UG366トランシーバ・ガイドを参照してくだ さい） 。ポストカーソル・ディエンファシス・インデックスが14 （−2.5 dB）、 プリカーソル・ディエンファシスが0 dBの場合に最良の結果が得られます。 これらの設定を後のシミュレーションに使用します。 図8のアイの密度と等高線プロットから、このシミュレーション例で使用して いる比較的損失の低いチャネルに対しては、出力スイングが大きすぎることが 明らかです。この後のシミュレーションでは、出力スイングを小さくします。 出力を下げることで、クロストークと電磁波障害（EMI）雑音レベルの低下が図 れます。 12 クロストーク・ソースの追加 図10に示すIBIS-AMIのクロストーク・トランスミッタは、相対的な位相とビッ ト・パターンを独立して調整できる点を除いて、IBIS-AMIの標準トランスミッ タ・モデルと同じです。このシミュレーション例では、0度のワーストケース の位相差が使用されます（すなわち、同期クロストーク）。それ以外の設定はト ランスミッタと同じです。発生するクロストーク雑音が大きくなるよう、クロ ストーク・トランスミッタは、レシーバ近端でのアグレッサとして配置されま す。前のシミュレーションで示された結果に基づいて、ドライバ差動出力のス イングを665 mVに減少します。前と同様に、ポストカーソル・ディエンファ シスを−2.5 dBに設定し、.01UI （1 ％）のランダム・ジッタをトランスミッタ に追加しています。 図10. 受動終端をIBIS-AMI NEXTクロストー ク・トランスミッタと交換 図11に、クロストーク・ドライバを追加した場合のシミュレーション結果を示 します。16:1を超えるS/N比から、出力スイングがまだ少し大きいことがわか ります。バスタブ・プロットから、着目するビット・エラー・レートである 10e-12で、水平方向のアイ開口は0.805 UIであることがわかります。 図11. 2つのNEXTクロストーク・アグレッサが ある場合のアイ開口 13 さまざまな動作環境において適切なマージンを得るために、プロセス／電圧／ 温度（PVT）のばらつきの影響を加味した状態でトポロジーをシミュレーション しています（図12）。通常IBISモデルは、最小（slow-weak）、最大（fast-strong）、 および代表値のPVT特性を持ちます。理想的には、出力バッファ・モデルに、 この3つのケースそれぞれに対する独立したV-IテーブルとV-tテーブルを用意 します。さらに、モデルのC_comp値にも個別の値を用意します。レシーバ・ モデルの記述で［receiver threshold］キーワードの下にVth_minとVth_ maxのエントリがある場合は、ロジックのしきい値も変動することになります。 コーナ アイの高さ アイの幅 最小 最大 高速 低速 図12. 最小、最大、高速、低速コーナの アイ開口 これらのシミュレーションから、IBIS-AMIチャネル・シミュレーションのセッ トアップの容易さと高速なシミュレーションによる、特定のトポロジーにおい て効率的に最適化を可能にする例を示しました。IBIS-AMIモデルにより、レ シーバのアナログ・フロント・エンドを介して精度の良いマージン評価を行う ことで、レシーバの入力ステージのモデリングが可能になります。 14 IBISの今後の改善 IBIS仕様の次期のバージョン5.1のリリースでは、モデリングの精度と機能にお いていくつかの重要な改善が検討されています。改善には、以下が含まれます。 • BIRD 116、IBIS-ISS（Interconnect SPICE Sub-cirsuits）。トレース、 コネクタなどのインターコネクト構成要素のモデリングに使用される、一 般的なSPICEのサポートを追加します。サポートされるSPICEには、理想 的 な 伝 送 線 路 モ デ ル と 損 失 の あ る 伝 送 線 路 モ デ ル（U-elementと W-element）、Sパラメータ・モデル、SPICEソース（E、Gなど）などが含 まれます。回路記述は、 ［external model］または［external circuit］キー ワードから参照される標準のSPICE .subcktエレメント・ラッパに組み込 まれます。BIRD 125は、 ［Define Package Model］キーワードの下にパッ ケージ・モデルを追加するためにIBIS-ISS手法を使用します。ICベンダが それぞれのIBIS-AMIデバイス・モデルに広帯域パッケージ・モデルを統合 し始めることが予想されます。 • BIRD 120、IBIS-AMIフローの修正。バージョン5.0のアルゴリズム・フロー の問題を修正します。LTIおよび非LTIサポートをより明確化します。また、 ［Reserved_Parameter］キーワードの下のUse_Init_Outputオプション を削除して、可能なモデル・サポート・オプションの数を少なくしています。 • BIRD 122、アナログ・バッファの広帯域アナログ・モデリング。［model］ キーワードの下のIBISモデル・アナログ・バッファの特性評価用に提供さ れた機能を改善します。広帯域Touchstoneモデルまたは等価回路（R-C）を ［Reserved_Parameters］キーワードの下で参照できます。本書作成時点 では、BIRD 122の採用は却下されており、その新バージョンが再提出さ れ検討される予定です。 • BIRD 123、ジッタ、雑音、クロックにおける新たなモデリング・パラメー タ。このBIRDは、TxデバイスとRxデバイスでのジッタ・モデリングを大 幅に拡張します。バージョン5.0のパラメータTx_Jitterが、コンポーネン トTx_RJ、Tx_SJ（およびTx_SJ_Frequency）に分割されています。また、 Tx_DCDフォーマットが再定義されました。バージョン5.0のパラメータ Rx_Clock_PDFが、パラメータRx_Clock_Recovery_RJ、Rx_Clock_ Recovery_SJ、Rx_Clock_Recovery_DCDに置き換えられています。さ らに、便利なパラメータRx_Clock_Recovery_Meanが別に定義されまし た。このパラメータは、リカバリ・クロックとアイ・サンプリング中央値 間の固定オフセットを表します。 もう1つのイニシアティブが現在、IBIS Advanced Technology Modeling Task Groupで討論されています。このイニシアティブは、トレーニング・パ ターンによるTxイコライゼーションを最適化するための、そのパラメータと 方法を定義します。10GBase-KR、PCIe Gen 3などのさまざまな規格が、ト ランスミッタ・イコライゼーションにおいてこの方式を採用しています。トレー ニング・パターン、バック・チャネル・プロトコル、タップ係数の形式などに 対するパラメータを定義する拡張も行われます。 15 まとめ IBISバージョン5.0は、IBIS仕様の長い成功の歴史において重要なマイルス トーンです。IBISバージョン5.0には最新のシミュレーション手法が採用され、 アルゴリズムに基づいたイコライゼーションとCDRモデリングのサポート、 およびクロストークとジッタのモデリング機能の追加が行われています。大規 模かつ複雑なチャネルのシミュレーションが高速化され、イコライゼーション 係数などのパラメータをすばやく最適化することができます。EDAツールセッ ト間の相互運用を可能にするデザインと、コンパイル済み実行ファイルにより 貴重なIPが保護されるという利点から、主要ICベンダへの急速な広まりが予 想されます。 シミュレーション例で示したように、IBIS-AMIモデルをシステム・シミュレー ションのワークフローに簡単に統合できますが、シミュレーション・エンジニ アは、特定のモデル・セットの機能と制限を慎重に調査する必要があります。 準備なしに使用できるわけではありません。時間をかけてモデル （およびその モデルが表すトランシーバ自体）を完全に理解することにより、システム・シ ミュレーションの精度と効率が向上します。特にビット・レートが高い場合や、 非常に損失が大きいチャネル要素、または共振を起こす要素を使用する際に、 精度の良いシミュレーションを行うためには、特定のIBIS-AMIモデルの制限 を知り、十分にチェックすることが重要です。非線形バッファがモデリングさ れている場合は、精度にかなりのばらつきが生じる可能性があることを念頭に 置く必要があります。 いくつかの重要な改善が予定されています。BIRD 120および123は大幅に改 善されます。加えて、電源供給ネットワーク（PDN）とSSOモデリング機能の 追加や改善についても多くの動きがあります。本書では特に触れませんでした が、IBISバージョン5.0でも既にこれらの改善のいくつかが実現されています。 詳細については、バージョン5.0のGate Modulation Effectsテーブル・サポー ト［ISSO_PU, ISSO_PD］とBIRD95からの［Composite_Current］キーワー ドを参照してください。これによりプリドライバ電流の定義が可能です。 IBISのリソース • IBISオープン・フォーラム： http://www.eigroup.org/ibis/specs.htm • IBIS Advanced Technology Task Group： http://www.eda.org/pub/ibis/macromodel_wip/ • IBIS Quality Task Group： http://www.vhdl.org/pub/ibis/quality_wip/ • IBIS 5.0仕様： http://eda.org/pub/ibis/ver5.0/ • IBIS Cookbook（v4.0）： http://www.eda.org/ibis/cookbook/cookbook-v4.pdf • IBIS Golden Parser： http://www.eda.org/ibis/ibischk5/ • IBISアクティブBIRD： http://www.eda.org/pub/ibis/birds/ 16 参考資料 1. Anthony Sanders, Mike Resso and John D. Ambrosia. Channel Compliance Testing Utilizing Novel Statistical Eye Methodology, DesignCon 2004. 2. Chad Morgan, Tyco Electronics.Validation of Quasi-Analytical and Statistical Simulation Techniques for Multi-Gigabit Interconnect Channels. 3. IBIS（I/O Buffer Information Specification）, Version 5.0, August 29, 2008. 4. Predicting BER with IBIS-AMI, DesignCon, Feb. 4, 2010. 5. R. Mellitz, M Tsuk, T. Donisi, and S. Pytel, Strategies for coping with non-linear and time variant behavior for high speed serial buffer modeling, DesignCon 2008. 6. Walter Katz, Mike Steinberger, and Todd Westerhoff.IBIS-AMI Terminology Overview, 2009 IBIS Summit. 7. Virtex 6 FPGA GTX Transceivers User Guide, UG366（v2.5）, Jan. 17, 2011. 8. IBIS Modeling Cookbook for IBIS Version 4.0, The IBIS Open Forum, Sept. 15, 2005. 9. Rigorous Modeling of Transmit Jitter for Accurate and Efficient Statistical Eye Simulation, DesignCon 2010. 著者の経歴 Bob Sullivan氏 は、Curtiss-Wright Controls Electronic Systems社 の Engineered PackagingのCTOです。責任者としての立場から、業界のテクノ ロ ジ ー の 動 向 を い ち 早 く 捉 え て、 製 品 ラ イ ン の 技 術 的 な 方 向 性 を 定 め、 Curtiss-Wright社の主要顧客が抱える問題を解決するための技術的な手法を 決定しています。OpenVPX、VITA/VSO、PICMG技術規格委員会に積極的 に参加し、現在VITA 68 VPX Compliance Channelワーキング・グループの 議長を務めています。最近OpenVPX Development Chassisチームの議長も 務めました。Sullivan氏は、高性能測定器／システムのデザインを30年以上 手掛けており、高性能システムのデザインで多数の特許を取得しています。技 術論文や雑誌記事も数多く執筆しています。 Michael Rose氏は、Curtiss-Wright Controls Electronic Systems社でシグ ナル・インテグリティ解析を専門とする主任技師です。Michael氏は、30年以 上アナログおよびデジタル機器のデザインと開発に従事しており、パワーデバ イス／システム、組み込みマイクロプロセッサ・ボード、ネットワーク・プロ セッサおよびライン・カード、システム管理および保護デバイスなど、カスタ ム・アナログ／デジタル・デバイスの開発を担当しています。 Jason Boh氏は、Agilent EEsof EDAのアプリケーション・エンジニアで、ボ ストンを中心とする経済圏で新製品の販売、カスタマ・トレーニング、サポー トの責任者を務めています。Jason氏は、南フロリダ大学でWireless and Microwave Information Systems（WAMI）プログラムに参加し、電気工学の 修士課程を修めました。これまでに、PCB、GaAs、およびSiGeテクノロジー を使用した増幅器、レシーバ、その他のRF/マイクロ波回路のデザインと製造 を手掛けてきました。Jason氏は、高周波電子計測器、高速デジタル・シグナル・ インテグリティ・シミュレーション、電磁界シミュレーション、デバイス・モ デリングに関する専門知識も有しています。 17 www.agilent.co.jp 詳細については、以下のWebサイトをご覧ください。 高速デジタル・デザイン／シミュレーション http://www.agilent.co.jp/find/signal-integrity-analysis シグナル・インテグリティ・ブログ http://www.agilent.co.jp/find/signal-integrity 電子計測UPDATE www.agilent.co.jp/find/emailupdates-Japan Agilent からの最新情報を記載した電子メール を無料でお送りします。 アジレント・テクノロジー株式会社 本社〒 192-8510 東京都八王子市高倉町 9-1 計測お客様窓口 受付時間 9:00-18:00（土・日・祭日を除く） TEL ■■ 0120-421-345 (042-656-7832) FAX ■■ 0120-421-678 (042-656-7840) Email [email protected] 電子計測ホームページ www.agilent.co.jp ● 記載事項は変更になる場合があります。 ご発注の際はご確認ください。 © Agilent Technologies, Inc. 2012 Published in Japan, March 9, 2012 5990-9111JAJP 0000-00DEP