1. 信頼性試験とは

[3] 東芝半導体製品の品質･信頼性保証
1.
1.1
信頼性試験とは
信頼性試験の意義と目的
半導体デバイスの信頼性試験の目的としてデバイスがメーカーから出荷されお客様の機器組み立て、
調整工程を経て、最終ユーザーにおいて所望の期間、機器の機能、性能が発揮されることを確認する
ことが、第一にあげられます。
しかしながら信頼性試験は一般に、『時間とコスト』の壁があり、特に半導体デバイスは平均寿命が
長くかつ低故障率が要求されるため、試験時間および試験数は、デバイスの市場使用条件で行われた
場合、膨大なものとなります。
したがって一般に、電圧、温度、湿度などにより加速して試験時間を短縮したり、統計的手法による
抜き取りやプロセス･設計の類似性を考慮して、試験試料数を適正化して実施されます。
当社では、新製品開発に当たって表 1.1のように、それぞれの段階により各種試験を実施しています。
最近では、お客様からの開発から出荷までの時間短縮の要求や、デバイスが高度化、複雑化すること
により故障解析がより困難になりつつあることなどの理由から、デバイス開発の時点からプロセス
TEG (Test Element Group)、設計 TEG などにより、基本的な故障メカニズムに対する評価を十分行
う必要が生じています。
製品としての信頼性確認としては、DAT として寿命試験や各種環境試験を実施し、要求仕様および
品質、信頼性目標を満足しているかを確認します。
量産時においては、厳重な製造管理による作り込みやスクリーニングにより潜在的故障要因をもつデ
バイスを取り除くことでより高い信頼性を確保するとともに、初期特性検査および定期的な信頼性モ
ニタにより製造品質が高水準に保たれているかを評価します。
また評価レベルを新規性、重要度に応じて区分し、試験項目と判定基準を規定することにより、効率
よく焦点を絞った試験を行っています。
以上の各種信頼性試験は、デバイス開発の各段階で問題を抽出し、対策を行うことにより、開発段階
から、お客様に安心して使って頂けるような信頼性を確立し、製造段階においても信頼性を維持向上
することを目的としています。
1.2
信頼性試験を実施するにあたって
前述した目的を成し遂げるため信頼性試験を実施するにあたって、考慮しなければならないことは、
次のようなものがあげられます。
(1) 対象とするデバイスはどのような用途が考えられるか
(2) どのような環境 ・ 使用条件により使用される可能性があるか
(3) どのような故障モード、メカニズムが考えられ、その加速にはどのようなストレスが適当か
(4) 市場で許容される信頼性はどの程度か (例えば故障率)
(5) 使用期間はどの程度か
(6) 新規性、重要度はどの程度か
これらのことを考慮して、試験項目、ストレス条件、サンプル数を選択します。
3-1
[3] 東芝半導体製品の品質･信頼性保証
各種ストレスによる加速は、3.2節において詳細に説明しますが、以下があり
(1) 温度による加速
(2) 温湿度による加速
(3) 電圧による加速
(4) 温度差による加速
(5) 電流による加速
それぞれに応じて後述する様々な試験項目および条件があります。
信頼性試験を実施する上で重要な点は、適切な予測ができることと、半導体デバイスの信頼性向上に
寄与することです。
そのためには、信頼性試験の実績の積み上げと、故障が出た場合の徹底的な故障解析と、それらの結
果をデバイス設計やプロセスにフィードバックすることが必要です。
半導体デバイスの開発
表 1.1 信頼性試験の主な実施段階と目的、内容
実施段階
目　的
内　容
材料･プロセス;
基本設計の開発
確認
製品に適用されるときに設計
目標品質および信頼性、顧客･
ユーザーの要求仕様を満足で
きる材料･プロセス･設計ルー
ルとなっているかを評価する
製品としての
信頼性確認
設計目標品質および信頼性、 開発確認試験 (寿命試験、環境試験など)
顧客･ユーザーの要求仕様を 構造解析
満足できる設計となっている
か、製品について評価する
製品
製造品質および信頼性が、規 スクリーニング信頼性モニタ
定の水準を維持していること (ファミリ区分によるモニタ)
を評価する
製品
モニタ TEG
Al 配線のエレクトロマイグレーション評価
ゲート酸化膜耐圧評価
TDDB 評価
MOS トランジスタのホットキャリア注入効果の評価
中規模･大規模回路または製品による故障率予測
新規パッケージの環境試験　など
3-2
試　料
プロセス TEG
機能ブロック
TEG など
[3] 東芝半導体製品の品質･信頼性保証
1.3
信頼性試験方法
信頼性試験方法には、個々の故障要因を対象に専用の評価デバイス (TEG;Test Element Group) を
作成し評価を行う TEG 評価法と総合的に評価を行う製品評価法とがあります。
1.3.1
TEG 評価法
TEG 評価法とは、基本的な故障メカニズムを対象に、その故障メカニズムごとの評価解析のために
専用デバイスを作成して評価を行う方法です。この評価法は、故障メカニズムごとの詳細な評価およ
び故障解析が行え、さらに限界点、加速性などの定量化ができることから、非常に有効な手段と言え
ます。表 1.2に TEG による評価法の例を示します。
TEG 評価法では、その目的に従いウェーハ状態でのプロービングによる評価と外囲器に封止して評
価する方法があります。この TEG 評価法は、大きく分けて 4 つの目的に用いられます。
第 1 の目的は、新製品の DAT (Design Approval Test) において、信頼性に影響をおよぼす故障メカ
ニズムを取り除くための評価で、表 1.2に示す様々な TEG によりプロセス･設計起因の故障メカニズ
ムを対象に評価します。
第 2 の目的は、製品評価段階においてある不具合が発見された場合、そのメカニズムを解明するため
に評価を行います。
第 3 の目的は、製造工程の各パラメータをモニタリングするための評価で、膜厚や形状、汚染などの
プロセスモニタ、またプロセス･デザインルールごとの故障率モニタに用いられます。
第 4 の目的は、機能ブロックごとの TEG を作成し、その組み合わせにより、製品の信頼性予測を行
うことです。
このように、種々の目的に従い TEG を使い分けることにより、適切なデータを精度よく得ることが
できます。
1.3.2
製品評価法
TEG では、個々の故障メカニズムごとの詳細なデータは得られますが、それらの組み合わせによる
相乗効果や不整合による欠陥などを十分には見いだすことはできません。したがってこれらを補足す
る上で、総合的な製品評価が必要となります。
製品による信頼性試験は、できるだけ市場環境に即した条件で行うのが望ましく、しかも常に再現性
があることが必要です。このような意味から、できるだけ標準化された試験方法を選定することが望
ましく、JIS 規格、EIAJ 規格、MIL 規格、IEC 規格、EIA 規格、BS 規格、JEDEC 規格など、半導
体デバイスの標準的な試験規格に即した試験を実施することが必要です。これらの規格の代表的なも
のを表 1.3に示します。
当社では、半導体製品に共通な試験方法として、これらの中で JIS 規格、MIL 規格、IEC 規格、
EIAJ 規格、JEDEC 規格に準拠した表 1.4に示す試験方法を定めて実施しています。さらに、その他
の試験として、静電破壊試験 (ESD 試験)、ラッチアップ試験、ソフトエラー試験 などを行い、市場
環境に即した試験を行っています。
3-3
[3] 東芝半導体製品の品質･信頼性保証
1.4
故障判定基準
故障には、一般的にファンクション不良、短絡、断線のような致命故障のほか、機能劣化、外観不良
などがありますが、当社では各デバイスごとの仕様書で規定された基準を満足することを原則として
判定しております。
表 1.2 TEG による評価法の例
TEG 構造
MOS
キャパシタ
評価対象
イオンドリフト
界面トラップ
プロセスダメージ
ゲート酸化膜破壊
製造条件のばらつき
放射線効果
イオンドリフト
MOS
トランジスタ 界面トラップ
製造条件のばらつき
プロセスダメージ
ホットキャリア効果
ショートチャネル効果
設計･プロセスパラ
メータ
ストレス
温度
電界
電流
ゲート膜厚
ゲート膜質
酸化方法
ゲート膜材質
電極材料
汚染
面積
形状
寸法
評価方法
TDDB (定電流、定電圧、 故障率 VS 時間
ステップストレス)
(酸化膜耐圧)
BV
C-V
パルス C-V
DLTS
(Deep Level Transient
Spectroscopy)
酸化膜耐圧試験
ゲート寸法 (W/L) 温度
電界
ゲート膜厚
機械的応力
ゲート膜質
電流
電極材料
汚染
評価パラメータ
高温 DC バイアス
低温 DC バイアス
チャージポンピング
DC パルス
OX
QBD (酸化膜破壊電荷)
電界加速係数
活性化エネルギー
ΔVFB
(フラットバンド電圧変動)
COX (酸化膜容量)
ΔVth (しきい値電圧変動)
Δgm (gm 変動)
電界加速係数
活性化エネルギー
サブスレッショルド特性
BVDS (ソースドレイン間
降伏電圧)
フィールドリーク
パッシベーション
材質
形状、構造
イオン注入条件
ID (ドレイン電流)
フィールド耐圧
温度
電流密度
温度勾配
電圧
機械的応力
温湿度
配線
ストレス
(金属、拡散層) マイグレーション
エレクトロ
マイグレーション
コンタクトオープン
腐食
配線幅
配線間隔
配線材料
段差
コンタクト形状
コンタクト径
パッシベーション
封止樹脂
機能ブロック プロセスモニタ
故障率推定
プロセス認定
耐湿性
形状･寸法･素子数 温度
電圧
ゲート膜厚
ゲート膜質
層間膜質
3-4
高温定電流試験
BEM (Breakdown
energy of Metal)
高温放置
温度サイクル
リフロー処理
高温高湿通電
プレッシャークッカー
高温バイアス
(直流、パルス)
低温バイアス
(直流、パルス)
高温放置など
抵抗変化
故障率 VS 時間
活性化エネルギー
電流密度依存性
オープン
ショート
故障率 VS 時間
活性化エネルギー
電圧加速
スタンバイ電流
AC/DC パラメータ
[3] 東芝半導体製品の品質･信頼性保証
表 1.3 信頼性試験規格類
• EIAJ (Electronic Industries Association of Japan) 規格
半導体デバイスの環境および耐久性試験方法
EIAJ ED-4701
半導体デバイスの環境および耐久性試験方法
EIAJ ED-4701-1
半導体デバイスの環境および耐久性試験方法
EIAJ ED-4701-2
半導体デバイスの環境および耐久性試験方法
EIAJ ED-4701-3
半導体デバイスの環境および耐久性試験方法
EIAJ ED-4701-4
• MIL (米国 Military Standard) 規格
MIL-STD-202
MIL-STD-750
MIL-STD-883
(追補 1)
(追補 2)
(追補 3)
(追補 4)
電子部品、電気部品試験法
個別半導体デバイス試験方法
マイクロエレクトロニクス試験方法
• IEC (International Electrotechnical Commission) 規格
IEC 60068-1
Environmental testing Part1 : General and guidance
IEC 60068-2
Environmental testing Part2
IEC60749
Semiconductor devices-mechanical and climatic test methods
• JEDEC 規格 (Joint Electron Devices Engineering)
JESD 22
Series Test Methods
• JIS (Japanese Industrial Standard) 規格
[基本]
環境試験方法(電気･電子)シリーズ
JIS C 00XX (IEC 60068-2)
• ヨーロッパ認証規格 (CECC)
CECC 90000
CECC 90100
集積回路一般仕様書
デジタル集積回路一般仕様書
3-5
[3] 東芝半導体製品の品質･信頼性保証
表 1.4 製品による信頼性試験方法の例 (1/2)
分類
準拠規格
試験項目
内容および試験条件
EIAJ ED-
MIL-STD-883 IEC-Pub. 749
JESD22
4701
連続動作
試験
長時間、デバイスに電気的ストレス (電圧、電流) お
よび熱的ストレスを加え、その耐性を評価する。
通常試験条件:
D-101
1005.8
Pub. 748
－2, V
A108-A
Ta=125°C
電源電圧=Operation Max
寿命試験
高温高湿
バイアス
試験
長時間、デバイスに電気的ストレス、熱的ストレス
および湿度ストレスを加え、その耐性を評価する。
通常試験条件:
Ta=85°C、RH=85%
電源電圧=Operation Max
B-122A
―
Ⅲ5.5B
A101-B
高温保存
試験
長時間、デバイスが高温下に放置された場合の耐性
を評価する。
通常試験条件:
B-111A
1008.2
Ⅲ2.
A103-A
B-112A
―
―
―
B-121A
―
Ⅲ5.5A
―
はんだ耐熱 はんだ付け時の熱に対する耐性を評価する。
試験
通常試験条件:
はんだ槽の温度 260°C±5°C
浸漬時間 10±1 秒
デバイスのボディから 1.5±0.8mm まで浸す
A-132/
A-133B
STD-7502031
Ⅱ2.2/2.3
B106-B/
A112-A
温度サイク 低温と高温および温度変化に対する耐性を評価す
ル試験
る。
30分
通常試験条件
150°C
5分
25°C
30分
−65°C
B-131A
1010.7
Ⅲ1.1
A104-A
B-141A
1011.9
Ⅲ1.2
A106-A
B-132
1004.7
Ⅲ6.
A100-A
低温保存
試験
高温高湿
保存試験
Ta=Tstg. max
長時間、デバイスが低温下に放置された場合の耐性
を評価する。
通常試験条件:
Ta=Tstg. min
長時間、デバイスが高温高湿下に放置された場合の
耐性を評価する。
通常試験条件:
Ta=60°C、RH=90%
熱的環境試験
1サイクル
熱衝撃試験 急激な温度変化に対する耐性を評価する。
通常試験条件
100°C
5分
5分
0°C
1サイクル
耐湿性試験 高温高湿度下での耐性を評価する。
通常試験条件
(温湿度サ
イクル)
3時間
3時間
65°C
25°C
－10°C
1サイクル24時間
3時間
3-6
[3] 東芝半導体製品の品質･信頼性保証
表 1.4 製品による信頼性試験方法の例 (2/2)
分類
準拠規格
試験項目
内容および試験条件
EIAJ ED-
MIL-STD-883 IEC-Pub. 749
JESD22
4701
機会的試験
振動試験
輸送中または使用中に受ける振動に対する耐性を評
価する。試験は可変周波数振動と一定周波数振動と
があり、通常可変周波数振動を行う。
通常試験条件:
一定周波数振動: 60±20Hz、196m/s2 3 方向
各 32±8 時間
可変周波数振動: 100～2000Hz、196m/s2 3 方
向、各 4 回一往復 4 分
A-121A
2007.2
Ⅱ3.
B103-A
衝撃試験
輸送中または使用中に受ける衝撃に対する耐性を評
価する。
通常試験条件
構造により試験条件が異なるが、樹脂モールドタ
イプは、衝撃加速度 14,700m/s2 4 方向　各 3 回
A-122A
2002.3
Ⅱ4.
B104-A
定加速度
試験
定加速度に対する耐性を評価する。
通常試験条件
構造により試験条件が異なるが、樹脂モールドタ
イプは、加速度 196,000m/s2 6 方向　印加時間 1
分
A-123A
2001.2
Ⅱ5.
―
端子強度
試験
端子部分の強度が、その取り付け配線または使用中
に加えられる力に対して十分であるかどうかを評価
する。
通常試験条件
リードの先端に規定荷重を吊り 90°の折り曲げ
戻しを行う。
リードと平行な向きに引っ張り加重を加える。
規定荷重は構造により異なる。
A-111A
2004.5
Ⅱ1.
B105-B
はんだ付け 端子部分のはんだの付けのやすさを評価する。
性試験
通常試験条件
はんだ槽温度 230°C、浸漬時間 5 秒
A-131A
2003
Ⅱ2.1
B102-C
気密性試験 封止の気密性を評価する。トレーサーガスにより微
小リークを検出し、気泡により大リークを検出する。
なお、この試験は、外囲器がメタル、セラミックタ
イプのデバイスに適用する。
B-142A
1014
Ⅲ7.
A109
塩水噴霧
試験
B-144A
1009
Ⅲ8.
A107-A
―
―
―
A102-B
C-111A/
EDX-4702
3015.7
―
A114-A/
A115-A/
C101
C-113
―
―
JESD78
塩水雰囲気に対する耐蝕性を評価する。
通常試験条件:
35°C、5%溶液、24 時間
プレッシャ 高温高湿度下で保存した場合の耐性を短時間で評価
ークッカー する。
通常試験条件:
試験
203～255kPa、RH=100%
その他
静電耐量
試験
静電気に対する耐性を評価する。
通常試験条件
人体モデル:C=100pF、R=1.5kΩ、3 回放電
マシンモデル:C=200pF、R=0Ω、1 回放電
デバイス帯電モデル:
ラッチアッ ラッチアップに対する耐性を評価する。
プ強度試験
通常試験条件
電流印加法
電圧印加法
3-7
[3] 東芝半導体製品の品質･信頼性保証
静電気破壊試験回路
(1) ヒューマンボディモデル (HBM)
VCC
100pF
DUT
VSS
図 1.1 ヒューマンボディモデル (HBM) の試験回路
(2) マシンモデル (MM)
VCC
DUT
200pF
1.5
VSS
図 1.2 マシンモデル (MM) の試験回路
3-8
[3] 東芝半導体製品の品質･信頼性保証
1.6
ラッチアップ試験
以下にラッチアップ試験の試験回路と実施例を示します。
(1) 試験回路
VCC
VCC
A
A
V
DUT
A
DUT
VSS
A VSS
a) +電流
b) －電流
図 1.3 ラッチアップ試験の試験回路
(2) 試験結果 (例)
表 1.5 ラッチアップ試験結果の例
ラッチアップ耐量
製品名
TC74HC シリーズ
+
－
100mA 以上
100mA 以上
パッケージに関係なく共通
3-9
V
[3] 東芝半導体製品の品質･信頼性保証
2.
2.1
加速寿命試験
加速寿命試験の目的
部品や装置の高信頼化に伴って寿命や故障率の早期予測が必要になっています。信頼性試験は実装を
想定して、半導体素子が受ける可能性のあるストレスをシミュレートした試験条件で行いますが、条
件によっては故障発生までに非常に長時間を要するか、あるいは限られた試験時間内では故障が発生
しないことがあります。
このため最大定格に比べて厳しいストレスを加え、劣化原因を物理的、時間的に加速することにより、
寿命予測、故障率予測および故障メカニズム解析など評価時間の短縮とメカニズムの詳細解析の目的
として行う試験が加速寿命試験です。
加速寿命試験は、一定のストレスを強制的に加速させる強制劣化試験として表現される場合もありま
す。また限界値を求めるためのストレスを加速させた限界試験として表現する場合もあります。
加速寿命試験で注意しなければならないのは加速により実用条件と異なった故障メカニズムを生じや
すいことです。一般に劣化メカニズムが単純であれば加速も簡単であり、寿命や故障率の予測も比較
的正確に行えますが、実際には多くの故障メカニズムが混在しており、それらを同時に加速しようと
しても、それぞれストレスの影響を受ける度合が異なってくるので、加速データの解析はもちろん、
寿命や故障率の予測は困難になってきます。したがって加速寿命試験法としては、できるだけ故障メ
カニズムが変化しない試験条件または故障メカニズムが少なく単純化しやすい試験条件を選定するこ
とが肝要となります。
2.2
定ストレス加速とステップストレス加速
加速寿命試験には、試料に加えるストレスを一定とし、複数水準のストレスに対して試験を実施し、
故障時間の分布を観測する定ストレス法、試料に加えるストレスをある一定時間ごとにステップ状で
増加させ、どのステップのストレスで故障が発生するかを見るステップストレス法があります。
定ストレス法による代表的な方法としては、電力または周囲温度を最大定格以上の一定のストレスを
加えることにより加速を行う方法です。この試験によって故障モードが変わってないことの検証とし
てはワイブル分布がしばしば使用され、ワイブル分布の形状パラメータ m が加速ストレスによって変
わらないことにより加速の妥当性がチェックされます。
図 2.1はシリコントランジスタの消費電力を変化させたときのワイブルプロットで、パラメータ m は
消費電力にかかわらず一定であることを示しています。
3-10
[3] 東芝半導体製品の品質･信頼性保証
η=9×104h
70.0
m=0.8
→累積故障率 F(t) (%)
50.0
η=3×105h
Pcmax×2
20.0
m=0.8
10.0
5.0
Pcmax×
1.5
2.0
η=8×106h
1.0
m=0.8
Pcmax
0.5
0.2
0.1
100
200
500
1,000
2,000
5,000
10,000
20,000
50,000
→時　間 (h)
図 2.1 トランジスタの加速寿命試験におけるワイブル分布と形状パラメータ
これらは定ストレス法、ステップストレス法に共通して成立する必要があるといえます。
このためステップストレス法の場合、少なくとも 1 つの定ストレスの故障データが出ており、以前の
ステップの故障モードが同一であれば、その素子の限界温度や寿命予測を可能にすることができます。
これらの一例を図 2.2に示します。
3-11
[3] 東芝半導体製品の品質･信頼性保証
1000
FR (%1000h)
100
温度加速
電力加速
定ストレス法データ
温度加速
電力加速
ステップストレス
によるデータ
10
1
温度
0.1
電力
温度限界予測
寿命予測
3.0
25°C
2.5
75°C
20
100
125°C
200
2.0
1000/T　(°K)
175°C
300
400
コレクタ電力　Ｗ
図 2.2 Step Stress からの故障率予測
3-12
[3] 東芝半導体製品の品質･信頼性保証
温度による加速
加速寿命試験は故障物理と密接な関係にあり、一般的にデバイス劣化の物理的、化学的な反応を反応
速度論モデルとして用いられています。反応速度論モデルは故障の温度依存性に対する基本的な化学
反応モデルであり、アレニウスモデル 1) として半導体デバイスの温度ストレスによる加速寿命試験な
どに利用されています。
アレニウスの式は化学反応速度を K としたとき、次式で表されます。
Ea : 活性化エネルギー (eV)
K = A exp − Ea 
 kT 
k : ボルツマン定数
T : 絶対温度 (°K)
A : 定数
ここで、ある劣化量 a に達したときを寿命と考えると、寿命 L は L=a/K で表され、
a/A = A’とすると
L = A' exp Ea 
 kT 
となります。この式は温度と寿命との関係を表しており、故障メカニズムが単一であれば図 2.3に示
すように lnL と 1/T は直線にプロットすることができます。つまり、温度 T1 と温度 T2 との間には、
(lnL1/lnL2)倍の加速があることを示しています。
lnL2
寿　命
2.3
lnL1
1/T1
1/T2
温　度
図 2.3 寿命と温度との関係
3-13
(°K)
[3] 東芝半導体製品の品質･信頼性保証
加速係数をαとし、温度 T1、T2 に対する寿命時間をそれぞれ L1、L2 とすると、加速係数αは次式で
求めることができます。
L



α = 2 = exp Ea ⋅  1 − 1 
L1
T
T
1 
 k  2
Ea
: 活性化エネルギー (eV)
k
: ボルツマン定数
T1, T2 : 絶対温度 (°K)
で求めることができます。活性化エネルギーと各温度での加速係数の関係を図 2.4に示します。
また、温度による加速性はアレニウスの式からも分かるように、活性化エネルギーEa によって大き
く変わります。温度差をパラメータとしたときの各活性化エネルギーと加速係数の関係を図 2.5に示
しますが、活性化エネルギーが大きくなるに従い温度依存性が大きくなることが分かります。
104
150°C/60°C
125°C/60°C
加速係数
103
100°C/60°C
102
85°C/60°C
10
1
0.0
0.5
1.0
1.5
活性化エネルギー (eV)
図 2.4 活性化エネルギーと加速係数の関係
加速係数
105
Ea=1.2eV 1.0eV
104
0.8eV
103
0.6eV
102
0.4eV
0.3eV
10
1
2.5 2.7
150
2.9 3.1 3.3 1000/T (°K)
100 75
50
25
°C
図 2.5 活性化エネルギーをパラメータとしたときの温度と加速係数の関係
3-14
[3] 東芝半導体製品の品質･信頼性保証
半導体デバイスにおけるこの温度対寿命または故障率の関係は、従来より数多くのデータが公表され
ています。当社で実施した実験データ例を次に示します。
(1) ボンディングワイヤの金属間化合物生成の温度加速性
Au 線とチップ上の Al パッドとの接合部は、温度を加えることにより金属間化合物が生成し、接
触抵抗の増加およびオープン状態に至ることがあります。高温放置試験の結果から温度と寿命と
の関係を図 2.6に示します。
いくつかの温度条件における寿命の値より、活性化エネルギーは約 1.0eV であることが求められ
ます。
109
試料 :TEG
不良率 :10%時間
108
寿命 (h)
107
106
105
104
103
102
2.0
250
2.2
200
2.4
2.6
150
2.8
100
3.0
60
3.2
1000/T (°K)
(°C)
温　度
図 2.6 ボンディングワイヤの金属間化合物生成の温度依存性
3-15
[3] 東芝半導体製品の品質･信頼性保証
(2) 半導体デバイス別の温度加速
半導体デバイスの温度対故障率の関係は様々なデータが報告されています。図 2.7は実験より得
られたデータの一例ですが、温度に対する各デバイスの加速係数を与えるものです。
105
MOS IC
104
加速係数
103
Bip IC
102
10
1
2.4
2.6 2.8
150125 100
3.0
75
3.2 3.4 1000/T (°K)
50
25
(°C)
温　度
図 2.7 デバイスの温度加速性の一例
故障メカニズムにより、その活性化エネルギーの値が異なります。社内外の実験データから代表的な
故障メカニズムと活性化エネルギーの値を表 2.1に示します
表 2.1 主な故障モード、故障メカニズムと活性化エネルギー
故障モード
オープン
故障メカニズム
活性化エネルギー(ev)
活性化エネルギー
Al のエレクトロマイグレーション
0.6∼1.2
Al のストレスマイグレーション (Al-Si、Al-Si-Cu)
0.7∼1.4
Au-Al の合金の成長
0.85∼1.1
Al の腐食 (水分の侵入)
0.6∼1.2
ショート
酸化膜の破壊
0.3∼0.35
hFE の劣化
水分によるイオン移動の加速
VT シフト
もれ電流の増加
SiO2 中の Na イオンのドリフト
Si-SiO2 界面のスロートラッピング
反転層の生成
0.8
1.0∼1.4
1.0
0.8∼1.0
ここまで温度加速性アレニウスモデルについて説明しましたが、温度加速性以外に湿度、電圧、機械
的ストレスなどの影響についても考慮した故障モデルとしてアイリングモデルがあります。平均寿命
を L とすると温度およびストレスの関係は次の式のように示されます。
ln L = A + B − αln S
L
: 平均寿命
T
A, B, α: 定数
T
: 温度 (°K)
S
: 温度以外のストレス
3-16
[3] 東芝半導体製品の品質･信頼性保証
2.4
温湿度による加速
2.4.1
耐湿性試験の種類
最近の半導体デバイスの外囲器は大部分がプラスチック樹脂モールドされています。これらの信頼度
は耐湿性に依存するところが大きく、またこれを早期に評価するために数多くの耐湿性評価が考えら
れています。表 2.2にこれら各種の耐湿性評価試験方法の一例を示します。
試験はデバイスを湿度中に放置するものと、湿度を与えながらあるいはデバイスに十分湿度を拡散さ
せた後にバイアスを印加するバイアス印加方式の 2 つに分けられます。デバイスの種類 (消費電力の
大小など) や目的とする故障メカニズムの摘出によって使い分けられています。
耐湿性試験は加速し過ぎたり、試験の実施方法によっては実使用とは異なった故障モードが現れたり、
試験の再現性などに問題が生じる場合があります。よって試験実施にあたっては十分注意する必要が
あります。特に、飽和型の PCT では結露する状態でデバイスがさらされる場合があるため、実市場
では起こりえない不良モード (アウターリードのピン間マイグレーションなど) が発生することがあ
ります。また市場故障との相関が取りづらいことなどの問題があり、評価を実施する場合または得ら
れた結果に対する判断には注意が必要です。
表 2.2 主な耐湿性評価試験方法
試験項目
条件の一例
放置試験
85°C/85% RH
60°C/90% RH
高温高湿保存試験
飽和型
121°C/100% RH
127°C/100% RH
非飽和型
120°C/85% RH
130°C/85% RH
プレッシャークッカー試験
バイアス印可
高温高湿バイアス試験
85°C/85% RH
+バイアス印加
プレッシャークッカーバイアス
130°C/85% RH
+バイアス印加
プレッシャークッカー試験とバイアス寿命試 121°C、203kPa (20 時間)→室温放置 (2 時間)→バイアス寿命 (20 時間)
験との試験
を 1 サイクルとする
3-17
[3] 東芝半導体製品の品質･信頼性保証
耐湿性の加速モデル
耐湿性試験データを用いてプラスチック封止半導体デバイスの信頼性を予想する加速モデルについて
は数多くの報告がされていますが、ここでは絶対水蒸気圧モデルについて説明します。絶対水蒸気圧
モデル 2)では寿命と絶対水蒸気圧の関係は次の式のように表され、加速係数 n は実験より 2.0 程度の
データが得られております。
L = A･Vp－n
L : 耐湿性寿命 (h)
Vp : 絶対水蒸気圧 (Pa)
n : 加速係数
A : 実験定数
106
試料 : TEG
不良率 : 1%
耐湿性寿命
105
104
103
n=2.0
102
101
103
104
105
水蒸気圧 (Vp) (Pa)
106
図 2.8 絶対水蒸気圧と耐湿性寿命との関係の一例
100,000
試料 :TEG
不良率 :10%時間
10,000
寿　命 (h)
2.4.2
1,000
100
1
10
印加電圧　(V)
100
図 2.9 耐湿性試験の印加電圧と寿命の関係の一例
図 2.9は耐湿性試験における印加電圧と寿命の関係の一例です。
市場における耐湿性寿命を求める場合、温度、相対湿度、電圧印加条件と不良メカニズムを考慮し、
加速試験の結果から寿命を推定することができます。
3-18
[3] 東芝半導体製品の品質･信頼性保証
2.5
電圧による加速
電圧によって加速される不良としては、酸化膜破壊、ホットキャリア現象、耐湿性における Al コロ
ージョン、可動イオンによる特性劣化など様々なモードがあります。その中でも電圧加速が最も顕著
に現われる不良として酸化膜破壊があります。酸化膜に一定の電界を印加しつづけると、酸化膜にか
かる電界が破壊限界より低い値であっても時間に依存した破壊が起こります。時間に依存した酸化膜
破壊 (TDDB : Time Dependent Dielectric Breakdown) に対する電圧加速モデル 3) は、故障時間を
TF、酸化膜にかかる電圧を V とすると、次式で表せます。
TF = Aexp (－B･V)
TF : 故障時間
V : 酸化膜にかかる電圧
A : 定数
B : 電圧加速係数 (酸化膜に依存する定数)
したがって条件が V1 と V2 のときの故障時間をそれぞれ TF1、TF2 とすれば、加速率 AF は
AF = TF2/TF1 = exp (−B (V2−V1))
となります。
酸化膜の経時破壊の試験方法としては
(1) 定電圧試験
(2) ステップストレス試験
(3) 定電流試験
の 3 つが代表的なものです。それぞれの試験方法についてまとめると次のようになります。
(1) 定電圧試験
酸化膜に一定電圧のストレスを加え時間に対する破壊分布を評価するものです。
一般に TDDB 寿命分布は、ばらつきが大きく、電圧依存性も大きいため、この評価では、結果
がでるまで非常に時間がかかったり全体の不良分布が明確にならないなどの問題があります。こ
れらの問題に対応するための定電圧試験のひとつにステップストレス試験があります。
(2) ステップストレス試験
酸化膜の印加電圧を一定時間ごとに一定電圧だけ増加させて測定し、どこで破壊するかを評価す
るものです。この試験は短時間で結果が出すことができ、TDDB の加速式を使って酸化膜の寿命
分布の全体を知ることができます。
(3) 定電流試験
酸化膜が破壊するまでに膜中を通り抜ける電荷量は一定値であるとの理論 4) に基づき、ストレス
として一定電流を印加して評価するものです。酸化膜の寿命推定を行う場合、実使用条件は電圧
または電界強度で表されているため、本評価はあまり用いられません。しかし、データが規格化
されて得られるため、一般的には膜質の評価用として使われています。
3-19
[3] 東芝半導体製品の品質･信頼性保証
次に当社で実施した定電界試験によるデータを図 2.10に示します。これは 1MDRAM 製品で使用さ
れている酸化膜のデータですが、本製品の酸化膜の電界強度は 3.125MV/cm のため、実使用における
酸化膜の寿命は 10 年以上あるといえます。このように加速試験の結果から市場における酸化膜の寿
命を推定することができます。
109
10年
108
寿　命 (h)
107
2,000h
106
105
104
Ta=125°C
103
Gate 0x 8nm
102
101
3
5
7
9
電　界 (MV/cm)
11
図 2.10 酸化膜の定電界試験結果の一例
3-20
[3] 東芝半導体製品の品質･信頼性保証
温度差による加速
外部環境あるいは自己発熱による繰り返し熱応力のストレスに対する試験として、温度サイクル試験
と熱衝撃試験があります。これはデバイスに低温、高温の繰り返し温度変化を与え耐性をみるための
ものであり、この試験で起こる不良モードはボンディングオープン、アルミスライド、パッシベーシ
ョンクラック、パッケージクラック、チップクラック、特性変動 (ピエゾ効果) などです。
温度サイクル試験は熱の媒体として気体、熱衝撃試験は液体を用いています。温度サイクルの試験条
件は、一般的にデバイスの保存温度の上限と下限に繰り返しさらすこととなっています。加速性を高
めるために保存温度の上限、下限を越えた試験条件を決める場合がありますが、この場合デバイス材
料の物性値の異なる領域で試験することは、実使用上の加速性が得られない場合があり、注意する必
要があります。
次に当社で実施した温度サイクル試験結果から求めた温度差とサイクル数の関係を図 2.11に示しま
す。温度サイクル試験の結果から次式が得られています。
N = A･ΔT－α
A : 定数
α : 加速係数
N : サイクル数
この試験結果より、アルミスライドの不良モードでα = 7.5、パッケージクラックの不良モードでα
=5.0 の値が得られています。これらの加速係数より市場における寿命を推定することができます。
107
試　料 :TEG
不良率 :1%サイクル
106
105
温度サイクル数
2.6
アルミ
スライド
104
α=7.5
パッケージ
クラック
103
α=5.0
102
40
60
100
温度差(∆T)
150
200
図 2.11 温度サイクル数と温度差との関係
3-21
[3] 東芝半導体製品の品質･信頼性保証
2.7
電流による加速
電流による加速モードとしてはエレクトロマイグレーションが最もよく知られており、デバイスの微
細化、大規模化に伴い、さらに重大な故障メカニズムとなってきております。エレクトロマイグレー
ションが発生するメカニズムは、配線に電流を流したときに配線材料である金属原子が輸送される現
象で、金属原子が移動し進行すると断線に至るものです。エレクトロマイグレーション寿命は、一般
に MTF (メジアン故障時間; Median time to failure) で表されており、次の式 5) で表されます。
( )
MTF = AJ−n exp Ea
kT
J : 電流密度
n : 電流に関する定数
Ea : 活性化エネルギー
T : 絶対温度
k : ボルツマン定数
A : 配線の材質、構造、寸法などに関係する定数
試験法としては DC 定電流ストレス試験が最も一般的ですが、DC パルス電流ストレス試験、AC パル
ス電流ストレス試験、DC 定電圧ストレス試験があります。また、最近では超加速寿命試験として
BEM 法などが考案されています。
BEM (Breakdown Energy of Metal) 法は、ウェーハレベルで短時間に常温下で大電流を段階的に印
加し、配線が故障となるまでの総エネルギーにより評価するものです。故障に至るまでの有効エネル
ギー量 EF (Energy to Fail) は次のような式 6), 7) で示されます。
( )
( )
tf
EF = ∫T0 I2 R
exp Ea
dT
L
kT
EF : 単位長さ当たりの故障までの有効総エネルギー
L : 試料配線長
R : 試料抵抗
t0 : 試験開始時間
tf : 配線が断線した時間
BEM 法は、評価時間が極めて短いため、配線、材料や配線プロセスあるいは配線のエレクトロマイ
グレーション寿命に与えるほかのプロセスの評価を、短時間に行える利点がありますが、最終的には、
製品と同一プロセスで作製された TEG により評価･検証が必要です。
次に当社で実施したエレクトロマイグレーションの実験データについて説明します。図 2.12に電流
密度と寿命の関係について示します。電流密度が大きいほど、寿命が短いことが分かります。
3-22
[3] 東芝半導体製品の品質･信頼性保証
100
LINE WIDTH: 2.0 (μm)
THICKNESS: 800 (nm)
TEMPERATURE: 200 (°C)
MTF (相対値)
10
1
n=2.0
1 5
10
106
電流密度　(A/cm2)
107
図 2.12 エレクトロマイグレーションの電流密度と寿命の関係
[参考文献]
1) 塩見弘「故障物理入門」日科技連出版社、1970
2) J.L Flood ｢Reliability aspects of Plastic encapsulated integrated circuits｣ 10th IRPS, 1972
3) E.S.Anolick and Li-Yu Chen「Application of stress to Time Dependent Breakdown」19th
annual Proc. Rel. Phys. (1981)
4) In-Chin Chen, S.E.Hollard, and C.Hu
「Electrical Breakdown in Tunneling Oxides」IEEE TRANS.ED.VOL.32 (1985)
5) J.R.Black「Electromigration Failure Modes in Aluminum Metallization for semiconductor
Devices」Proceeding of the IEEE (1969)
6) C.C.Hong and D.L.Crook「Breakdown Energy of Metal (BEM) −a New Technique for
Monitoring Metallization Reliability at Water level」Proc. IRPS (1985)
7) N. Hoshino, et al, “A Study of Degradation Mechanism of Electromigration Lifetime”,
Proceedings of International Symposium on Reliability and Maintenability, p112, 1990
3-23
[3] 東芝半導体製品の品質･信頼性保証
3.
3.1
故障率予測の方法
概　論
半導体デバイスを電子機器に実装し、市場において使用するにあたって、その故障率を予測すること
は、その機器の信頼性、保全性の点から重要なことです。
故障率の予測には加速寿命試験によって加速係数を算出し、実使用における故障率を予測する方法と
市場における故障発生状況を集計して故障率を予測する方法があります。
3.2
加速寿命試験による故障率予測
エレクトロニクス産業の急速な技術革新の中で、半導体デバイスの信頼性を確保し、短時間で製品化
するためには加速寿命試験を活用した実用的、経済的な信頼性評価法が必要となっています。加速寿
命試験法の詳細については 2 節にて述べましたが、ここでは加速寿命試験のデータから、どのように
市場故障率を予測するかについて説明します。
試験データから市場故障率を予測するとき、実際には故障数が非常に少ないことが多く、ときには 0
の場合も多くあります。
このような場合、その故障率をある信頼水準で推定する必要があります。半導体素子では、このよう
な場合、故障の分布を指数分布を仮定したときの故障率の信頼限界の上限値がよく用いられます。こ
れは JIS C5003 (電子部品の故障率試験方法通則) にも規定されている方法で、
総試験時間 : T (試験数 n × 試験時間 t)
r : 故障数
としたとき、
故障率 : λ = Tr
を求め、これに設定した信頼水準 (データの確からしさの度合) および故障数 r に応じて、表 3.1に
示す数値 (係数) をかけて求めます。
なお、r = 0 の場合は、表 3.1の表を算出するにあたって統計計算により、この値はやはり求めること
ができ、この場合には、
故障率 : λ = Ta
より算出し、a の係数は、信頼水準 60%の場合は 0.92、信頼水準 90%の場合は 2.30 となります。
表 3.1 故障率信頼限界の係数
信頼水準
信頼水準
故障数 (r)
故障数 (r)
60%
90%
60%
90%
1
2.02
3.89
2
1.55
2.66
6
1.22
1.76
7
1.20
3
1.39
1.68
2.23
8
1.18
4
1.62
1.31
2.00
9
1.16
5
1.58
1.26
1.85
10
1.15
1.54
3-24
[3] 東芝半導体製品の品質･信頼性保証
次に具体的な事例をあげて故障率を計算によって求めてみます。
半導体デバイス 100 個に対し、高温動作試験 (Ta = 125°C、定格印加) を 2,000h 実施した結果、故障
数が 0 の場合の故障率を予測します。
初めに総試験時間を求めるために、加速係数 AF (電圧加速係数 AV×温度加速係数 AT) を計算します。
電圧加速係数 AV は、実使用電圧と試験電圧条件での故障発生率から求められますが実使用電圧を仕
様定格内として、1 倍とします。
温度加速係数 AT は、実使用温度を 50°C、活性化エネルギーを 0.8eV とすると、アレニウスの式より



L
AT = 1 = exp Ea ×  1 − 1 
L2
 K  T1 T2 


0.8
1
1
= exp
× 
−

 8.617 × 10− 5  50 + 273 125 + 273 
≒ 225 倍
加速係数 AF =電圧加速係数 AV×温度加速係数 AT
= 1×225
= 225 倍
総試験時間 T=試料数 n×試験時間 t×加速係数 AF
= 100×2000×225
= 4.5×107C. H. (Component hours)
故障数 r = 0 であるから、信頼性水準 60%とすると
λ =
0.92
4.5 × 107
≒ 2.0×10-8
= 20.0FIT(10-9h)
以上のとおり、この事例での市場における予測故障率は 20.0FIT となります。
同様にして各デバイスの主要な故障モードとそのメカニズムを知ることにより、加速試験データから
使用環境におけるデバイスの故障率を予測することができます。
3-25
[3] 東芝半導体製品の品質･信頼性保証
3.3
MIL-HDBK-217E による電子部品の故障率予測
半導体デバイスの故障率をフィールドでの実績データにもとづいて集計、予測したものとして MILHDBK-217E があり、広く使われています。MIL-HDBK-217E「電子機器の信頼度予測」に記載され
ているデータは、MIL 規格に則って調達された多数の軍用電子機器のフィールド使用に基づいて集計
したものですが、同時に軍用電子機器を調達する際の要求事項として制定されたため安全係数を十分
に考慮した厳しいものであり、予測故障率は実績と比較して 1～2 桁高い値となっているといわれて
います。
そのため一般用に適用した場合、以下の①～③に挙げられるような理由により、半導体デバイス、特
に IC/LSI に対し、その予測値が十分には実情に合わない場合があります。
(1) 半導体デバイス、特に IC/LSI では技術革新が急速に行われています。したがって、MILHDBK-217 のベースデータの数値が、必ずしも現在の技術レベルすなわちデバイスの信頼性レ
ベルを反映したものとはなっていません。
(2) 故障率一定 (指数分布) を仮定しているが半導体デバイスの場合、時間とともに初期欠陥または
潜在的欠陥が消滅していくことから、故障率は減少する傾向にあります。したがって、予測の対
象となる時間によって故障率の補正を行う必要が生じる場合もあります。
(3) 故障率の予測を正確に行うには、故障メカニズムとの対応が必要であり、故障モードはデバイス
構造、プロセス技術などとの関連を強く持ちます。MIL-HDBK-217 では、これらの点を簡略化
しているため、特に温度ファクタなどでは実デバイスのそれと合わない場合が多くあります。
半導体デバイス、特に IC/LSI は技術的にいまだ発展段階にあり、集積度および機能において飛躍的
な進歩をとげています。信頼性についても同様なことがいえ、同一製品について見れば、故障率は
年々改善されていくことになります。また、機能および集積度が増した新製品についても、その集積
度が上がった分だけの故障率が増加するのではなく、デバイス当たりの故障率はあまり変わらないと
いえます。
3-26
[3] 東芝半導体製品の品質･信頼性保証
4.
4.1
信頼性試験の具体的適用方法
製品認定試験手順
半導体デバイスの信頼性試験は、その研究開発、量産段階において実施されています。研究開発時に
は、設計品質、材料、プロセスの評価のために実施され、量産時には製品認定試験や定期的に各種の
信頼性モニタとして実施されています。
製品認定試験 (DAT) の手順は図 4.1 に示すように、研究開発時にウェーハプロセスやパッケージに
関する評価を主体に TEG (Test Element Group) を用いて行い、適したデザインを決定するための基
礎データを取得します。そのデータを元に設計、試作した製品を用いて信頼性試験 (製品認定試験)
を行います。製品評価を行う際には、デザインルールやパッケージによりファミリー分類を行い、そ
のファミリーの代表製品を用いて信頼性試験を行います。
試験項目は、電気的特性、初期不良率 (EFR)、長期寿命試験 [IFR (ランダム故障率)]、限界試験、環
境試験であります。代表製品以外は主な電気的特性や少量のサンプルによる信頼性試験を行います。
代表的なメモリ製品における製品認定試験の一例を表 4.1に示します。
TEG 評価
ウェーハプロセス
パッケージ
製品認定試験
図 4.1 製品認定試験の手順
3-27
[3] 東芝半導体製品の品質･信頼性保証
4.2
量産工程での信頼性モニタ
製品認定試験に合格したものは、出荷時に、その出荷ロットに対する初期品質保証検査を行います。
さらに、出荷製品の信頼性レベルを確認するために定期的な信頼性モニタを行います。初期品質保証
検査は、製品の初期的な電気的特性、外観検査などを行い、製品の製造ロットごとにその品質を確認
し、出荷品質を保証するためのものです。
定期的な信頼性確認は、信頼性モニタと呼ばれ、プロセスやパッケージのファミリー単位で寿命試験、
環境試験などを行います。絶えず信頼性レベルを監視し、故障解析を行い製造工程にフィードバック
するとともにデータを蓄積し、信頼性の維持向上を図っています。
表 4.1 代表的なメモリ製品における製品認定試験の一例
1. Pellet 信頼性試験
試　験　項　目
高温連続動作試験
(High Temperature Operation)
高温バイアス
(High Temperature Bias)
高温放置
(High Temperature Storage)
低温連続動作
(Low Temperature Operation)
試　験　条　件
備　考
125°C、最大動作保証電圧または加速電圧印加
1,000 時間実施
125°C、最大動作保証電圧または加速電圧印加
1,000 時間実施
150°C
1,000 時間実施
－30°C、最大動作保証電圧
または、加速電圧印加
1,000 時間実施
2. Package 信頼性試験
試　験　項　目
高温高湿バイアス
(Temperature Humidity Bias)
高温高湿バイアス
(High Accelerate Stress)
温度サイクル
(Temperature Cycling)
プレッシャー・クッカー
(Pressure Cooker)
試　験　条　件
備　考
85°C/85%、最大動作保証電圧印加
1,000 時間実施
130°C/85%、最大動作保証電圧印加
300 時間実施
1 サイクルは(－65°C、20 分)→(＋150°C、20 分 ) 500 サイクル実施
127°C/100%、(2.53×105Pa)
3-28
300 時間実施
[3] 東芝半導体製品の品質･信頼性保証
3. 熱的環境試験
試　験　項　目
はんだ浸け加熱
(Soldering Heat)
温度サイクル
(Temperature Cycling)
熱衝撃
(Thermal Shock)
試　験　条　件
はんだ温度 : 260°C、10 秒間、1 回
(Moisture Resistance)
リード部のみ浸す
1 サイクルは(＋65°C, 20 分 ) → (＋50°C, 20 分 ) 500 サイクル実施
1 サイクルは ( 0°C, 5 分 ) → (＋100°C, 5 分 )
移 行 時 間 は 1 0
秒 以 内
100 サイクル実施
90%～98%RH
65°C
温湿度サイクル
備　考
25°C
10 サイクル実施
－10°C
[24h/1 サイクル]
4. 機械的試験
試　験　項　目
振動周波数変化
(Vibration Variable Frequency)
衝撃
(Mechanical Shock)
定加速度
(Constanct Acceleration)
試　験　条　件
備　考
100 ～2000～100Hz
|← (4 分) →|
196m/s2、3 方向、各 4 回
14700m/s2、0.5ms、4 方向、各 3 回
196000m/s2、6 方向、各 1 分間
加速減速の時間は 20 秒以上
5 その他
試　験　項　目
はんだなじみ
(Solderability)
塩水噴霧
(Salt Atmosphere)
試　験　条　件
はんだ槽温度 : 230°C、5 秒間
1 回 (フラックス使用)
5% 噴霧中、35°C、24 時間
3-29
備　考
リード部のみ
はんだ付着率 95% 以上を良品とする。
[3] 東芝半導体製品の品質･信頼性保証
5.
信頼性データサービス
信頼性試験は製品の開発時および定期的な信頼性確認試験 (信頼性モニタ) として製品ファミリー別
に実施され、その結果はお客様に 3 ヵ月ごとの定期的な信頼性レポートとして、クォータリーレポー
ト (Quarterly Report) と称し、3 ヵ月間の信頼性試験と初期品質保証検査の結果をファミリー別に
まとめて発行されています。クォータリーレポートの例を表 5.1∼表 5.2に示します。
3-30
[3] 東芝半導体製品の品質･信頼性保証
表 5.1 クォータリーレポート (Quarterly Report) の例 (CCD)
ELECTRICAL CHARACTERISTICS TEST RESULTS (1Q/1999)
FAMILY NAME
Linear Sensor
Area Sensor
NUMBER OF FAILURE (FAILURE MODE)
SAMPLE SIZE
(pcs)
TOTAL
FUNCTION
DC
FAILURE RATE
OTHERS
(ppm)
292,144
0
0
0
0
0
15,756
3
3
0
0
190
EXTERNAL VISUAL INSPECTION RESULTS (1Q/1999)
PACKAGE TYPE
DIP (C)
SAMPLE SIZE
(pcs)
NUMBER OF FAILURE (FAILURE MODE)
TOTAL
MARK
BODY
LEAD
FAILURE RATE
(ppm)
262,693
3
1
2
0
SIP
1,567
0
0
0
0
11
0
GEP
12,050
0
0
0
0
0
DIP (P)
1,624
0
0
0
0
0
TCAPP
18,135
0
0
0
0
0
EFR MONITORING TEST RESULTS (1Q/1999)
HIGH TEMPERATURE OPERATION (Test condition : Voltage = Ope. Max., Ta = Ope. Max., t = 168h)
FAMILY NAME
NUMBER OF FAILURE (FAILURE MODE)
SAMPLE SIZE
(pcs)
TOTAL
FUNCTION
DC
FAILURE RATE
OTHERS
(ppm)
Linear Sensor
520
0
0
0
0
0
Area Sensor
910
0
0
0
0
0
RELIABILITY MONITORING TEST RESULTS (1Q/1999)
HIGH TEMPERATURE OPERATION (Test condition : Voltage = Ope. Max., Ta = Ope. Max., t = 1000h)
FAMILY NAME
Linear Sensor
Area Sensor
SAMPLE SIZE
(pcs)
NUMBER OF FAILURE (FAILURE MODE)
TOTAL
FUNCTION
DC
OTHERS
FAILURE RATE
(ppm)
50
0
0
0
0
0
0
0
0
0
0
0
THERMAL SHOCK (Test condition : 0degree/100degree, 100cycles)
PACKAGE TYPE
SAMPLE SIZE
(pcs)
NUMBER OF FAILURE (FAILURE MODE)
TOTAL
FUNCTION
DC
OTHERS
FAILURE RATE
(ppm)
DIP(C)
100
0
0
0
0
0
DIP(P)
100
0
0
0
0
0
DIP(G)
0
0
0
0
0
0
3-31
[3] 東芝半導体製品の品質･信頼性保証
表 5.2 クォータリーレポート (Quarterly Report) の例 (DRAM)
EXTERNAL VISUAL INSPECTION RESULTS (1Q/1999)
PACKAGE TYPE
NUMBER OF FAILURE/FAILURE MODE (pcs)
SAMPLE SIZE
(pcs)
FAILURE RATE
TOTAL
MARK
MOLD
LEAD
(ppm)
SOJ32-P-400
19,800
0
0
0
0
0
TSOP32-P-400
51,752
4
0
1
3
77
TSOP50-P-400
33,245
2
0
0
2
60
ELECTRICAL CHARACTERISTICS TEST RESULTS (1Q/1999)
0.25um 64M DRAM BP
ORGANIZATION
VER-
TOSHIBA TYPE NUMBER
SION
NUMBER OF FAILURE/FAILURE
FAILUR
SAMPLE
MODE (pcs)
E RATE
SIZE
TOTAL
FUNDC
OTHERS (ppm)
(pcs)
CTION
64M
Yokkaichi wafer products
16M×4
B
TC5164405B/TC5165405B
11,080
0
0
0
0
0
8M×8
B
TC5164805B/TC5165805B
18,056
0
0
0
0
0
4M×16
B
TC5165165B/TC5165160B
10,200
1
1
0
0
98
39,336
1
1
0
0
25
Yokkaichi / 64M Dram BPTotal
ELECTRICAL CHARACTERISTICS TEST RESULTS (1Q/1999)
0.25um 64M Dram BP
High Temperature Operating
Test Condition: Vcc = 4.6 V, Ta = 125deg.C, t = 72Hrs
ORGANIZATION
VERSION
TOSHIBA TYPE NUMBER
NUMBER OF FAILURE/FAILURE
FAILUR
SAMPLE
MODE (pcs)
E RATE
SIZE
TOTAL
FUNDC
OTHERS (ppm)
(pcs)
CTION
64M
Yokkaichi wafer products
16M×4
B
TC5164405B/TC5165405B
5,050
2
2
0
0
396
8M×8
B
TC5164805B/TC5165805B
7,750
7
5
1
1
903
4M×16
B
TC5165165B/TC5165160B
Yokkaichi / 64M Dram BPTotal
3-32
5,650
4
2
0
2
708
18,450
13
9
1
3
705
[3] 東芝半導体製品の品質･信頼性保証
RELIABILITY MONITORING TEST RESULTS (1Q/1997)
HIGH TEMPERATURE OPERATING (Test condition : VCC = 7V, Ta = 125deg.C, t = 1000Hrs)
CHIP
FAMILY
4M
16M
PROCESS
REPRESENTATIVE PRODUCT
SAMPLE
SIZE
NUMBER OF FAILURE/FAILURE MECHANISM
(pcs)
(pcs)
0.5μm
TC514265DJ
0.5μm
TC5117405BSJ
0.5μm
TC5118165BJ
―
―
―
―
0
―
―
―
―
500
0
―
―
―
―
800
0
―
―
―
―
300
TEMPERATURE HUMIDITY BIAS (Test condition : 85deg.C/85%, VCC = operating Max., t = 1000Hrs)
PACKAGE
FAMILY
SOJ
TSOP
TYPE
(mil)
REPRESENTATIVE PRODUCT
SAMPLE
SIZE
(pcs)
NUMBER OF FAILURE/FAILURE MECHANISM
(pcs)
―
―
―
―
―
300
TC5117405BSJ
125
0
―
―
―
400
TC514265DJ
420
0
―
―
―
―
400
TC5118165BJ
530
0
―
―
―
―
300
TC5117405BST
125
0
―
―
―
―
400
TC51V16165BFT
405
0
―
―
―
―
0
―
―
―
―
400
TC5118165BFT
125
TEMPERATURE CYCLE (Test condition : －65deg.C/150deg.C, 300cycles)
PACKAGE
TYPE
FAMILY
(mil)
SOJ
TSOP
REPRESENTATIVE PRODUCT
SAMPLE
SIZE
NUMBER OF FAILURE/FAILURE MECHANISM
(pcs)
(pcs)
―
―
―
―
―
300
TC5117405BSJ
125
0
―
―
―
300
TC514265DJ
420
0
―
―
―
―
400
TC5118165BJ
530
0
―
―
―
―
300
TC5117405BST
125
0
―
―
―
―
400
400
TC51V16165BFT
TC5118165BFT
405
125
0
0
―
―
―
―
―
―
―
―
3-33