Ascent Lint - Real Intent

AscentTMLint™
Lint
Ascent Lint は業界唯一、最速かつ最も正確なRTLのリントソリューションです。それは今日の大規模で複雑な
システムオンチップ(SoC) デザインのために、構文チェックやセマンテックチェックのスマートリントを含んでいます。
BENEFITS

デザインフローの早期段階で複雑な設計のバグを検出します。

シミュレーション、合成、テスタビリティ、インプリメンテーションコストに影響するデザインや
コーディングスタイルのボトルネックを発見します。

導入、使用、カスタマイズが容易です。

リアルインテントツールと統合し、標準的なEDAフローへ接続可能です。

地理的に分散したデザインチームで、高品質なデザインを可能にします。

高い投資効果を提供します。
FEATURES

業界随一の高性能なリントツール。

低ノイズ、しかし包括的な違反レポート。

RTLソースコードとのクロスプロービングが高速かつ強力なデバッグ機能；問題の原因を
ピンポイントで指摘します。

業界標準 Verilog/VHDL ポリシー、Verilog 及び System Verilog Gotchas、Reuse Methodology Manual、Principles of Verifiable RTL Designs、DataPath Synthesis ルールなどの業界標
準ルール及びリアルインテントの専門知識をベース化したルールです。

違反レポートをデバッグするのと同様に、ルール選択、放棄、カスタマイズのGUIを提供します。

インクリメンタル解析は、前の実行結果と比較して新しい違反レポートを作成します。
日本リアルインテント株式会社
〒231-0023 神奈川県横浜市中区山下町2番地
産業貿易センタービル2F
メー ル:
Please visit www.realintent.com for more information.
[email protected]
電話: +81-90-8453-4037
AscentTM Lint
ADVANTAGES
Smart Rules
Ascent Lintは洗練されたVerilog, VHDL 及びネットリストルールなどから、次の分野で
デザインの問題を検出できます:

ルール違反ではないが、あいまいでエラーになるかもしれないモデリング

シミュレーションと合成でのセマンティックスの違い

ネ―ミングおよびRTLコーディング規則

サブセット制限によるモデリング明確化と複雑性の軽減

シミュレーション性能の改善

見えないコストまたは高額なインプリメンテーションコストを伴う機能

下流ツールの問題点

クロック、リセット、トライステート駆動信号ネットワークチェック

モジュール分割ルール

テスト容易性
Powerful GUIs

Ascent Lintでは、lintconfig というGUIツー
ルでルールの設定及び及びカスタマイズ
して、カスタムのリントポリシーを作成する
ことが可能です。

Ascent Lintでは、lintdebugというGUIツー
ルでリントレポートのデバッグが可能で
す。マウスをクリックするだけで違反ポイン
トへ移動したり、デザインのソースコードや
スケマティックとクロスプロービングして、
バグの発生源を特定することができます。
Ascent Lint debuggerは SpringSoft社
VerdiTM（自動デバッグシステム）と統合化
しています。
Please visit www.realintent.com for more information.