6チップのメモリを搭載した2バスタイプのPS-MCP

新 製 品
6チップのメモリを搭載した2バスタイプのPS-MCP
MB84VY6A4A1
携帯電話のアプリケーション部向けメモリ４チップとベースバンド部向
けメモリ２チップを搭載した，世界初の２バス構成のPS-MCP＊で
す。合計328Mビットと，携帯機器向けNOR型フラッシュメモリ搭載
MCPとしては世界最大容量を実現しています。
＊PS-MCP：Package Stacked MCP
概 要
近年，携帯電話の機能は著しく発展しています。通話機能（ベー
スバンド部）に加えて，静止画・擬似動画の撮影・送受信機能，
現在位置情報機能，Javaアプリ実行機能，音楽配信再生機能な
ど，モバイル機器として想定されるあらゆる機能
（アプリケーション部）
が取り込まれつつあります。さらに，コンテンツをPCの介在なしに蓄
積 ・ 閲 覧 するストレージとしても活 用されています 。 今 後も，
MPEG-4動画配信に代表される高ビットレート・高速処理が要求さ
れるアプリケーションの実現，電子決済機能に代表される高度セキュ
リティが要求されるアプリケーションの実現など，さらなる発展が予
写真１ 外観
想されます。このような高機能携帯端末に要求されるメモリの特長
としては，大容量・低消費電力・高速・小型・複数種類のメモ
リの混載があります。これらのニーズにお応えするため，当社は常
に先進のS-MCP（Stacked-MCP）
メモリ製品をご提供しています。
常に新機能が追加される携帯端末は，半年スパンでの効率良
い開発が必要とされます。このため，規格が固定されているベー
スバンド部は過去のソフト資産を最大限に流用し，新規となるアプ
リケーション部の開発にリソースを集中する手法が採られます。こ
の場合，ベースバンド部向けには固定・小容量S-MCPを，アプリ
ケーション部向けには大容量S-MCPをと，２つのMCPを使用する
のが一般的です。しかしこの方法は，メモリの組合せには融通が
ききますが，パッケージが２つになるため省サイズ・小型化には適し
ません。また一方で，小型化のために全メモリを１パッケージに搭
載する方法も考えられます。しかし，５チップ以上のS-MCPはチッ
プ同士の組合せ相性に限界があり，変更にはMCPの大幅な再設
計が必要です。このため，携帯端末開発でよくみられる，アプリ
ケーション部の急な容量変更が困難となります。また，ベースバンド
部とアプリケーション部のバスの分離も困難となり，アプリケーション部
制御ソフトウェアの作成・検証工数増加の要因となります。
これらの問題を解決する次世代携帯端末向けメモリソリューショ
ンとして，今回当社では，新開発の実装技術であるPS-MCP
20
FIND Vol.20 No.6 2002
MB84VY6A4A1
（Package Stacked-MCP）
を採用しました。PS-MCPは，別々に
求に応え，次世代携帯端末のパフォーマンス向上に大きく貢献す
作成した２つのパッケージを接合して１パッケージ化する技術で
る，最適なメモリソリューションといえます。
す。２つのパッケージを電気的に分離することが可能で，既存の
特 長
MCPよりもメモリ構成を容易に変更できるというメリットを持っていま
す。当社はこのPS-MCP技術を用いて，世界初の６チップ搭載２
構成
バス構成のMCP「MB84VY6A4A1」を開発しました。アプリケー
ション用途には4チップS-MCPを搭載し，大容量のメモリ空間を実
バスA（アプリケーション部・上パッケージ）
現しています。また，ベースバンド用途には２チップMCPを搭載し
・128Mビット ページリードモード搭載NOR型デュアルオペレーショ
ています。これらをそれぞれ，バスAパッケージ，バスBパッケージ
ン・フラッシュメモリ
（×16）
と呼んでいます。
・64MビットNOR型デュアルオペレーション・フラッシュメモリ
（×16）
アプリケーション部用途：バスAパッケージ
・64Mビット モバイルFCRAM（×16）
・128Mビット ページモードNOR型フラッシュメモリ
・32Mビット モバイルFCRAM（×16）
・64MビットNOR型フラッシュメモリ
バスB（ベースバンド部・下パッケージ）
・64Mビット モバイルFCRAM
R
・32MビットNOR型デュアルオペレーション・フラッシュメモリ
（×16）
＊1
・32Mビット モバイルFCRAM
・8MビットSRAM（×16）
ベースバンド部用途：バスBパッケージ
パッケージ
（バスA信号ボール：68，バスB
・パッケージ：FBGA＊2-179ボール
・32MビットNOR型フラッシュメモリ
信号ボール：92，補強ボール：19）
・8Mビット低消費電力型SRAM
図１に本製品の概念図および断面図を示します。
・サイズ：15×11×1.4（t）mm
バスBの端子配列はスタックMCP共通配列を採用しており，従
バスAパッケージとバスBパッケージは，１つのPS-MCPでありな
がら電気的に分離されています。これにより，電話の待ち受け時
来のスタックMCPと互換性があります。バスAの追加端子配列は，
はバスBパッケージのみに電源を供給することで全体の消費電力を
共通配列の標準化を進めています。
押さえ，アプリケーション機能の使用時は両者に電源を供給して大
動作電圧：Vcc＝2.85V±0.15V
容量メモリを活用するなど，
インテリジェントなメモリ利用が可能です。
動作温度範囲：−25℃∼＋85℃
消去/書込み回数：10万回（NOR型フラッシュメモリ）
さらに本製品は，６チップ搭載にもかかわらず，パッケージ外形は
表１に主な特性，図２にブロック図，図３に端子配列図，
既存MCPの「MB84VZ128A」
と完全に同サイズの15×11×1.4（t）
mmで，メモリ容量は約20％増と高密度の搭載を実現しています。
図４にパッケージ外形寸法図を示します。
これらのメリットにより，本製品は大容量化・低消費電力化の要
図１ MB84VY6A4A1概念図および断面図
上パッケージ（FBGA）
64 Mb NOR
128 Mb NOR
32 Mb FCRAM
ターミナル
64 Mb FCRAM
基板
バス A
パッケージ
はんだボールにより接合し，
1 パッケージに
下パッケージ
バス B
パッケージ
接着剤
32 Mb
NOR
8 Mb SRAM
内部接続ボール
（81 ピン）
端子（小ボール）
（179 ピン）
FIND
Vol.20 No.6
2002
21
MB84VY6A4A1
表１ 主な特性
チップ＼項目
アクセスタイム
128Mビット ページリードモード
NOR型デュアルオペレーション・フラッシュメモリ
ランダム：85ns
ページ：35ns
動作電流
（リード時）
スタンバイ電流
ランダム：最大35mA
ページ：最大15mA
最大5μA
最大5μA
64MビットNOR型デュアルオペレーション・フラッシュメモリ
70ns
最大30mA
64Mビット モバイルFCRAM
70ns
最大25mA
最大200μA
最大10μA
（PD時）
32Mビット モバイルFCRAM
70ns
最大25mA
最大100μA
最大10μA
（PD時）
32Mビット NOR型デュアルオペレーション・フラッシュメモリ
70ns
最大18mA
最大5μA
8MビットSRAM
70ns
最大30mA
最大15μA
＊PD：パワーダウンモード
図２ ブロック図
今後の展開
本稿では，次世代携帯機器へのメモリソ
リューションとして，アプリケーション向けとベー
スバンド向けの２バス構成を持つ，６チップ搭
載のPS-MCPをご紹介しました。
当社は，今後もメモリのトータルソリューション
バス A
Vccf_1a
A22a ∼ A0a
CEf_1a
OEa
WEfa
WP/ACCa
RESETa
サプライヤとして，市場ニーズにマッチした業界
インパクトのある商品の開発を目指します。■
A21a ∼
A0a
Access Memory）： F C R A Mに非 同 期 型
パワー擬似SRAM。
装型パッケージの一種。
＊FCRAMは富士通株式会社の登録商標です。
Vccf_2a
Vccr_1a
CE1r_1a
WEra
CE2ra
PEa
UBa
LBa
DQ15a ∼ DQ0a
DQ15a ∼ DQ0a
Vssa
64Mb
フラッシュメモリ
＊ １ ： モ バイル FCRAM（ Fast Cycle Random
＊２：FBGA（Fine-pitch Ball Grid Array）：表面実
RY/BYa
128Mb
ページモード
フラッシュメモリ
CEf_2a
SRAMインタフェースを搭載した大容量・ロー
Vssa
A22a ∼ A0a
DQ15a ∼ DQ0a
Vssa
A21a ∼ A0a
DQ15a ∼ DQ0a
64Mb FCRAM
A20a Vccr_2a
∼ A0a
Vssa
DQ15a ∼ DQ0a
CE1r_2a
32Mb FCRAM
Vccf
バス B
A20 ∼ A0
CEf
OE
WE
WP/ACC
RESET
Vss
A20 ∼ A0
32Mb
フラッシュメモリ
（Flash_3）
Vccs
RY/BY
DQ15 ∼ DQ0
DQ15 ∼ DQ0
Vss
A18 ∼ A0
CE1s
CE2s
UB
LB
22
8Mb SRAM
DQ15 ∼ DQ0
FIND Vol.20 No.6 2002
MB84VY6A4A1
図３ 端子配列図
A18
B18
L18
M18
N.C.
N.C.
N.C.
N.C.
A17
B17
L17
M17
N.C.
N.C.
N.C.
N.C.
A16
B16
C16
D16
N.C.
DQ3a
DQ2a
DQ1a
E16
F16
G16
H16
J16
K16
L16
DQ0a VCCr_2a VSSa DQ15a DQ14a DQ13a DQ12a
A15
B15
C15
D15
E15
N.C.
A14a
A15a
A16a
LBa VCCr_1a VSSa
F15
G15
M16
N.C.
H15
J15
K15
L15
M15
A3a
A2a
A1a
A0a
N.C.
L14
M14
A14
B14
C14
D14
E14
F14
G14
H14
J14
K14
A12a
A13a
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
A10a CEf_2a
A13
B13
C13
D13
E13
F13
G13
H13
J13
K13
L13
OEa
N.C.
N.C.
A15
N.C.
N.C.
A16
N.C.
VSS
N.C.
N.C.
PEa
A12
B12
C12
D12
E12
F12
G12
H12
J12
K12
L12
M12
CEf_1a
N.C.
A11
A12
A13
A14
N.C.
DQ15
DQ7
DQ14
N.C.
CE1r_2a
A11
B11
C11
D11
E11
F11
G11
H11
J11
K11
L11
M11
CE1r_1a
N.C.
A8
A19
A9
A10
DQ6
DQ13
DQ12
DQ5
N.C.
N.C.
A10
B10
C10
D10
E10
H10
J10
K10
L10
M10
RESETa
N.C.
WE
CE2a
A20
DQ4
Vccs
N.C.
N.C.
WEra
B9
C9
D9
E9
A9
WP/ACCa
N.C. WP/ACC RESET RY/BY
M13
H9
J9
K9
L9
M9
DQ3
VCCf
DQ11
N.C.
WEfa
A8
B8
C8
D8
E8
F8
G8
H8
J8
K8
L8
M8
RY/BYa
N.C.
LB
UB
A18
A17
DQ1
DQ9
DQ10
DQ2
N.C.
N.C.
A7
B7
C7
D7
E7
F7
G7
H7
J7
K7
L7
M7
CE2ra
N.C.
A7
A6
A5
A4
VSS
OE
DQ0
DQ8
N.C.
N.C.
A6
B6
C6
D6
E6
F6
G6
H6
J6
K6
L6
M6
A22a
N.C.
N.C.
A3
A2
A1
A0
CEf
CE1s
N.C.
N.C.
A11a
A5
B5
C5
D5
E5
F5
G5
H5
J5
K5
L5
M5
A19a
A20a
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
N.C.
A8a
A9a
A4
B4
C4
D4
E4
F4
G4
H4
J4
K4
L4
M4
N.C.
A21a
A18a
A17a
A4a
A5a
A6a
A7a
N.C.
J3
K3
L3
B3
C3
D3
DQ4a
DQ5a
DQ6a
UBa VCCf_1a VSSa
E3
F3
G3
DQ7a VCCf_2a VSSa
H3
DQ8a
DQ9a DQ10a DQ11a
バス A パッケージ：
追加端子 68 ピン（標準化推進中）
バス B パッケージ：
従来スタック MCP 互換 92 ピン
（MCP 3 社標準）
M3
N.C.
A2
B2
L2
M2
N.C.
N.C.
N.C.
N.C.
A1
B1
L1
M1
N.C.
N.C.
N.C.
N.C.
図４ パッケージ外形寸法図
11.00
179-φ0.40
1.4
0.20 S B
取付け高さ
B
0.40REF
φ0.08
S B AB
0.80REF
0.80REF
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
A
0.20 S A
0.40REF
15.00
I NDEX-MARK AREA
M L K J H G FEDCBA
0.15
S
（STAND OFF）
I NDEX SIDE
単位：mm
0.10 S
お問い合わせ先【技術】：LSI事業本部 システムメモリ事業部 商品企画部
TEL（042）532-1399/1416
FIND
Vol.20 No.6
2002
FAX（042）532-2449
【営業】
：最寄りの富士通㈱ 営業部（裏表紙をご参照ください）
23