Comments
Description
Transcript
マルチチップ・モジュールと BGAパッケージの平面電磁界
マルチチップ・モジュールと BGAパッケージの平面電磁界 シミュレーション Application Note 著者：Jim DeLap（Agilent EEsof EDA） 電子機器販売業者や消費者の求める製 品の小型化や低コスト化に応えるため、 製品の機能を維持しながら、より高度 な集積化を図る技術がメーカにとって 必要となっています。このような高度 の集積化では、単一の入出力セットを 持つ共通の基板に、多数のチップを組 み合わせる技術が用いられます。これ は、マルチチップ・モジュール（MCM） と呼ばれます。このプロセスでは、1つ のモジュールに複数のチップを組み込 むことから、非常に多くのI/O（入出力） ピンが必要となります。そのために、 より多くの接続が可能なボール・グリ ッド・アレイ（BGA）と呼ばれるマウン ト技術が開発されました。このパッケ ージング技術は、1 GHz以下の周波数 では広く利用されていますが、さらに 高い周波数でデバイスを動作させる場 合には、実装は容易ではありません。 ビア、伝送ライン、I/Oインターフェ ースによる電磁気的な影響が大きくな り、解析が難しくなります。 MCMおよびBGA技術 MCMは、類似または異なる種類の複 数のチップを同一基板上にマウントし たパッケージです。共通の基板は、信 号と電力の配線、グランド接続、共通 の入出力との相互接続のために多層構 造となっています。コンピュータで一 般 に 使 用 さ れ て い る RAM SIMMや DIMMなどは、マルチチップ・モジュ ールの例です。このようなモジュール では、共通のI/Oラインを用いて、多 数のRAMチップが同一のボードにマ ウントされています。MCMを使用す ると、ボードの配置効率が高くなるだ けでなく、単一の機能を1枚のボード に集積することができます。 モジュール上のチップのI/Oの数が増 加するにつれ、新しい取り付け技術の 開発が必要となりました。従来のICパ ッケージングでは、ICの外周に沿って リード・フレームにピンをボンディン ご注意 2002 年 6 月 13 日より、製品のオプション構 成が変更されています。 カタログの記載と異なりますので、ご発注の 前にご確認をお願いします。 グしていましたが、ICとパッケージの ピン数が増加するに伴って、ICの外周 までの信号の配線が問題となってきま した。このため、標準的なSIMM、 DIMM、DIPよりさらに高密度の配線を 行うことができるよう、垂直のピンを 長方形に配置したピン・グリッド・ア レイ（PGA）が開発されました。しかし この場合、クロック信号の周波数が増 加するにつれ、ピンのインダクタンス が非常に高くなります。そこで、はん だのリフロー技術を利用して、1回のプ ロセスですべてのボールを取り付ける BGAが開発されました。これは、 MCMの基板材料（通常はセラミック） とマウント・ボードの材料との間に熱 膨張係数の差があっても、それに適応 するボールの特性を利用した技術です。 MCM回路のシミュレーション このようなパッケージを解析するにあ たり、MCMの物理的な形状と構造が 本質的に平面であることに注目する必 要があります。これらは、回路トレー スとビアを誘電体間や誘電体内に配線 した、平面のシート状の誘電体材料で す。平面電磁界シミュレータはこの特 性を利用して、電流の解析を単純化し ています。 現在、この種のパッケージの解析を行 う各種のツールが販売されています。 しかし、その多くは、トレース、ビア、 配線間の相互作用については正確に予 測できません。多くのツールは、2次 元の断面ソルバーを使用してトレース を解析することにより、誘電体層のス タックアップの解析や、多層構造のク リティカルな回路に沿った伝送ライン のインピーダンスの計算を行うもので す。これらの手法では、回路の物理的 な寸法が波長に比べて小さい低周波数 領域に適用されるマクスウェル方程式 の準静的な近似法を用いています。 回路の寸法が大きい場合や、高い周 波数（またはその両方）で、さらに完 全な解析を行うには、別の方法が用 いられます。その最も一般的な手法 がモーメント法（MoM）です。このタ イプの電磁界シミュレータは2.5次元 （2.5D）エンジンと呼ばれます。0.5次 元は、xとy方向だけでなくz方向（通常 ビア）の電流をこのエンジンが計算で きることを意味しています。 MoMシミュレータには、基本的に、 誘電体層のスタックアップとトレース の物理的なレイアウトという2つの要 素を含まれてます。誘電体のスタック アップでは、解析する回路やパッケー ジの断面をシミュレートするために、 様々な誘電率を持つ誘電体層を準備し ます。メタルの伝導率と厚さのデータ を含め、メタル層を基板構造に加える ことによって、回路を定義します。 2 トレースの物理的なレイアウトは、シ ミュレータのレイアウト機能を使用し て作図するか、DXFやGDSIIなど様々 なフォーマットからレイアウト・ウィ ンドウにインポートします。様々なデ ザイン・フォーマットのインポート機 能が、ほとんどのシミュレーション・ ツールに備えられています。トレース を作図もしくはインポートする目的 は、回路のメタライゼーション・パタ ーンを記述することです。いくつかの 解析ツールでは、基板のスタックアッ プ内のメタルの物理的な位置にトレー スのメタライゼーションを記述するポ リゴンをマッピングするステップがあ ります。 シミュレーション対象を定義する要素 がツールに入力されると、レイアウト が離散化され、電流とSパラメータが 計算されます。これらのツールでは、 マクスウェル方程式のフル・ウェーブ 解を求めるため、放射の影響や、誘電 損失、メタライゼーション損失につい ても計算されます。これは、パッケー ジの高周波シミュレーションで非常に 重要です。 平面電磁界解析ツールだけがこのよう な回路の解析の唯一のソリューション ではありません。モデル全体を3Dエ レメントに分割し、境界条件を与えて マクスウェル方程式を解くことによっ て、シミュレーション対象を3次元的 に取り扱うツールも開発されていま す。この方法では、モデルの作成に時 間がかかるだけでなく、コンピュータ にも高い演算能力が必要です。平面 MoM解析は、ほとんどのアプリケー ションにおいて適切な手法といえま す。ミリ波以上の超高周波については 3D解析が必要ですが、MCMとBGAの パッケージ技術はまだその水準に達し ていません。 シミュレーション例 MCMとBGAのシミュレーションで重 要なことは、誘電体のスタックアップ の定義と3次元構造を2次元で作図する ことです。この論文に示す例は、特に 注記のない限り、DuPont社の低温一体 焼成セラミック（LTCC）材料システム1 を用いてシミュレーションを行ってい ます。セラミックは標準のGreen Tape951で、シミュレーションを行っ たメタル・システムは、内部メタライ ゼーションにAu 5731が用いられてい ます。 最初の例は、メタルを多層セラミック 間に融着するために生じる問題で、こ れは、LTCC材を用いたMCMに共通の 問題です。一部のセラミックの層は、 隣接した同じセラミックと接合しやす く、メタルの層とは完全には接合しま せん。この問題を解決する方法として、 LTCCシステムのベンダから、メッシ ュ状のグランドおよびパワー・プレー ンの使用が提案されています。これは、 2つの層のセラミックを分離するメタ ル・プレーンをソリッドにできないか、 被覆を100パーセントにできないことを 意味しています。DuPont社は最大70パ ーセントの被覆を推奨しています。 メッシュ・グランド・プレーンを使用 すると、高周波アプリケーションで問 題が生じます。第1の問題は、この層 をRFグランドとして使用する場合、 グランド電流に対して抵抗損失が単調 増加することにより、伝送ライン損失 が大きくなることです。第2の問題は それほど明確ではありませんが、メッ シュの開口部の大きさが有限であるこ ととメッシュの繰り返し周期に起因す るものです。これらの物理的な要因に よって、グリッドがフィルタの働きを します。これをフォトニック・バンド ギ ャ ッ プ 構 造 と 呼 び ま す 2,3。 F r o m Radisic, et al.2によると、今回の例のパ ラメータを使用すると、この現象が生 じる周波数は50 GHzの領域で、ほと んどの場合無視することができます。 図1 および 図2 は、ソリッドとメッシ ュのグランド・プレーンを比較するた めのシミュレーション・モデルを示し ています。図3 はシミュレーション結 果です。また、レイアウト環境での構 造の作図方法を示す例として、メッシ ュ・グランド・プレーン形状の2Dレ イアウトを図4に示します。 この単純な例の誘電体のスタックアッ プでは、ラインの最上部の境界を空気 とし、基板誘電体として、セラミック の上部にストリップ・メタル層を配置 しています。最下部の境界は、すでに 定義したグランド・プレーンです。こ の論文で示すMCMの例はすべてこの定 義のバリエーションです。 ここで、今回の例でのシミュレーショ ンの入力信号について説明します。理 論上は、ソリッド・グランド・プレー ンを使用する場合は、これをスタック アップで定義し、入力信号のグランド が無限大で、一様なグランド・プレー ンであると仮定して、サブストレート 関数が計算されます。メッシュ・グラ ンド・プレーンの場合は、別のグラン ドを用いる必要があります。グランド が明確に定義されない場合は、ほとん どのシミュレータが、無限大の半径を 持った球を仮定します。この例で使用 したシミュレータの場合は、グランド 基準ポートがグランド・ステートを明 確に定義しています。この手法は次の 例でも使用されています。次の例では、 マイクロストリップ・ラインからスト リップ・ラインへの変換部において、 グランド・プレーンがある伝播モード と他のモードとを分離します。 図1. ソリッド・グランド・プレーン上の マイクロストリップ・ラインのシミュレ ーション・モデル 図2. メッシュ・グランド・プレーン上の マイクロストリップ・ラインのシミュレ ーション・モデル 図3. ソリッドおよびメッシュ・グラン ド・プレーンのシミュレーション結果 図4. グリッド構造とマイクロストリッ プ・ラインの位置を示したメッシュ・ グランド・プレーンの2次元レイアウト 3 次に解析する構造は、アクティブ・デ バイスの下または周辺を通る伝送ライ ンの配線です。最上部の誘電体層のマ イクロストリップ・ラインが変換部を 形成する平面ビア・ホールを通り埋め 込み層のストリップ・ラインに下が り、再びマイクロストリップ・ライン に上がる例を示します。図5 は構造の 3次元図を示しています。図6 はSパラ メータのシミュレーションです。 ビア変換部はソリッド・グランド・ プレーンを経由していることから、 開口部、つまり「アンチ・パッド」 を設けて、グランドとのショートを 避ける必要があります。基板材料の 設計ガイドラインでは、ビア・ホー ルの開口寸法の最小値が定められて います。DuPont社のシステムの場合は 最小50ミルです。誘電体やメタル・テ ープの焼成プロセスにおける縮みがあ ることから、このように定められてい ます（951システムの場合、xとyの方 向に12.7％）。したがって、十分なク リアランス・ホールが確保されていな い場合には、グランドとビアのショー トが生じます。 ビアを用いる設計におけるもう1つの 注意事項として、ビアを通す層の数が あります。ビアを基板全体に通して信 号ラインに付ける場合は、ビアが、オ ープン・スタブやショート・スタブの ように働かないように注意する必要が あります。多層構造で非常に薄い基板 の場合、このような現象がよく発生し ます。幸いなことに、LTCCプロセス では、必要な層のみを通したビアを柔 軟に作成できます。従来のPCBプロセ スではこのようなビアを作成できると は限りませんでした。 4 図5. 多層構造内のコンポーネントを通る伝 送ラインの配線の3次元図 図6. 図5に示された伝送ラインのS21シミ ュレーションの結果 平面電磁界シミュレータを使用するこ とにより、異なる構造を新たに設計し て、それをシミュレーションできます。 MCMでLTCCを採用する利点は、受動 素子を組込むことができることです。 次に示す2つの例は、3次元インダクタ と平行プレート・キャパシタのシミュ レーションです。このインダクタは多 層媒体を使用して3次元で作成されてい るので、同じインダクタンスで比較す るとxy平面の外周が小さくなります。 集積キャパシタは、デバイスの整合や AC結合、集中定数素子フィルタにも 使用できます。図7 のインダクタ・モ デルについての結果を 図 8 に示しま す。図9および図10は、キャパシタ構 造とそのシミュレーションです。 LTCCや他の基板媒体の使用を検討す ると、この利点は明らかです。信号や 電源／グランドを埋め込み層に配線し ながら、基板の表面に複数のチップを 容易に集積することができます。受動 素子を組み込んで、減衰、整合、チュ ーニングを行うことができます。唯一 の問題は、平面電磁界シミュレータを 使用して正確に解析しない限り、これ らがマイクロ波の周波数において予測 できない動作を（ほとんどの場合）示 すことです。 図7. MCMインダクタのレイアウト 図8. インダクタのシミュレーション結果 図9. MCMキャパシタのレイアウト 図10. キャパシタのシミュレーション結果 5 BGAシミュレーション このタイプのパッケージをシミュレー トする際の注意事項として、ボードや 基板へのマウント方法があります。多 くの場合、BGAアタッチメント法が 用いられます。ボール・アタッチメン ト法は様々な種類がありますが、通常、 ボールはパッケージにはんだ付け、ま たはろう付けされます。ボールのサイ ズとピッチは変更できますが、ボール が小さくなるほどパッケージはより高 い周波数で動作します。 BGAをシミュレートする場合、パッ ケージをボードにマウントしたとき に、はんだの縁が円筒状になると仮定 します。この種のほとんどの電磁界ツ ールがビアをシミュレーションできる ので、ボール接合は円筒形状のビアと して近似できます。RF信号に対して は、放射の問題を最小限に抑えて電流 を閉じ込めるために、高周波信号の接 続部をグランド・ボールで囲む方法が 用いられます。結果として、同軸変換 器が形成されます。 入出力の変換部で31.5 GHzまで動作す るように設計されたMicro Substrate社 の ア ル ミ ナ ・ パ ッ ケ ー ジ（ モ デ ル 1MSC633Z）を使用した典型的なマイ クロ波 BGAの例が図11です。このパ ッケージには8つのDCポートが備えら れています。ダイからマウント基板ま での経路長により、マウントしたICの 周波数応答を悪化させる、かなりのイ ンダクタンスが加わるので、高周波の 場合このパッケージのBGA配線は最 も重要です。単純化するため、RF変 換部のみについて解析を行い、実測値 とシミュレーション結果を 図12 に示 します。 6 図11. マイクロ波BGAのはんだ接合モデ ルと典型的なBGA基板 図12. BGAはんだ接合の挿入損失につい てのシミュレーションと実測値の比較 図13. 基板の最上部にマウントしたチップ にワイヤ・ボンデリングした96ピンBGA のシミュレーション・モデル 図14. ボンディング・ワイヤ接続の挿入損 失、および隣接する接続間のクロストーク についてのシミュレーション結果 最後に示す例は、これらのツールを使 用した、基板の最上層にマウントした チップへのワイヤ・ボンデリングのシ ミュレーションです。 図13 にこの例 の3次元図を示します。これは、最上 部にICをマウントした96ピンBGAパ ッケージです。ICを囲むエリアとボン ディング・ワイヤを囲むエリアの誘電 体を定義するために、基板の上に2つ の層が形成されています。ICパッドか ら水平のトレースを経てボンド・パッ ドに至る垂直のビア・セクションと、 ボンド・パッドまで下りる垂直のビア とを仮定することによって、ボンディ ング・ワイヤが作成されています。ワ イヤ・ボンドのシミュレーションを行 うこの方法では、3次元のループ特性 が正確にモデル化されていませんが、 約20 GHzまでのワイヤ・ボンディン グに使用できます。 図14 に、パッケ ージの隣接する2ピン間に生じるクロ ストークについてのシミュレーション 結果を示します。 まとめ 謝辞 パッケージングの密度と動作周波数が 増加するにつれ、電磁界の影響を考慮 する必要があります。平面シミュレー ション・ツールは、3次元解析で必要 となる膨大な演算と労力を使わずに、 回路をシミュレートする有効な方法で す。この論文のシミュレーションには、 Agilent EEsof EDAアドバンスド・デザ イン・システム2001の2.5D MoMソル バ、Momentumを使用しました。BGA 設計についての詳細や、この論文で使 用したADS 2001のデザイン・ファイ ルのダウンロードについては、 http://www.agilent.com/eesof-edaを参照 してください。 Agilent Technologies社のJoe Civello氏、 Chris Mueth氏 、 な ら び に Micro Substrates社のBob Griffin氏に対して、 ここに謝意を表します。 参考文献 1. このプロセスと材料パラメータに関 する情報は、DuPont社のWebサイト www.dupont.com/mcm/から入手でき ます。 2. V.Radisic, Y.Qian, R.Coccioli, T.Itoh, "Novel 2D Photonic Bandgap Structure for Microstrip Lines," IEEE M i c r o w a v e a n d G u i d e d Wa v e Letters, Vol. 8 No. 2, February 1998, pp. 69-71. 3. D.Maystre, "Electromagnetic Study of Photonic Band Gaps," Pure Applied Optics, Vol. 3 No. 6, November 1994, pp. 975-993. Jim DeLap氏は、Agilent EEsof EDA のアプリケーション・エンジニアで す。DeLap氏は、マイクロ波とRF分野 で13年間以上従事し、バージニア大学 の修士号を取得しています。高周波や ミリ波のIC、ならびにICとパッケージ に対する電磁界の影響を考慮したモジ ュール設計を専門としています。 7 サポート、サービス、およびアシスタンス アジレント・テクノロジーが、サービスおよびサポートにおいてお約束できることは明確です。リスク を最小限に抑え、さまざまな問題の解決を図りながら、お客様の利益を最大限に高めることにあります。 アジレント・テクノロジーは、お客様が納得できる計測機能の提供、お客様のニーズに応じたサポート 体制の確立に努めています。アジレント・テクノロジーの多種多様なサポート・リソースとサービスを 利用すれば、用途に合ったアジレント・テクノロジーの製品を選択し、製品を十分に活用することがで きます。アジレント・テクノロジーのすべての測定器およびシステムには、グローバル保証が付いてい ます。製品の製造終了後、最低5年間はサポートを提供します。アジレント・テクノロジーのサポート 政策全体を貫く2つの理念が、「アジレント・テクノロジーのプロミス」と「お客様のアドバンテージ」 です。 アジレント・テクノロジーのプロミス お客様が新たに製品の購入をお考えの時、アジレント・テクノロジーの経験豊富なテスト・エンジニア が現実的な性能や実用的な製品の推奨を含む製品情報をお届けします。お客様がアジレント・テクノロ ジーの製品をお使いになる時、アジレント・テクノロジーは製品が約束どおりの性能を発揮することを 保証します。それらは以下のようなことです。 ● 機器が正しく動作するか動作確認を行います。 ● 機器操作のサポートを行います。 ● データシートに載っている基本的な測定に係わるアシストを提供します。 ● セルフヘルプ・ツールの提供。 ● 世界中のアジレント・テクノロジー・サービス・センタでサービスが受けられるグローバル保証。 お客様のアドバンテージ お客様は、アジレント・テクノロジーが提供する多様な専門的テストおよび測定サービスを利用するこ とができます。こうしたサービスは、お客様それぞれの技術的ニーズおよびビジネス・ニーズに応じて 購入することが可能です。お客様は、設計、システム統合、プロジェクト管理、その他の専門的なサー ビスのほか、校正、追加料金によるアップグレード、保証期間終了後の修理、オンサイトの教育および トレーニングなどのサービスを購入することにより、問題を効率良く解決して、市場のきびしい競争に 勝ち抜くことができます。世界各地の経験豊富なアジレント・テクノロジーのエンジニアが、お客様の 生産性の向上、設備投資の回収率の最大化、製品の測定確度の維持をお手伝いします。 Copyright 2002 アジレント・テクノロジー株式会社 April 30, 2002 5988-6046JA 0000-08DEP