ADC1251 Self-Calibrating 12-Bit Plus Sign A/D Converter with

ADC1251
ADC1251 Self-Calibrating 12-Bit Plus Sign A/D Converter with
Sample-and-Hold
Literature Number: JAJS735
ご注意：この日本語データシートは参考資料として提供しており、内容が最新でない場合があります。
製品のご検討およびご採用に際しては、必ず最新の英文データシートをご確認ください。
ADC1251
12 ビット + サイン、セルフキャリブレーション、
S/H 内蔵、バイト出力 A/D コンバータ
概要
■
■
■
■
ADC1251 は、12 ビット＋サイン・ビットの逐次比較型 CMOS A/D
コンバータです。制御信号によって、セルフキャリブレーション・サイ
クルに入り、直線性誤差、ゼロ誤差およびフルスケール誤差を調整し
ます。また、各変換時のオフセット誤差を補正する Auto-Zero サイク
ル機能も備えています。
ADC1251 へのアナログ入力は、内部回路によってサンプル / ホール
─
ド(S/H)されます。したがって、外部サンプル / ホールド(S/H)は不要
です。この A/D コンバータは内蔵の ─
S/H 制御入力により、コンバータの
8 ビット µP/DSP インタフェース
単一＋ 5V 基準電圧でバイポーラ入力が可能
ノー・ミッシング・コード
TTL/MOS 入出力コンパチブル
主な仕様
■
■
■
■
■
■
■
S/H 状態を直接制御します。± 5V 電源でユニポーラ電圧範囲(0V ∼
＋ 5V)またはバイポーラ電圧範囲(− 5V ∼＋ 5V)のアナログ入力が
可能です。
ADC1251 は、2 バイト形式(上位バイト＋拡張サイン・ビット)で 8
出力から 13 ビット・データを出力します。デジタル入出力は、TTL/
CMOS ロジック・レベルとコンパチブルです。
分解能
変換時間
サンプリング・レート
直線性誤差
ゼロ誤差
フルスケール誤差
消費電力( @ ± 5 V 時)
12 ビット＋サイン
8µs(最大)
83kHz(最大)
± 0.1LSB(± 0.0244%)(最大)
± 1LSD(最大)
± 1.5LSB(最大)
113mW(最大)
アプリケーション
■ デジタル信号処理
■ 高精度プロセス制御
■ 計測
特長
■ 優れた温度安定性が得られるセルフ・キャリブレーション
■ S/H 機能内蔵
TRI-STATE ®はナショナル セミコンダクター社の登録商標です。
© National Semiconductor Corporation
1
Printed in Japan NSJ 4/98 A
ADC1251 12 ビット + サイン、セルフキャリブレーション、S/H 内蔵、バイト出力 A/D コンバータ
December 1994
絶対最大定格
動作定格
(Note 1、2)
本データシートには軍用・航空宇宙用の規格は記載されていません。
関連する電気的信頼性試験方法の規格を参照下さい。
(Note 1、2)
温度範囲
ADC1251CIJ
DVCC、および AVCC 電圧
(Note 6、7)
負電源電圧 (V − )
基準電圧
(VREF、Note 6、7)
電源電圧(V CC ＝ DV CC ＝ AV CC)
6.5V
− 6.5V
負電源電圧(V − )
ロジック制御入力電圧
− 0.3V ∼(VCC ＋ 0.3V)
アナログ入力電圧
(V −− 0.3V)∼(VCC ＋ 0.3V)
(VIN 、VREF)
0.3V
AV CC-DVCC(Note 7)
各端子の入力電流(Note 3)
± 5mA
各パッケージの入力電流(Note 3)
± 20mA
875mW
TA ＝ 25℃における定格消費電力(Note 4)
保存温度範囲
− 65℃∼＋ 150℃
ESD 耐圧(Note 5)
2000V
ハンダ付け
J パッケージ(10 秒)
300℃
変換精度電気的特性
TMIN ≦ TA ≦ TMAX
− 40℃≦ TA ≦＋ 85℃
4.5V ∼ 5.5V
− 4.5V ∼− 5.5V
3.5V ∼ AVCC ＋ 50mV
特記のない限り、以下の仕様は VCC ＝ DVCC ＝ AV CC ＝ ＋ 5.0V、V − ＝ − 5.0V、VREF ＝ ＋ 5.0V、──
AZ ＝ “1”
、 fCLK ＝ 3.5MHz および ──
WR
制御信号使用に対して適用されます。太文字表記のリミット値は、TA ＝ TJ ＝ TMIN ∼ TMAX の温度範囲に対して適用されます。その他すべて
のリミット値は、TA ＝ TJ ＝ 25℃に対して適用されます。 (Note 6、7、8)
http://www.national.com
2
コンバータ電気的特性
(つづき)
特記のない限り、以下の仕様は VCC ＝ DVCC ＝ AVCC ＝ ＋ 5.0V、V − ＝ − 5.0V、VREF ＝ ＋ 5.0V、──
AZ ＝ “1”
、 f CLK ＝ 3.5MHz 対して適用
されます。太文字表記のリミット値は、TA ＝ TJ ＝ TMIN ∼ TMAX の温度範囲に対して適用されます。その他すべてのリミット値は、TA ＝ TJ ＝
25℃に対して適用されます。 (Note 6、7、8)
デジタル、および DC 電気的特性
特記のない限り、以下の仕様は DVCC ＝ AV CC ＝ ＋ 5.0V、V − ＝ − 5.0V、VREF ＝ ＋ 5.0V、fCLK ＝ 3.5MHz に対して適用されます。太文字
表記のリミット値は、TA ＝ TJ ＝ TMIN ∼ TMAX の温度範囲に対して適用されます。その他すべてのリミット値は、TA ＝ TJ ＝ 25℃に対して適
用されます。
(Note 6、7)
3
http://www.national.com
AC 電気的特性
特記のない限り、以下の仕様は DVCC ＝ AVCC ＝ ＋ 5.0V、V − ＝ − 5.0V、VREF ＝ ＋ 5.0V、tr ＝ t f ＝ 20ns に対して適用されます。太文字表
記のリミット値は、TA ＝ TJ ＝ TMIN ∼ TMAX の温度範囲に対して適用されます。その他すべてのリミット値は、TA ＝ TJ ＝ 25℃に対して適用
されます。(Note 6、7)
Note 1：
「絶対最大定格」とは、デバイスに破壊が発生する可能性のあるリミット値をいいます。
「動作定格」とはデバイスが機能する条件を
示しますが、特定の性能リミット値を保証するものではありません。保証された規格値、および試験条件については「電気的特性」
を参照下さい。
保証された規格値は記載の試験条件に対してのみ適用されます。
記載の試験条件以外でデバイスを動作させると、性
能特性が低下することがあります。
Note 2：特記のない限り、全ての電圧は AGND と DGND を基準にして測定されています。
Note 3：いずれかの端子で入力電圧(VIN)が電源電圧を超える場合(VIN ＜ V −、VIN ＞ AVCC または DVCC)、その端子の入力電流を 5mA 以下
に制限する必要があります。最大パッケージ入力定格電流(20mA)で、同時に電源電圧範囲を超えて 5mA の入力電流を流すことが
できる端子数は 4 本です。
Note 4：正常動作での消費電力は、191mW(待機時消費電力＋各デジタル出力の 1TTL 負荷)を超えてはなりません。苛酷なフォルト状態
(例：入出力が電源電圧を超える状態)での動作時に、絶対最大定格を超えないように注意して下さい。温度上昇時の動作では、最
大消費電力を TJmax(最大接合部温度)、θ JA(パッケージ接合部・周囲間熱抵抗)、および TA(周囲温度)を考慮して低減しなければな
りません。任意の温度での最大許容消費電力は PDmax ＝ (TJmax − TA)/θJA、または絶対最大定格で示す値のいずれか低い値です。こ
のデバイスでは TJmax ＝ 150℃になり、基板実装時の熱抵抗(θJA )は 51℃/W(代表値)になります。
Note 5：使用した試験回路は、人体モデルに基づき 100pF コンデンサから直列抵抗 1.5kΩ を介して各端子に放電させます。
http://www.national.com
4
電気的特性
(つづき)
Note 6： 下記に示すように、アナログ入力に 2 個のオンチップ・ダイオードを接続しています。これらのダイオードに 50mV 以上の順方向
バイアスがかかると、A/D コンバータに誤差が生じます。つまり、AVCC と DVCC が最小値(4.75VDC)で V − が最大値( − 4.75VDC )
の場合、フルスケールは± 4.8VDC 以内でなければなりません。
Note 7： 下記に示すように、AVCC と DVCC 間に 1 個のダイオードが接続されています。
精度を確保するために、AVCC と DVCC は同一電源に接続し、各 VCC 端子に別個のバイパス・フィルタを接続します。
「Typical PerforNote 8： 精度は fCLK ＝ 3.5MHz で保証されます。クロック周波数が 3.5MHz 以上または以下の場合は精度が低下します。
mance Characteristics」の曲線グラフを参照下さい。
Note 9： 代表値(Typical)は TJ ＝ 25℃で得られる最も標準的な数値です。
Note 10：Tested limit はナショナル セミコンダクター社の AOQL(平均出荷品質レベル)に基づき保証されています。
Note 11：正の直線性誤差は、正のフルスケールとゼロ間を通る直線からのアナログ値(LSB)偏差として定義されます。負の直線性誤差の場
合は、負のフルスケールとゼロ間の直線を基準にします。
(Fig. 1b、1c 参照)
Note 12：ADC1251 のセルフキャリブレーション機能により規定の直線性誤差、フルスケール誤差、およびオフセット誤差が得られますが、
セルフキャリブレーション・プロセス固有のノイズにより、± 0.20LSB の繰返し測定精度誤差が生じます。
Note 13：TA が変化した場合、Auto-Zero または Auto-Cal サイクルのリスタートが必要になります(「Typical Performance Characteristics」の
曲線グラフ参照)。
Note 14：Auto-Zero サイクル後、または Auto-Cal サイクル後に規定電源の極限値で測定。
WR 制御を用いる場合は、クロックが ──
WR の立下がりエッジと非同期であれば、t A 期間の終わりに 1
Note 15：変換を開始するために ──
クロック周期分の不確定が生じます。このため、t A は ──
WR の立上がりエッジから最小 6 クロック、または最大 7 クロック周
── の立上がりエッジに同期している場合、t は ──
期で終了します。クロックの立下がりエッジが WR
WR の立上がりエッジから
A
─ 制御の使用時には適用されません。
丁度 6.5 クロック周期で終了します。これらは、S/H
CAL ラインが“H”になっていなければなりません。
Note 16：変換開始前に ───
Note 17：これらのパラメータの仕様は、Auto-Cal サイクル終了後に有効になります。
Note 18：ADC1251 の基準ラダーはコンデンサのみで構成されています。
5
http://www.national.com
電気的特性
(つづき)
http://www.national.com
6
Typical Performance Characteristics
(つづき)
7
http://www.national.com
Typical Performance Characteristics
http://www.national.com
(つづき)
8
9
http://www.national.com
Timing Diagrams
http://www.national.com
(つづき)
10
1.0 端子説明
DV CC(24)、 デジタル、およびアナログ正電源端子。ADC1251 のデジ
タル / アナログ電源電圧範囲は＋ 4.5V ∼＋ 5.5V です。精
AV CC(4)
度を確保するためには、AVCC と DVCC を同一電源に接続
し、個別のバイパス・フィルタ(0.1µFのセラミック・コン
デンサに並列接続の 10µF のタンタル・コンデンサ)を両
VCC 端子に接続する必要があります。
アナログ負電源電圧端子。電圧範囲は − 4.5V ∼ − 5.5V
V − (5)
であり、バイパス・フィルタ(0.1µF のセラミック・コンデ
ンサに並列接続の 10µF のタンタル・コンデンサ)が必要
です。
DGND(12)、デジタル、およびアナログ・グランド端子。AGND と
AGND(3) DGND を外部で共に接続して精度を確保します。
基準入力電圧端子。精度を確保するためには、端子電圧は
AV CC/DV CC に対して 50mV 以上(または＋ 3.5VDC 以下)
V REF(2)
にしてはなりません。
アナログ入力電圧端子。精度を確保するためには、
端子電
V IN(1)
圧は VCC に対して 50mV 以上、またはV − に対して 50mV
以下にしてはなりません。
──
──
CS(10)
アクティブ“L”のチップセレクト制御入力端子。WR、
──
─ H 機能をイネーブルします。
RD、S/
──
──と ──
RD(23)
データ・リード制御入力端子。CS
RD の両方が“L”に
なると、TRI-STATE 出力バッファがイネーブルになって
───
I N T 出力が“H ”にリセットされます。
──
──が“L”のときに、──
WR(7)
データ・ライト制御入力端子。CS
WR
パルスの立上がりエッジで変換が開始します。
この制御ラ
インを使用すると、アナログ入力電圧のアクイジション・
ウィンドウは ADC1251 により内部制御されます。
─
S/H(11)
サンプル/ホールド制御入力端子。この制御入力は変換開
── が“L”のとき、S/H
─ の立下が
始にも使用できます。CS
りエッジでアナログ入力のアクイジション・ウィンドウが
─ / H の立上がりエッジでアクイジション・
開始し、S
ウィンドウが終了して変換が開始します。
CLKIN(8) 外部クロック入力端子。クロック周波数範囲は 500kHz∼
6.0MHz です。
───
CAL(9)
オートキャリブレーション(Auto-Calibration)制御入力端
───が“L ”のときに、ADC1251 がリセットされ
子。CAL
てキャリブレーション・サイクルが開始します。
キャリブ
レーション・サイクルの間、
コンパレータのオフセット電
圧値とコンデンサの基準ラダー不整合誤差を測定し、
これ
らの誤差の補正データを RAM に格納します。通常の A/
D変換サイクル時に、
これらの数値を用いて各誤差の補正
を行います。
──
──端子
AZ(6)
オートゼロ(Auto-Zero)制御入力端子。変換時に AZ
が“L”状態になっていると、ADC1251 が Auto-Zero サイ
クルに入って実際の A/D 変換が開始します。この AutoZero サイクルで、コンパレータのオフセット電圧の補
正が行われます。Auto-Zero を使用すると、総変換時間(tC)
が 26 クロック周期長くなります。
11
変換終了(End-of-Conversion)制御出力端子。変換または
キャリブレーション・サイクルの間は“L”になります。
───
INT(21)
割込み制御出力端子。変換終了時に“L”になり、変換結
果が出力ラッチに取り込まれたことを示します。
この出力
は、変換結果の読出し時、または変換 / キャリブレーショ
ン・サイクルの開始時に“H”にリセットされます。
DB0/DB8- TRI-STATE 出力端子。12 ビット＋サイン出力のデータ・
アクセスは、上位バイト(DB8 から DB12)を先に、1 バイ
RD 信号を使用して行われます。
DB7/DB12 トずつ 2 回連続して ──
(13-20)
出力データは 2 の補数形式の拡張サイン・ビットを使
用しています。DB12 がサイン・ビット、DB11 が MSB、
DB0 が LSB です。
EOC(22)
2.0 機能説明
ADC1251 は、12 ビット＋サインの A/D コンバータであり、AutoZero または Auto-Cal ルーチンの実行機能により、ゼロ誤差、フルス
ケール誤差、および直線性誤差を最小にします。この逐次比較型 A/D
コンバータは DAC、コンパレータ、および逐次比較レジスタ(SAR)で
構成されています。Auto-Zero は、コンパレータのオフセット電圧に
よって生じる A/D コンバータのゼロ誤差を補正する、内部キャリブ
レーション・シーケンスです。Auto-Cal は、ゼロ誤差の補正に加えて、
DACの不正確さから生じるフルスケール誤差と直線性誤差を補正する
キャリブレーション・サイクルです。A u t o - C a l サイクルにより、
ADC1251の誤差が最小になり、製造時におけるトリミングが不要にな
ります。また、ADC1251 の精度を随時回復でき、全温度範囲で長期間
にわたり安定性が得られます。
2.1 デジタル・インタフェース
電源投入時にキャリブレーション・シーケンスを開始させるために
── と S/H
─ を“H”状態にセット、CAL
─── 信号を“L ”にセットす
は、CS
─── 信号に対し認識応答するために、EOC は
る必要があります。CAL
───
CAL の立下がりエッジ後に“L”になり、1399 クロック周期のキャ
リブレーション・サイクル期間
“L”
状態を続けます。キャリブレーショ
ン・シーケンス中は、最初にコンパレータのオフセットを求め、次いで
容量性DACの不整合誤差を探します。
これらの誤差の補正データは内
部 RAM に格納されます。
── と ──
──が“L”にな
変換は、CS
WR が“L”になると開始します。AZ
ると、約 26 クロック周期の Auto-Zero サイクルが挿入されて、その後
──は変換
アナログ入力のサンプリングと実際の変換が開始します。AZ
シーケンスが完了するまで“L”状態になければなりません。Auto-Zero
の後、アクイジション・ウィンドウがオープンし、約 7クロック周期間
──が“H”であれば、WR
──の
アナログ入力がサンプリングされます。AZ
立上がりエッジ後に挿入されません。
この場合、アクイジション・ウィ
ンドウは、ADC1251 が変換を終了すると、EOC の立上がりエッジで
オープンします。アクイジション・ウィンドウの終わりに、EOCは“L”
になり、アナログ入力のサンプリング終了と逐次比較変換の開始を示
します。
http://www.national.com
2.0 機能説明
(つづき)
─ 入力と ──
変換シーケンスは、S/H
CS 入力によっても制御可能です。
── と S/H
─ を“L ”にすると、アナログ入力電圧に対するアクイジ
CS
─ の立上がりエッジで直
ション・ウィンドウがオープンします。S/H
─ の使用
ぐに A/D がホールド・モードになり、変換が開始します。S/H
により、アクイジション・ウィンドウの終わりと他の信号の、DSP 環
境で必要な同期化が容易になります。
変換中は、
サンプリングした入力電圧とDAC出力の連続比較を行い
ます。先ず、取り込んだ入力電圧をアナログ・グランドと比較して極性
を求めます。サイン・ビットは、正入力電圧に対して“L”
、負入力電圧
に対して“H”にセットされます。また、DACのMSBは“H”
、残りビッ
トは“L”にセットされます。MSBは、入力電圧が DAC 出力よりも大
きい場合は“H”状態に保たれ、小さい場合は“L”にセットされます。
MSB の次のビットは“H”にセットされ、DAC 出力はフルスケールの
3/4 あるいは 1/4 になります。このビットは、比較後に入力電圧が新し
い DAC 値よりも大きい場合は“H”状態に保たれ、小さい場合は“L”
にセットされます。このプロセスは、各ビットのテスト終了まで続き
ます。
───が“L”
この結果は ADC1251 の出力ラッチに格納され、次いで INT
になり、EOC が“H”になって変換終了を示します。この結果の読み出
── と RD
── を“L”にセットして DB0/DB8 ∼ DB7/DB12 の出
しは、CS
力バッファをイネーブルすると可能になります。データの上位バイト
は、以下に示すように最初にデータ・バス出力に送られます。
す。間違って、このモードに設定しないように注意下さい。テスト・
モードアナログ入力がに設定すると、DB2、DB3、DB5、DB6 がアク
ティブ出力になり、データ・バスの競合が発生します。
2.2 A/D コンバータのリセット
── と ──
ADC1251 は、CS
WR(または ─
S/H) を“L”にして新しい変換
が開始すると、必ずリセットされます。アナログ入力のサンプリング
中に、または EOC が“L”時に A/D をリセットすると、Auto-Cal の補
正データが破壊されます。したがって、Auto-Cal サイクルは、次の変
──＝ 1)で ──
換前に開始する必要があります。Auto-Zero 機能なし(AZ
WR
─ を使用して変換を開始する場合は、EOC が“H”になっ
または S/H
て現行の変換終了が示された後に限り、新しい変換を再開することが
── ＝ 0)で WR
── を使用する場合は、WR
──
できます。Auto-Zero 機能(AZ
の立上がりエッジ(t Z)後、または Auto-Cal の補正データを破壊せずに
EOC が“H”戻った後の最初の 26 クロック周期間に、新しい変換を再
開することができます。
キャリブレーション・サイクルは、一旦開始するとリセットできま
せん。電源投入時に、ADC1251 は通常 1399クロック・サイクルのキャ
リブレーション・サイクルに自動的に入ります。新たなキャリブレー
ション・サイクルは、
この最初の自動キャリブレーション・サイクル終
了後に開始する必要があります(
「3.8 キャリブレーション・サイクル」
の項参照)。
3.0 アナログ回路
3.1 基準電圧
── と RD
── を“L”にすると、データのロー・バイトが以下に
次に、CS
示すようにデータ・バス出力に送られます。
Fig. 3 の表は、ADC1251 のデジタル制御入力信号の状態と機能をまと
── と ─
── と ───
めたものです。テスト・モード(RD
S/H が“H”
、CS
CAL が“L”
)
は、製造時における ADC1251 の総合的な動作試験のために使用しま
http://www.national.com
12
アナログ入力の電圧範囲(VIN と AGND の差)は、コンバータの基準
入力電圧により決まります。アナログ入力の電圧範囲にわたり、4095
個の正出力コードと 4096 個の負出力コードが存在します。この A/D
コンバータはレシオメトリック基準電圧回路、または絶対精度の基準
電圧回路のいずれかで使用できます。VREF をドライブする電圧源の出
力インピーダンスとノイズは、
非常に低いものでなければなりません。
Fig. 4 に、ADC1251 との使用に適し、非常に安定した基準電圧を持つ
回路例を示します。
3.0 アナログ回路
(つづき)
OP07
レシオメトリック動作のシステムでは、アナログ入力電圧は A/Dの
基準電圧に比例します。この電圧がシステム電源であれば、VREF 端子
を VCC に接続することができます。この接続により、一定の入力条件
で同一の出力コードを保持しながらアナログ入力電圧とA/D基準電圧
が同時に変動するので、
システム基準電圧の安定条件が緩和されます。
極く限られた電圧リミット値間で変動する絶対精度のシステムでは、
時間と温度に安定した電圧源で基準電圧端子にバイアスをかけること
ができます。一般的に、
フルスケール誤差をなくすために、基準電圧の
大きさに応じて初期調整が必要になります。
クロック周期間、ADC1251 によって内部制御されます。アクイジショ
ン・ウィンドウは、常に最低 3.5µs 必要とするので、Auto-Zero の使用
時には、最大クロック周波数は 2MHz に制限されます。Auto-Zero サ
イクルのゼロ誤差は、1.75MHz のクロック周波数で製造時においてテ
ストを実施しています。このため、Fig. 5 に示すように、変換時のAutoZero サイクル有り(f CLK ＝ 1.75MHz)と Auto-Zero サイクルなし
(fCLK ＝ 3.5MHz)の切り替えが容易に行えます。
3.2 アクイジション・ウィンドウ
タイミング・ダイアグラムで示すように、変換の開始には 3 通りの
方法があり、各方法によってアクイジション・ウィンドウとタイミン
グが異なります。
── 制御信号を用いるか、ある
先ず、Auto-Zero を“H”にして、WR
いは ─
S/H 制御信号を用いて変換を開始することができます。いず
れの方法でも、アクイジション・ウィンドウは EOCの立上がりエッジ
で実際に始まります。この時、ADC1251のアナログ入力で電圧スパイ
クが発生することがありますが、その大きさは入力電圧とソース抵抗
によって決まります。この2つの方法による変換開始のタイミング・ダ
イアグラムには、この時点で始まるアクイジション・ウィンドウを示
していません。これは、変換結果の上位バイトと下位バイトを読み込
んだ後に、アクイジション・タイム(tA)が開始しなければならないため
です。このタイミング・シーケンスは、デジタル出力(DB0/DB7―DB8/
DB12)の ON/OFF 時に、ADC1251 の内部 DVCC ラインで電流が変動
するのを防ぐために必要です。電流が変動するとデジタル・ノイズが
発生し、このノイズがアナログ入力電圧を蓄える容量性ラダーにカッ
プリングします。したがって、アナログ入力電圧のアクイジションが
EOC の立上がりエッジと 2度目の読み込み期間にあるのは、適切では
ありません。
さらに、3 番目の変換開始方法として、──
AZ を“L”にして ──
WR 制御
信号を用いると、アクイジション・ウィンドウの前にAuto-Zeroサイク
ルが挿入されます。この方法では、アクイジション・ウィンドウは約7
13
3.3 入力電流
ADC1251 の入力ネットワーク回路は、スイッチとコンデンサ回
路で構成されています。
したがって、荷電電流は、
アナログ入力サンプ
リング周期(tA)の開始時に入力電圧の極性に応じて、アナログ入力端
子(VIN)に流れたり、アナログ入力端子から流れます。この電流のピー
ク値は実際の印加入力電圧とソース抵抗によって決まります。
3.4 ノイズ
アナログ入力端子に対するリードは可能な限り短くし、入力ノイズ
のカップリングを最小限に抑さえる必要があります。この入力にノイ
ズと不要なデジタル・クロックがカップリングすると、各種の誤差
が生じます。この種のノイズ源による影響は、入力フィルタを使用す
ると軽減できます。
http://www.national.com
3.0 アナログ回路
(つづき)
3.5 入力バイパス・コンデンサ
入力リードが長いと誘導性ピックアップに起因するノイズが発生し
ます。これらのノイズは、外部コンデンサの使用により、
変換結果の精
度を低下させずに除去することができます。
─ 変換で開始しない
に入る必要があります。Auto-Zero サイクルは S/H
ため、2 回以上キャリブレーション・サイクルに入る必要があります。
3.9 Auto-Zero サイクル
A/D のゼロ (オフセット) 誤差の変動は、Auto-Zero サイクルで補正
します。周囲温度が大きく変化するときには、必ず Auto-Zero サイク
アナログ入力は、Fig. 6 に示すようにモデル化することができます。 ルを開始する必要があります。 (Typical Performance Characteristics の
外部 RS を接続すると、CREF 電圧の安定化(アナログ入力電圧の 1/2LSB 項、
“Zero Error Change vs Ambient Temperature”の曲線グラフ参照。)
内)に要する時間周期が長くなります。tA ＝ 3.5µs の場合、RS ≦ 1kΩ 周囲温度が変化すると、サンプリングされたデータ・コンパレータの
で 5V のアナログ入力電圧を十分安定させることができます。
VOS が変動し、A/D のゼロ誤差が± 1LSB 以上になることがありま
す。Auto-Zero サイクルは、ゼロ誤差を± 1LSB 以下に維持します。
3.6 入力ソース抵抗
3.7 電源
VCC と V− 電源ラインにスパイク・ノイズが発生すると、コンパレー
タがこのノイズに応答して変換誤差が生じます。A/D は、Auto-Zero や
Auto-Cal 処理時に電源スパイクに対して特に敏感です。電源バイパス
用に、10µF 以上の低インダクタンス・タンタル・コンデンサ(0.1µF の
セラミック・コンデンサに並列接続)の使用を推奨します。バイパス・
コンデンサは、別々に DVCC 端子、AVCC 端子、V − 端子近くに配置し
ます。システムで未調整電圧源の使用が可能であれば、A/D の VCC(お
よび他のアナログ回路)用に別個に LM340LAZ-5.0 の電圧レギュレー
タを使用すると、電源ラインのデジタル・ノイズが大幅に減少します。
3.8 キャリブレーション・サイクル
電源投入時に、ADC1251 は割込み不可能な Auto-Cal サイクルに入
ります。電源投入時に電源、基準電圧、クロックは安定しないので、こ
の最初のキャリブレーション・サイクルでは、A/D の正確な補正結果
が得られません。電源、基準電圧、クロックが安定するまで十分時間が
経過してから、新たなキャリブレーション・サイクルの開始が必要で
す。キャリブレーション・サイクルでは、サンプリングされたデータ・
コンパレータのオフセット電圧、および直線性誤差とゲイン誤差に対
する補正値を求めます。これらの値は内部 RAM に格納され、総合的
なゲイン誤差、オフセット誤差、および直線性誤差を規定リミット値
に戻すために A/D変換時に使用します。フルスケール誤差の変動は全
温度範囲で± 0.2LSB(代表値)になり、直線性誤差の変動は 0.2LSB 以
下になります。このため、Auto-Zeroを使用してゼロ誤差の変動を補正
する場合には、電源投入後に一度だけキャリブレーション・サイクル
http://www.national.com
14
4.0 ダイナミック特性
多くのアプリケーションでは、AC 信号をデジタル変換するための
A/Dコンバータが必要です。しかし、標準的な DC 特性の積分 / 微分の
非直線性のために、AC 入力信号に対する A/D コンバータ性能を正確
に予測することはできません。
ACアプリケーションで重要となる仕様
は、大きなスペクトルエラーがなく、デジタル信号にノイズが加わる
ことなく、AC信号をデジタル変換する A/Dコンバータの機能です。信
号対ノイズ比(S/N)、信号対ノイズ＋ひずみ比(S/(N ＋ D))、有効ビッ
ト、
フルパワー帯域幅、アパーチャタイム、アパーチャジッタなどのダ
イナミック特性は、A/Dコンバータの機能を測定する上で数量的な目
安となります。
A/D コンバータの AC 性能は、高速フーリエ変換(FFT)方式を用い
て測定できます。この場合、A/Dコンバータに正弦波形を入力すると、
デジタル波形への変換が行われます。その結果得られる FFTデータか
ら、S/(N ＋ D)比とS/N 比が算出でき、スペクトルプロットも得られま
す。S/N比の Typ 値は、
「電気的特性」表に記載しています。S/(N ＋ D)
のスペクトルプロットについては、Typical Performance Characteristics
の曲線グラフを参照下さい。
A/Dコンバータのノイズ/ひずみレベルは、入力信号の周波数によっ
て変動し、信号周波数が高くなるとノイズ/ひずみが多くなります。こ
れは、
「S/(N ＋ D)比対周波数」の曲線グラフから明らかです。また、こ
れらのグラフから、フルパワー帯域幅(S/(N ＋ D)比や S/N 比が 3dB
低下する周波数)の指標も分かります。
4.0 ダイナミック特性 (つづき)
ADC12451 は、アナログ入力電圧をサンプル / ホールドする機能を
備えています。したがって、ダイナミック特性表に、サンプル /ホール
ドの 2 つの仕様(アパーチャタイムとアパーチャジッタ)を記載してい
ます。アパーチャタイムとは、ホールド・コマンドに対する A/D の応
答遅延時間をいいます。ADC12451 の場合、ホールド・コマンドは内
部生成されます。Auto-Zero 機能が使用中でなければ、ホールド・コマ
──の立上がり
ンドはアクイジション・ウィンドウの終りに、または WR
エッジから 7 クロック周期目に発生します。したがって、内部生成の
ホールド・コマンドに対してADC12451 が実際に入力信号をホールド
するまでの遅延時間が、アパーチャタイムになります。ADC12451 の
アパーチャタイムは、100ns(代表値)です。アパーチャジッタとは、各
サンプリング間のアパーチャタイムの変化をいいます。アパーチャ
ジッタは、ある一定の精度のもとで、入力信号の最大スルーレートを
求める際に役立ちます。例えば、100ps のアパーチャジッタを持つ
ADC12451 を 5V の基準電圧で動作させた場合、有効ゲインの変動は
約 1LSB になり、入力信号のスルーレートは 12V/µs になります。
5.0 Typical Applications
* タンタル・コンデンサ
** セラミック・コンデンサ
Note：外部保護ダイオードはオペアンプの電流制限に耐えられるものを使用して下さい。
15
http://www.national.com
ADC1251 12 ビット + サイン、セルフキャリブレーション、S/H 内蔵、バイト出力 A/D コンバータ
生命維持装置への使用について
弊社の製品はナショナル セミコンダクター社の書面による許可なくしては、生命維持用の装置またはシステム内の重要な部品として使用
することはできません。
1. 生命維持用の装置またはシステムとは（a）体内に外科的に使用さ
れることを意図されたもの、または（b）生命を維持あるいは支持す
るものをいい、ラベルにより表示される使用法に従って適切に使用
された場合に、これの不具合が使用者に身体的障害を与えると予想
されるものをいいます。
2. 重要な部品とは、
生命維持にかかわる装置またはシステム内のすべ
ての部品をいい、
これの不具合が生命維持用の装置またはシステム
の不具合の原因となりそれらの安全性や機能に影響を及ぼすことが
予想されるものをいいます。
ナショナル セミコンダクター ジャパン株式会社
本 社／〒 135-0042 東京都江東区木場 2-17-16 TEL.(03)5639-7300
製品に関するお問い合わせはカスタマ・レスポン
ス・センタのフリーダイヤルまでご連絡ください。
フリーダイヤル
http://www.nsjk.co.jp/
0120-666-116
にやさし
ゅう
い
き
ち
み
どり
をまも
る
この紙は再生紙を使用しています
本資料に掲載されているすべての回路の使用に起因する第三者の特許権その他の権利侵害に関して、弊社ではその責を負いません。また掲載内容
は予告無く変更されることがありますのでご了承下さい。
IMPORTANT NOTICE