論理回路基礎 (第13回)

PLDとPLA （その１）
論理回路基礎 (第１３回)
„
PLD（広義）: Programmable Logic Device
„
設計者が自由に機能を変更できるLSIの総称
⇔ メモリ，CPU，ASIC （Application Specific IC）
鹿間 信介
„
摂南大学 理工学部 電気電子工学科
„
„
８．PLDとＰＬＡ
PLD: Programmable Logic Device
„PLA: Programmable Logic Array
PLA: Programmable Logic Array
„
„
„
演習
„
【重要連絡】
7月13日（来週金曜） 休講
7月27日（金曜）
補講
論理回路基礎
摂大・鹿間
8月3日
（金曜）
期末試験 （1243教室，14：30-15：30）
MPD: マスクプログラマブル → 製造時に変更
FPD: フィールドプログラマブル → その場で変更
プログラム可能な半導体デバイス
小規模なAND-OR アレイ
摂大・鹿間
論理回路基礎
出典： WikiPedia 他
PLDとPLA （その2）
PLDの急成長経緯
• 狭義のPLD ： 小規模なプログラマブルロジックデバイスであるPAL
(Programmable Array Logic) とGAL (Generic Array Logic) の総称
⇒ PLA: ANDアレイ，ORアレイとも書き換え可能（小規模）： 本日の主題
性能の飛躍
91年を１とすると
2000年までで
集積度は45倍
速度は12倍
価格は1/100
ゲート数
10M
⇒ PAL: ANDアレイが書き換え可能で，ORアレイが固定のもの
⇒ GAL, PLD: ANDアレイが書き換え可能，ORアレイが固定で，
ORアレイの出力をANDアレイに入力できる （順序論理回路： カウンタなど）
1M
アンチヒューズ型
FPGA
登場
SRAM型
FPGAの
CPLD 登場
• 広義のPLD： CPLD（Complex PLD： 大規模AND-OR構造)，
FPGA (Field Programmable Gate Array)を含めてPLDと表現する場合あり
※ 用語は混乱しており，使い分けは必ずしも統一されていないので注意！
100k
PLD（広義）
PLA
論理回路基礎
CPLDの実例
（XILINX社）
出典1 WikiPedia
出典2 http://kazunoko.kuee.kyoto-u.ac.jp/~kobayasi/refresh/0212/slides/FPGA.pdf
FPGA
階層構造
内蔵コア
低電圧化
登場
GAL PLD
PAL
Mask PGA
2004年までで
集積度は200倍
速度は40倍
価格は1/500
10k
ヒューズ型
PLA
1980
摂大・鹿間
論理回路基礎
EEPROM型
SPLD
1990
2000
出典： www.am.ics.keio.ac.jp/digital/digitalPLD.ppt
http://www.am.ics.keio.ac.jp/digital/
摂大・鹿間
PLAによる論理式の具現化
ダイオードによるANDゲート （その１）
論理式複雑化 ⇒ 論理回路の複雑化
回路設計・製作の労力増大への対応
PLA： ANDアレイとORアレイの組合せで，任意の
組合せ回路を表現する。（積和論理式の具現化）
論理回路化の時間短縮と構成の容易さが利点
„
„
„
„
Vcc（電源電圧）
B
A
Vcc
A
B
R
D1
A
D1
Y=AB
D2
Y=AB
Y
R
B
D2
ORゲート
集積回路
ANDゲート
集積回路
入
力
PLAの構成
摂大・鹿間
重要
ダイオードによるANDゲート （その2）
摂大・鹿間
論理回路基礎 ※ 詳細は、第８回講義資料参照
例題8-1 論理式の各項を出力するANDゲート回路を簡略図で示せ
„
A
A
B
B
Y = A⋅ B+A⋅ B+A⋅ B
Y1
Vcc
A
D3
D4
R
Y2
Y2
B
Y3
A
入力線 ( A, A, B, B) と出力
線 (Y1, Y2 , Y3 ) を描く
„ Y = AB
: A 線とY1線
1
の交点，及び B 線とY1
線の交点に • 印
B
„
Y2 = AB
論理回路基礎
Y1
Y2
Y3
交点のダイオードを
簡略表示
摂大・鹿間
Y2 = AB : A 線とY2線
の交点，及びB 線とY2線
の交点に • 印
„
入力側にNOTゲートを追加し
否定入力も演算可能にした
交点のダイオードを
簡略表示
• A=B=1時:
Y=1（D1，D2共OFF）
• その他： Y=0
出力
論理回路基礎
入力（A,B)と出力を
マトリクス表示に変形
D1，D2： ダイオード
論理回路基礎
Y1 = AB
Y2 = AB
Y3 = A⋅ B
A 線とY3線
の交点，及び B 線とY3
線の交点に • 印
Y3 = A ⋅ B :
摂大・鹿間
重要
ダイオードによるORゲート
A
B
D1
Y1 = A ⋅ B + A ⋅ B
R
Y=A+B
A
R
D2
„
B
Y=A+B
入力(A,B)と出力を
マトリクス表示に変形
交点のダイオードを
簡略表示
摂大・鹿間
論理回路基礎 ※ 詳細は、第８回講義資料参照
重要
ダイオード構成によるPLA （その１）
R
Vcc (1)
Y1
摂大・鹿間
論理回路基礎
ダイオード構成によるPLA （その2）
A
R
R
Y2
重要
• 過電流で不要なダイオードを溶断して論理回路を構成
（ヒューズ式プログラム）
ORアレイ
B
A⋅ B
A⋅ B
A⋅ B
Y2: AB 線, AB 線, A⋅ B 線と
Y2 線の交点に • 印
• 交点のダイオードを •印で簡略表示
• ANDゲートとORゲートを多数集積した論理ゲート
A
Y1: AB 線, A ⋅ B線とY1 線の
交点に • 印
A
Y
• A, B のいずれかが1:
Y=1（D1 or D2がON）
• その他: Y=0
入力線 (AB, AB, A⋅ B) と出力線
(Y1 , Y2 ) を描く
„
B
D1，D2： ダイオード
„
Y2 = A⋅ B+A⋅ B+A⋅ B
D1
D2
例題8-2 Y1，Y2を出力するORゲート回路を簡略図で示せ
R
B
C
ORアレイ
R
R
R
論理回路基礎
ANDアレイ
Y1
Y2
Y3
Y4
ANDアレイ
摂大・鹿間
論理回路基礎
Y1 Y2 Y3 Y4
摂大・鹿間
PLAの特徴とダイオード形成法
„
論理回路を最適にＩＣ化した場合より不利な実装方式
„
„
„
例題8-3 PLA表示で（
A
B
C
遅延時間・面積に余裕のある部分の設計に利用
簡単でわかりやすい設計法： 積和形式の論理式
„
„
„
(ABC)
ダイオード形成法
„
）に出力される論理式を求めよ
ヒューズPLA： 交差点の全てにダイオードを埋め込んだ回
路を準備し，後から不要なものを焼き切る。
マスクPLA： IC製造用マスクパターンに必要なダイオードを
組み込む。
ORアレイ
ANDゲート出力線上の • 印
と入力線の関係より論理積
を求める
ORゲート出力線上の • 印
に対応するANDゲートの出
力の論理和を求める
( AC )
( B⋅ C)
ANDアレイ
Y1 Y2 Y3 Y4
(Y1= ABC
(Y2= AC
)
)
(Y3= ABC + AC )
(Y4= ABC + AC + B ⋅ C )
論理回路基礎
坂井修一 「論理回路入門」，8.6節
摂大・鹿間
論理回路基礎
摂大・鹿間