MN865400

by user

on 28 марта 2017

Category: Documents

>> Downloads: 1

views

Report

Comments

Description

Download MN865400

Transcript

MN865400

シリアルインタフェース用 LSI
MN865400
USB2.0インタフェース用LSI
■ 概要
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
■ 特長
止
MN865400 は，USB Rev. 2.0 規格に準拠したインタフェースLSI で，USB2.0 high-speed (480 Mb/s)と BOT
(Bulk Only Transport)プロトコルに対応したリンク層コントローラと物理層コントローラを内蔵していま
す。本 LSI の DMA インタフェースとターゲット機器の DMA データバスを接続することにより，DVD-ROM/
RAM や HDD などの大容量ストレージ機器に USB2.0 インタフェースを搭載することができます。
また，本LSIはATAPIバスコントローラを内蔵し，
ATA/ATAPI-5インタフェースとUSB2.0インタフェース
とのバスブリッジ機能を提供します。
この機能を使って，
ホスト側から見て，
ターゲット機器が備えるATAPI
インタフェースを USB2.0 インタフェースに変換することができます。
• USB Rev. 2.0規格に準拠
• High-speed
• Full-speed
■ 用途
保
守
保
守
廃
• ホストインタフェース
• 最大 480 Mbps の転送速度
• BOT プロトコル準拠
• MCU 上のファームウェアによるコマンド解釈と転送制御
• End point サイズ
• EP0 : 64 Bytes
• EP1 : 512 Bytes × 2
• EP2 : 512 Bytes × 2
• マイコンインタフェース
• ウェイト制御によるハンドシェイクデータ転送
• アドレス 8-bit とデータ 8-bit の分離 / 共用バスモード (8 ビットマイコン対応)
• アドレス 8-bit とデータ 16-bit の共用バスモード (16 ビットマイコン対応)
• マイコンに対し高速(水晶精度の 12 MHz，15 MHz，30 MHz)および低速(46.875 kHz)クロック供給
• ATA/ATAPI-5標準に準拠するATAPIインタフェース
• Ultra DMA mode0 ∼ mode4に対応，66 MB/s の最大転送速度
• PIO 転送 mode0 ∼ mode4 に対応，16.7 MB/s の最大転送速度
• Multiword DMA 転送に対応
• DMA インタフェース
• 16-bit データバス
• 60 MB/s の最大転送速度
• DVD，
HDD 等大容量ストレージデバイスへのUSB2.0 インタフェース提供
発行年月 : 2002年5月
SDF00026AJM
1
2
守
廃
ターゲット
デバイス
DMA I/F
DMAバス
止
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
保
守
保
MN865400
■ ブロック図
EP0 FIFO
ATAバス
EP1 FIFO
ATAPI
ブリッジ
EP2 FIFO
SDF00026AJM
リンク層
コントローラ
マイコンI/F
マイコン
物理層
コントローラ
ホストPC
USB
守
AD[10]
AD[9]
DVSS
AD[8]
AD[7]
AD[6]
AD[5]
AD[4]
DVDD33
AD[3]
DVDD25
AD[2]
AD[1]
AD[0]
DVSS
OSCI
OSCO
DVSS
ALE
NWE
NRE
NCS
PHYTEST
SCANTEST
DVDD33
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
廃
止
保 TEST1 1
守 TEST2 2
T_AAP
3
予
AVSSPLL
4
定
最 EX_RES12K
5
一
品
6
新 AVDDPLL
括
AVDD25 種 7
のAVDDTR
8
情して、
ht AVDD25TR
報保109 保守
tpRPU_PAD
:// DPは 11守品
w DM ホ 12 廃
AVSS
w
13
w ー14 止種、
TEST3
NRST.s
15ム
と廃
DVSS e 16 ペ
m
表予
MON0
17
ー
i
MON1
18c
o ジ記し定
MON2
19 n
.p をて品種
MON3
20
an ごい
MON4
21
MON5
22
as 覧ま、
DVDD25
23
on くす廃品
DVSS
24
DVDD33
25
ic だ。種
.c さ
o. い
を
jp
。
保
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
AD[11]
AD[12]
AD[13]
AD[14]
DVDD33
AD[15]
MSEL[0]
MSEL[1]
MSEL[2]
NDK
NIRQ
DVSS
NCS3FX
NCS1FX
DA[2]
DA[0]
DA[1]
NDMACK
DVDD33
NIORD
NIOWR
DVDD25
INTRQ
IORDY
DVSS
MN865400
■ 端子配置図
SDF00026AJM
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
DMARQ
DVDD33
DD[15]
DD[0]
DD[14]
DD[1]
DD[13]
DD[2]
DVSS
DD[12]
DD[3]
DD[11]
DD[4]
DD[10]
DVDD33
DD[5]
DD[9]
DD[6]
DD[8]
DD[7]
DVSS
MON9
MON8
MON7
MON6
(TOP VIEW)
注 ) TEST3，TEST2，PHYTEST，SCANTEST は，常に V SS へ固定してください。TEST1 は，常に V DD へ固定してください。
MON9 ~ MON4 は，開放してください。
3
MN865400
■ 端子説明
Pin No.
端子名
内容
I/O
14, 2, 1 TEST[3:1]
I
PHY アナログテスト端子 (Analog Access Port)
T_AAP
5
EX_RES12K
I
PHY 用の外部プルダウン抵抗を接続
外部 12 kΩ 抵抗で
プルダウン
10
RPU_PAD
I
D+ 信号線用の外部プルアップ抵抗を接続
外部 1.5 kΩ* 抵抗で
プルアップ
11
DP
I/O
D+ USB upstream facing port
12
DM
I/O
D− USB upstream facing port
15
NRST
システムリセット
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
I
O
48 ∼ 43, DD[15:0]
41 ∼ 37,
35 ∼ 31,
34 ∼ 31
I/O
ボード上で開放
ATAPIモード時，
ATAデータバス。
DMA I/F モード時，DMA I/F 用データバス。
ATAPI モード時，
デバイス読み出しストローブ出力。
DMA I/F モード時，デバイスへの書き込みストロー
ブ入力。
56
NIORD
55
NIOWR
I/O
ATAPI モード時，
デバイス書き込みストローブ出力。
DMA I/F モード時，デバイスからの読み出しストロ
ーブ入力。
50
DMARQ
I/O
ATAPIモード時，
デバイスからの転送開始要求。
DMA I/F モード時，デバイスへの転送要求。
内部プルダウン
I
ATAPIモード時，
デバイスからの転送サイクル拡張
ストローブ
内部プルアップ
I
ATAPIモード時，
デバイスからホストへの割込み
内部プルダウン
O
ATAPIモード時，DMARQに対するホストからの応答
保
守
I/O
内部信号のモニタ出力
廃
29 ∼ 26, MON[9:0]
22 ∼ 17
IORDY
53
INTRQ
58
NDMACK
63, 62
NCS3FX,
NCS1FX
保
守
52
61 ∼ 59 DA[2:0]
O
ATAPIモード時，
ホストからのデバイスアドレス
O
ATAPIモード時，
ホストからのチップセレクト。
NCS3FXとNCS1FXは，
それぞれATAPI規格のCS1と CS0- に対応する。
65
NIRQ
O
シスコンへの割込み
66
NDK
O
シスコンバスサイクルに対するウェイト
I
シスコンバスモード切り換え
69 ∼ 67 MSEL[2:0]
注 ) 1.「Ｎ」で始まる信号名は，負論理を表します。
2. * : USB2.0 仕様により，抵抗(1.5 kΩ±5%)で 3.3 V 電源にプルアップする。
4
TEST3，TEST2は
VSS へ接続，
TEST1
は VDD へ接続
3
止
I/O
テストモード設定
備考
SDF00026AJM
３ステート出力
MN865400
■ 端子説明(つづき)
端子名
I/O
内容
備考
89 ∼ 87, AD[15:0]
85,
83 ∼ 79,
77 ∼ 72,
70
I/O
アドレス /8 ビットデータ共用時 :
下位側がアドレス兼データ。上位側は使われない。
アドレス /8 ビットデータ分離時 :
下位側がデータ，上位側がアドレス
アドレス /16 ビットデータ共用時 :
アドレス兼データ下位バイト
アドレス /8 ビット
データ共用時，上
位側は出力状態に
つき，開放する。
OSCI
I
12 MHz 発振の水晶振動子入力
92
OSCO
O
12 MHz 発振の水晶振動子出力
94
ALE
I
アドレス/ データ分離時 : 使用せず (ドントケア入力)
アドレス/ データ共用時 : アドレスラッチイネーブル
95
NWE
I
シスコンからの書き込みイネーブル
96
NRE
97
NCS
98
PHYTEST
99
SCANTEST
シスコンからの読み出しイネーブル
I
シスコンからのチップセレクト
I
PHY テストモードの設定
常時 VSS へ接続
SCAN テストモードの設定
常時 VSS へ接続
I
廃
I

デジタル 3.3 V 電源入力端子
守
100, 84, DVDD33
71, 57,
49, 36,
25
止
91
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
Pin No.

デジタル 2.5 V 電源入力端子
93, 90,
78, 64,
51, 42,
30, 24,
16
DVSS

デジタル GND
AVDDTR

アナログ 3.3 V 電源入力端子
9, 7
AVDD25TR,
AVDD25

アナログ 2.5 V 電源入力端子
13
AVSS
6
4
8
保
守
DVDD25
保
86, 54,
23

アナログ GND
AVDDPLL

PLL 用3.3 V 電源入力端子
AVSSPLL

PLL 用GND
注 ) 1.「Ｎ」で始まる信号名は，負論理を表します。
SDF00026AJM
5
MN865400
■ モード別端子対応表
1. ホストバスモード別端子対応表
Pin No. 端子種別
ブリッジモード
(ATAPI)
信号名
方向
ネイティブモード
(DMA I/F)
信号名
方向
I/O
HDD[7]
I/O
HDD[7]
I/O
32
I/O
HDD[8]
I/O
HDD[8]
I/O
33
I/O
HDD[6]
I/O
HDD[6]
I/O
34
I/O
HDD[9]
I/O
HDD[9]
I/O
36
I/O
HDD[5]
I/O
HDD[5]
I/O
37
I/O
HDD[10]
I/O
HDD[10]
I/O
38
I/O
HDD[4]
I/O
HDD[4]
I/O
39
I/O
HDD[11]
I/O
HDD[11]
I/O
40
I/O
HDD[3]
I/O
HDD[3]
I/O
41
I/O
HDD[12]
I/O
HDD[12]
I/O
43
I/O
HDD[2]
I/O
HDD[2]
I/O
44
I/O
HDD[13]
I/O
HDD[13]
I/O
45
I/O
HDD[1]
I/O
HDD[1]
I/O
46
I/O
HDD[14]
I/O
HDD[14]
I/O
47
I/O
HDD[0]
I/O
HDD[0]
I/O
I/O
HDD[15]
I/O
HDD[15]
I/O
I/O
NIORD
O
NIORD
Ｉ
I/O
NIOWR
O
NIOWR
I
I/O
DMARQ
I
DMARQ
O
I
使われない
I
I
使われない
I
55
廃
保
52
I
IORDY
53
I
INTRQ
58
O
NDMACK
O
使われない
O
59
O
DA[1]
O
使われない
O
60
O
DA[0]
O
使われない
O
61
O
保
守
50
守
56
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
48
止
31
DA[2]
O
使われない
O
62
O
NCS1FX
O
使われない
O
63
O
NCS3FX
O
使われない
O
6
SDF00026AJM
MN865400
■ モード別端子対応表(つづき)
2. シスコンバスモード別端子対応表
Pin No. 端子極性
A/D 共用，8 ビット
信号名
方向
A/D 分離，8 ビット
信号名
方向
A/D 共用，16 ビット
信号名
方向
I
NRST
I
NRST
I
NRST
I
65
O
NIRQ
O
NIRQ
O
NIRQ
O
66
I/O
NDK
O
NDK
O
NDK
O
67
I
MSEL[2]
I
MSEL[2]
I
MSEL[2]
I
68
I
MSEL[1]
I
MSEL[1]
I
MSEL[1]
I
69
I
MSEL[0]
I
MSEL[0]
I
MSEL[0]
I
70
I/O

I/O
ADDR[7]
I
DATA[15]
I/O
72
I/O

I/O
ADDR[6]
I
DATA[14]
I/O
73
I/O

74
I/O

75
I/O

76
I/O

77
I/O

79
I/O

80
I/O
83
85
I
DATA[13]
I/O
I/O
ADDR[4]
I
DATA[12]
I/O
I/O
ADDR[3]
I
DATA[11]
I/O
I/O
ADDR[2]
I
DATA[10]
I/O
I/O
ADDR[1]
I
DATA[9]
I/O
I/O
ADDR[0]
I
DATA[8]
I/O
I/O
DATA[7]
I/O
AD[7]
I/O
I/O
DATA[6]
I/O
AD[6]
I/O
I/O
DATA[5]
I/O
AD[5]
I/O
I/O
DATA[4]
I/O
AD[4]
I/O
I/O
DATA[3]
I/O
AD[3]
I/O
I/O
DATA[2]
I/O
AD[2]
I/O
I/O
DATA[1]
I/O
AD[1]
I/O
I/O
DATA[0]
I/O
AD[0]
I/O
AD[7]
I/O
AD[6]
I/O
AD[5]
I/O
AD[4]
I/O
AD[3]
I/O
AD[2]
I/O
AD[1]
89
I/O
AD[0]
94
I
ALE
95
I
NWE
96
I
NRE
97
I
NCS
保
守
88
廃
ADDR[5]
保
87
I/O
守
82
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
81
止
15

I
I
ALE
I
I
NWE
I
NWE
I
I
NRE
I
NRE
I
I
NCS
I
NCS
I
SDF00026AJM
7
MN865400
■ インタフェース仕様
[1] シスコンインタフェース
1. シスコンバスインタフェース
MN865400 のシスコンインタフェースは，
バス幅切り換え，アドレスバスとデータバスの分離 /多重，
そして big endian/little endian の切り換えに対応しています。ウェイト信号を使ったハンドシェイクに
より，シスコンにアクセスします。
1) モード設定
MSEL[2:0]端子によって，
シスコンアクセスモードを切り換えます。
それぞれのアクセスモード切
り換えは，以下のとおりです。
止
• MSEL2 : 16-bit/8-bit データバス幅切り換え
• MSEL1 : アドレス / データバス，分離 / 多重切り換え
• MSEL0 : big endian/little endian切り換え
モード対応表を下記に示します。アドレスバス幅は，常に 8-bit です。
001
010
011
100
101
110
使われません
A/D 多重
big endian
8-bit
A/D 多重
little endian
8-bit
8-bit
A/D 分離

8-bit
8-bit
A/D 分離

8-bit
8-bit
A/D 多重

8-bit
8-bit
A/D 多重

16-bit
8-bit
16-bit
守
111
endian
使われません
廃
000
データバス幅アドレスバス幅バスアクセス
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
MSEL[2:0]
2) 各モードでの接続図
(1) 8-bit，
A/D 多重
シスコン
保
守
保
MN865400
AD[15:8]
AD[7:0]
ALE
NCS
NRE/NWE
NDK
NIRQ
AD[7:0]
ALE
NCS0
NRE/NWE
WAIT
IRQ
(2) 8-bit，
A/D 分離
シスコン
MN865400
AD[15:8]
AD[7:0]
ALE
NCS
NRE/NWE
NDK
NIRQ
8
ADDR[7:0]
DATA[7:0]
NCS0
NRE/NWE
WAIT
IRQ
SDF00026AJM
MN865400
■ インタフェース仕様(つづき)
[1] シスコンインタフェース(つづき)
1. シスコンバスインタフェース(つづき)
2) 各モードでの接続図(つづき)
(3) 16-bit，
A/D 多重
シスコン
MN865400
NCS0
Address
守
AD
NWR
保
NDK
止
廃
3) タイミングチャート
(1) A/D 多重モード (書き込み)
ALE
AD[15:8]
AD[7:0]
ALE
NCS0
NRE/NWE
WAIT
IRQ
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
AD[15:8]
AD[7:0]
ALE
NCS
NRE/NWE
NDK
NIRQ
Data
Address
Data
ALE
NCS0
AD
NRD
保
守
(2) A/D 多重モード (読み出し)
Address
Data
Address
Data
NDK
SDF00026AJM
9
MN865400
■ インタフェース仕様(つづき)
[1] シスコンインタフェース(つづき)
1. シスコンバスインタフェース(つづき)
3) タイミングチャート(つづき)
(3) A/D 分離モード (書き込み)
NCS0
Address
Address
Address
Data
NWR
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
NDK
Address
Data
Address
Address
Data
Data
守
NRD
廃
(4) A/D 分離モード (読み出し)
NCS0
Data
止
Data
NDK
保
2. クロック供給
MN865400は，
マイコンへクロックを供給する機能を備えます。
下表に，
クロック出力端子と出力する
クロックとの関係を示します。
端子名
デフォルト出力
設定により選択可能な出力
MON0，MCLK0 46.875 kHz
クロック停止，内部モニタ 0
MON1，MCLK1 12 MHz
クロック停止，内部モニタ 1
クロック停止，
12 MHz，46.875 kHz，
内部モニタ 2
MON3，MCLK3 30 MHz
内部モニタ 3
保
守
MON2，MCLK2 15 MHz
クロック周波数の内，12 MHz は水晶精度であり，46.875 kHz と 15 MHz と 30 MHz は内部 PLL 精度で
す。
クロック切り換え時に髭(グリッチ)が出ないことは，
保証されます。
上記端子MON0, MON1, MON2,
MON3 の出力は，それぞれレジスタ MCK0, MCK1, MCK2, MCK3 の設定により，シスコンから切り換
えられます。
10
SDF00026AJM
MN865400
■ インタフェース仕様(つづき)
[2] DMA インタフェース
MN865400は，
16-bitデータバスを通じた外部DMA転送機能を備えています。
この機能をDMAインタ
フェースと呼びます。
DMAインタフェースにおいて，
本LSIは，
NIOWRの立ち上がりのタイミングでデ
バイスから2バイトデータを受け取り，
NIORDの立ち上がりのタイミングでデバイスへ2バイトデータ
を送り出します。
1) 接続図
DMARQ
MN865400
止
NIORD, NIOWR
HDD[15:0]
廃
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
ターゲット
システム
DMAコントローラ
守
DMARQ
保
NIOWR
NIORD
to DMAC
Data
Data
保
守
from DMAC
Data
SDF00026AJM
Data
11
MN865400
■ インタフェース仕様(つづき)
[3] ATAPIインタフェース
MN865400 は，
ATA/ATAPI-5 に準拠したATAPI インタフェースを備えています。ATAPI デバイスのレジ
スタアクセスおよびPIO/Multiword DMA/Ultra DMA の転送モードをサポートします。
1) アクセスタイミングチャート
(1) ATAPI レジスタアクセス (書き込み)
NCS3FX, NCS1FX,
DA[2:0]
Valid address
NIOWR
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
IORDY
(2) ATAPI レジスタアクセス (読み出し)
NIORD
守
HDD[7:0]
Valid address
廃
NCS3FX, NCS1FX,
DA[2:0]
止
HDD[7:0]
IORDY
(3) PIO データ転送 (OUT)
保
NCS3FX, NCS1FX,
DA[2:0]
NIOWR
IORDY
保
守
HDD[7:0]
Valid address
(4) PIO データ転送 (IN)
NCS3FX, NCS1FX,
DA[2:0]
Valid address
NIORD
HDD[7:0]
IORDY
12
SDF00026AJM
MN865400
■ インタフェース仕様(つづき)
[3] ATAPI インタフェース(つづき)
1) アクセスタイミングチャート(つづき)
(5) Multiword DMA データ転送 (OUT)
DMARQ
NDMACK
NIOWR
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
HDD[7:0]
NDMACK
守
NCS3FX, NCS1FX
廃
(6) Multiword DMA データ転送 (IN)
DMARQ
止
NCS3FX, NCS1FX
NIORD
保
HDD[7:0]
(7) Ultra DMA データ転送 (OUT)
DMARQ
保
守
NDMACK
NCS3FX, NCS1FX
STOP (NIOWR)
NDDMARDY
(IORDY)
HSTROBE
(NIORD)
HDD[7:0]
Data
Data
SDF00026AJM
Data
CRC
13
MN865400
■ インタフェース仕様(つづき)
[3] ATAPI インタフェース(つづき)
1) アクセスタイミングチャート(つづき)
(8) Ultra DMA データ転送 (IN)
DMARQ
NDMACK
NCS3FX, NCS1FX
HDD[7:0]
■ 電気的特性
Data
守
1. 絶対最大定格
廃
DSTROBE
(IORDY)
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
NHDMARDY
(NIORD)
止
STOP (NIOWR)
Data
CRC
記号
定格
単位
VDD33
− 0.3 ∼ +4.6
V
VDD25
− 0.3 ∼ +3.6
V
VI33
− 0.3 ∼ VDD33 + 0.3 (上限 4.6)
V
VO33
− 0.3 ∼ VDD33 + 0.3 (上限 4.6)
V
平均出力電流 (4 mA セル)
IO1
±12
mA
平均出力電流 (8 mA セル)
IO2
±24
mA
電源入力電流
IV
±70 (1 端子当たり)
mA
PD

mW
Topr
−40 ∼ +85
°C
Tstg
−50 ∼ +150
°C
電源電圧 3.3 V 系
電源電圧 2.5 V 系
入力電圧 3.3 V 系
保
出力電圧 3.3 V 系
許容損失
動作温度
保存温度
保
守
項目
Data
注 ) 1. 4 mA セル端子名 : NDK, AD15 ∼ AD0, MON9 ∼ MON0, NIRQ
8 mA セル端子名 : DD15 ∼ DD0, DMARQ, NIOWR, NIORD, NDMACK, DA2 ∼ DA0, NCS1FX, NCS3FX
2. 絶対最大定格は，チップに印加しても破損を生じない限界値であり，動作を保証するものではありません。
3. すべての VDD 端子
（VDD33, AVDD, PLLVDD）
と VSS 端子(AGND, GND)は，
外部でそれぞれ電源とグランドに直接
接続してください。
14
SDF00026AJM
MN865400
■ 電気的特性(つづき)
2. 推奨動作条件
VSS = 0 V
記号
最小
標準
最大
単位
DVDD33
3.0
3.3
3.6
V
DVDD25
2.3
2.5
2.7
AVDDTR
3.0
3.3
3.6
AVDD25
2.3
2.5
2.7
AVDDPLL
3.0
3.3
3.6
周囲温度
Ta
−20

70
°C
入力立ち上がり時間
Tr
0

4
ns
入力立ち下がり時間
Tf
0

4
電源電圧
発振周波数
12 MHz 水晶
12.00 [許容差 = ±100 ppm]
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
Fosc1
外部容量推奨値 *
条件
止
項目
CXI
VDD = 3.3 V
20
CXO
帰還抵抗内蔵
20
MHz
pF
保
守
廃
注 ) 1. DVDD25 とAVDD25 は，
チップ内部で短絡されています。
2. * : 発振特性は，使用する水晶振動子やプリント基板，外付け容量等により変化しますので，評価用サンプルによ
る事前評価が必要です。
3. 水晶発振子と端子間を 20 mm 以内に，発振回路の部品間を 30 mm 以内に配置してください。向かい合う配線が長
くなる場合，配線間がインダクタンスとなり悪影響をおよぼすため，向かい合う距離を離してください。
4. AVDDTRとAVDDPLLは共通にしてください。
3. 入出力容量
項目
XI
XO
CXI
CXO
記号
条件
最小
標準
最大
単位
VDD = VI = 0 V, f = 1 MHz,

7
15
pF
CO
Ta = 25°C

7
15
pF
CI/O

7
15
pF
CIA


25
pF
ATAPI出力端子
COA


25
pF
FS における USB ポートの
入力容量
CIND


150
pF
出力端子
入出力端子
ATAPI入力端子
保
守
CI
入力端子
SDF00026AJM
15
MN865400
■ 電気的特性(つづき)
4. DC 特性
Ta = −20°C ∼ +70°C
項目
動作時電源電流
記号
条件
最小
標準
最大
単位
mA
DVDD33
IDD0
VI = VDD または VSS ,

14
28
DVDD25
IDD1
fTEST = 12.0 MHz,

52
104
AVDD25
DVDD33, AVDDPLL,
IDD2
AVDDTR = 3.0 V ∼ 3.6 V,

4
8
AVDDPLL
IDD3
DVDD25,

6
12
サスペンド時
DVDD33
IDD0
AVDD25 = 2.3 V ∼ 2.7 V,

8
16
電源電流
DVDD25
IDD1
DVSS, AVSS = 0 V,

9
18

5
10
*
IDD2
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
AVDDTR
AVDDPLL
内蔵帰還抵抗
µA
出力開放
AVDD25
1) 発振回路 : OSCO
止
AVDDTR
IDD3
VI (XI) = VDD または0 V
VDD = 3.3 V
廃
RFB

5
10
0.33
1.00
3.00
MΩ
標準
最大
単位
注 ) * : DP/DM 端子を外部で固定するか，外付け 45 Ω で GND にターミネートする。
守
DVDD33 = 3.0 V ∼ 3.6 V, DVDD25 = 2.3 V ∼ 2.7 V, DVSS = 0 V, Ta = −20°C ∼ +70°C
項目
記号
条件
最小
2) 入力 LVTTLレベル : TEST3 ∼ TEST1, NRST, MSEL2 ∼ MSEL0, ALE, NWE, NRE, NCS, PHYTEST
入力電圧 "H" レベル
保
入力電圧 "L" レベル
入力リーク電流
VIH
2.0

VDD
V
VIL
0

0.8
V
−5

5
µA
VIH
2.0

VDD
V
VIL
0

0.8
V
ILI
VI = VDD または0 V
3) 入力 LVTTL レベル : INTRQ
入力電圧 "H" レベル
プルダウン抵抗
入力リーク電流
保
守
入力電圧 "L" レベル
RPD
VI = VDD
10
30
90
kΩ
ILIPD
VI = VDD , 抵抗 on
−10

10
µA
ILI
VI = VDD , 抵抗off
−5

5
4) 入力 LVTTL レベル : IORDY
入力電圧 "H" レベル
VIH
2.0

VDD
V
入力電圧 "L" レベル
VIL
0

0.8
V
プルアップ抵抗
RPU
VI = 0 V
10
30
90
kΩ
入力リーク電流
ILIPU
VI = 0 V, 抵抗 on
−10

10
µA
ILI
VI = 0 V, 抵抗off
−5

5
16
SDF00026AJM
MN865400
■ 電気的特性(つづき)
4. DC 特性(つづき)
DVDD33 = 3.0 V ∼ 3.6 V, DVDD25 = 2.3 V ∼ 2.7 V, DVSS = 0 V, Ta = −20°C ∼ +70°C
項目
記号
条件
最小
標準
最大
単位
5) 出力 LVTTL レベル (4 mA 出力セル) :
MON9 ~ MON0, NIRQ, NDK, DA2 ~ DA0, NCS1FX, NCS3FX, NDMACK
出力電圧 "H" レベル
VOH
IO = −4 mA
2.4


V
出力電圧 "L" レベル
VOL
IO = 4 mA


0.5
V
出力リーク電流
IOZ
VO = Hi-Z状態
VO = VDD または0 V
−5

5
µA
2.0

VDD
V
0

0.8
V
6) 入出力 LVTTL レベル (4 mA 入出力セル) : AD15 ∼ AD0
VIH
入力電圧 "L" レベル
VIL
出力電圧 "H" レベル
VOH
IO = −4 mA
2.4


V
VOL
IO = 4 mA


0.5
V
IOZ
VO = Hi-Z状態
VO = VDD または0 V
−5

5
µA
VIH
2.0

VDD
V
VIL
0

0.8
V
IOH = −4 mA
2.4


V
VOL
IOL = 4mA


0.5
V
IOZ
VO = Hi-Z状態
VO = VDD または0 V
−10

10
µA
VIH
2.0

VDD
V
VIL
0

0.8
V
廃
出力リーク電流
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
出力電圧 "L" レベル
止
入力電圧 "H" レベル
7) 入出力 LVTTL レベル (4 mA 入出力セル) : DD15 ∼ DD0
入力電圧 "H" レベル
入力電圧 "L" レベル
VOH
守
出力電圧 "H" レベル
出力電圧 "L" レベル
出力リーク電流
8) 入出力 LVTTLレベル (4 mA/8 mA切り換え入出力セル) : NIOWR, NIORD
保
入力電圧 "H" レベル
入力電圧 "L" レベル
VOH
IOH = −4 mA/−8 mA
2.4


V
VOL
IOL = 4 mA/8 mA


0.5
V
IOZ
VO = Hi-Z状態
VO = VDD または0 V
−10

10
µA
VIH
2.0

VDD
V
入力電圧 "L" レベル
VIL
0

0.8
V
出力電圧 "H" レベル
VOH
IOH = −4 mA/−8 mA
2.4


V
出力電圧 "L" レベル
VOL
IOL = 4 mA/8 mA


0.5
V
プルダウン抵抗
RPD
VI = VDD
10
30
90
kΩ
出力リーク電流
IOZD
VO = Hi-Z状態, VO = VDD ,
−10

10
µA
−5

5
出力電圧 "H" レベル
出力電圧 "L" レベル
保
守
出力リーク電流
9) 入出力 LVTTL レベル (4 mA/8 mA切り換え入出力セル) : DMARQ
入力電圧 "H" レベル
抵抗 on
IOZ
VO = Hi-Z状態
VO = VDD または0 V
抵抗 off
SDF00026AJM
17
MN865400
■ 電気的特性(つづき)
5. PHY 部
AVDDTR, AVDDPLL = 3.0 V ∼ 3.6 V, AVDD25 = 2.3 V ∼ 2.7 V, AVSS = 0 V, Ta = −20°C ∼ +70°C
<DC 電気特性 >
項目
記号
条件
最小
標準
最大
単位
1) FS モードにおける入力レベル
VIH
2.0


V
"L" 入力レベル
VIL


0.8
V
差動入力検知範囲
VDI
(D+)−(D−)
USB ケーブルのコネクタで計測
0.2


V
差動入力同相範囲
VCM
VDI 範囲を含む
USB ケーブルのコネクタで計測
0.8

2.5
V
100

150
mV
2) HS モードにおける入力レベル
squelch 検出閾値 (差動信号振幅)
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
VHSSQ
止
"H" 入力レベル
差動入力信号発生レベル
USB2.0 規格書の 7.1.7.2 節に記載されているとおり
データ信号発生同相電圧範囲
廃
VHSCM
−50

500
mV
3) FS モードにおける出力レベル
VOL
USB ケーブルのコネクタで計測
0.0

0.3
V
VOH
USB ケーブルのコネクタで計測
2.8

3.6
V
0.8


V
1.3

2.0
V
VHSOI
−10.0

10.0
mV
VHSOH
360

440
mV
VHSOL
−10.0

10.0
mV
chirp J 状態レベル (差分値)
VCHIRPJ
700

1 100
mV
chirp K 状態レベル (差分値)
VCHIRPK
−900

−500
mV
最小
標準
最大
単位
40.5

49.5
Ω
"L" 出力レベル
"H" 出力レベル
SE1
VOSE1
VCRS
idle 状態からの最初の遷移を除く
守
出力信号交差電圧
4) HS モードにおける出力レベル
idle 状態レベル
"H" 出力レベル
保
"L" 出力レベル
<HS モードにおける送信側電気特性 >
記号
保
守
項目
駆動回路特性
駆動回路出力抵抗
条件
ZHSDRV
<PLL 特性>
項目
記号
条件
最小
標準
最大
単位
suspend状態からのlock in時間
TPLLKL
周波数誤差は 10% 以内とする


5.6
ms
低周波数側からのlock in時間
TPLLKL
周波数誤差は 10% 以内とする


5.6
ms
高周波数側からのlock in時間
TPLLKH
周波数誤差は 10% 以内とする


5.6
ms
駆動回路特性
18
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC特性
DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V, Ta = 25°C,
負荷容量 CL = 50 pF
<PHY>
項目
記号
条件
最小
標準
最大
単位
1) HS モードにおける送信側電気特性
(1) 駆動回路特性
立ち上がり時間
THSR
VCRS の10% から90% まで
500


ps
立ち下がり時間
THSF
VCRS の90% から10% まで
500


ps
479.760

480.240
Mb/s
124.9375

125.0625
µs


4-bit分
の時間
−7.5

7.5
データ転送速度
THSDRAT
microframe 期間
THSFRAM
THSRFI
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
連続 frame 期間のjitter
(3) データタイミング
受信側の jitter 許容量
USB ケーブルのコネクタで計測
廃
データ送信側の jitter
止
(2) クロックタイミング
% UI
USB2.0 規格書の 7.1.2.2 節に記載されているとおり
2) FS モードにおける送信側電気特性
(1) 駆動回路特性
立ち上がり時間
負荷容量 CL = 50 pF
4

20
ns
TFF
CL = 50 pF
4

20
ns
idle 状態からの最初の遷移を除く
90

111.11
%
守
立ち下がり時間
TFR
TFR とTFF の調和 (TFR/TFF)
TFRFM
(2) クロックタイミング
保
データ転送速度
データ転送速度
frame 期間
TFDRATHS
HS モードに対応するハブと
デバイスに対して
11.9940

12.0060
Mb/s
TFDRATE
HS モードに対応しないハブ
とデバイスに対して
11.9700

12.0300
Mb/s
0.9995

1.0005
ms


42
ns
−3.5

3.5
ns
TFRAME
連続 frame 期間のjitter
TRFI
クロック調整なし
送信側のjitter to next transition
TDJ1
周波数許容量を含む
送信側のjitter for paired transition
TDJ2
差分データ信号の時間差
−4

4
ns
TFDEOP
差分データ信号の交差点で
計測
−2

5
ns
受信側のjitter to next transition
TJR1
差分データ信号の交差点で
−18.5

18.5
ns
受信側のjitter for paired transition
TJR2
計測
−9

9
ns
160

175
ns
82


ns


14
ns
保
守
(3) データタイミング
送信側の jitter
(SE0 状態への差動遷移)
EOP の送信側SE0 期間
TFEOPT
EOP の受信側SE0 期間
TFEOPR
差動遷移中の SE0 期間
TFST
有効なEOP として受信すること
SDF00026AJM
19
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<DMA インタフェース>
記号
最小
標準
最大
単位
DMARQアサートからNIORDまたはNIOWR アサートまでの時間
TLWR
0


ns
NIORD またはNIOWR アサート幅
TWA
25


ns
NIORD またはNIOWR ネゲート幅
TWN
25


ns
NIOWR データ設定時間
TRDSU
5


ns
NIOWR データ保持時間
TRDH
5


ns
TWDSU
10


ns
TWDH
5


ns
THRES
5

35
ns
止
項目
NIORD データ設定時間
NIORD データ保持時間
廃
DMARQ (O)
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
NIOWR アサートから DMARQ ネゲートまでの時間
TLWR
守
ターゲット機器からの転送
DD15 ∼ DD0 (I)
TWN
TRDSU
THRES
TRDH
データ
保
守
保
NIOWR (I)
TWA
データ
ターゲット機器への転送
TWA
TWN
NIORD (I)
TWDSU
DD15 ∼ DD0 (O)
20
データ
SDF00026AJM
TWDH
データ
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
< マイコンインタフェース >
項目
記号
最小
標準
最大
単位
TCARD


66
ns
wait 保持時間
TRW
1

3
ns
データ保持時間
TRDH
1


ns
TCSW
40


ns
1) AD 分離モード
(1) マイコンからの読み出し (read)
止
アドレス確定かつ NRE アサートかつ
NCS アサートからデータ出力までの時間
AD[15:8]
守
保
NRE
アドレス
NDK
データ
TARD
TWDR
TRW
保
守
AD[7:0]
TCSW
廃
NCS
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
アイドル時間
SDF00026AJM
21
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
< マイコンインタフェース > (つづき)
項目
記号
最小
標準
最大
単位
アドレス設定から NWE アサートまでの時間
TAW
35


ns
データ設定から NWE アサートまでの時間
TDW
0


ns
NCS アサートから NWE アサートまでの時間
TCW
0


ns
NDK 保持時間
TWW
0.5

3
ns
TWDW
1

5
ns
TCSW
40


ns
止
1) AD 分離モード(つづき)
(2) マイコンからの書き込み (write)
廃
アイドル時間
NCS
AD[15:8]
守
アドレス
NWE
NDK
22
データ
TDW
TWDW
TAW
TWW
保
守
保
AD[7:0]
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
データ保持時間
TCW
SDF00026AJM
TCSW
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
< マイコンインタフェース > (つづき)
項目
記号
最小
標準
最大
単位
ALE アサート時間
TAL
40


ns
アドレス保持時間
TRLE
40


ns
NCS アサートから ALE アサートまでの時間
TCAL
0


ns
ALE ネゲートから NRE アサートまでの時間
TRAL
40


ns
TRW
0.5

4
ns
TWDR
1

5
ns
TCSW
40


ns
データ保持時間
廃
アイドル時間
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
NDK 保持時間
NCS
NWE
NDK
TCSW
TAL
アドレス
データ
TRLE
TWDR
TRAL
保
守
保
AD[7:0]
AD[15:0]
守
TCAL
ALE
止
2) AD 共用モード
(1) マイコンからの読み出し (read)
TRW
SDF00026AJM
23
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
< マイコンインタフェース > (つづき)
項目
記号
最小
標準
最大
単位
ALE アサート時間
TAL
40


ns
アドレス保持時間
TRLE
40


ns
NCS ネゲートから ALE アサートまでの時間
TCAL
0


ns
ALE ネゲートから NWE アサートまでの時間
TWAL
0


ns
TWW
0.5

4
ns
TWDW
1

5
ns
TCSW
40


ns
データ保持時間
廃
アイドル時間
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
NDK 保持時間
NCS
NWE
NDK
24
TCSW
TAL
アドレス
データ
TRLE
TWDW
TWAL
保
守
保
AD[7:0]
AD[15:0]
守
TCAL
ALE
止
2) AD 共用モード(つづき)
(2) マイコンからの書き込み (write)
TWW
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース>
1) PIO transfer
Table 1. PIO data transfer to/from device
Mode 0 Mode 1 Mode 2 Mode 3 Mode 4
ns
ns
ns
ns
ns
PIO timing parameters
Cycle time (min.) *1, 4
600
383
240
180
120
t1
Address valid to DIOR-/DIOW- setup (min.)
70
50
30
30
25
t2
DIOR-/DIOW- (min.) *1
165
125
100
80
70
t2i
DIOR-/DIOW- recovery time (min.) *1



70
25
t3
DIOW- data setup (min.)
60
45
30
30
20
t4
DIOW- data hold (min.)
t5
DIOR- data setup (min.)
t6
DIOR- data hold (min.)
t6Z
t9
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
止
t0
20
15
10
10
35
20
20
20
5
5
5
5
5
DIOR- data tristate (max.) *2
30
30
30
30
30
DIOR-/DIOW- to address valid hold (min.)
20
15
10
10
10
tRD
Read Data valid to IORDY active
(if IORDY initially low after tA) (min.)
0
0
0
0
0
tA
IORDY Setup time *3
tB
IORDY Pulse Width (max.)
tC
IORDY assertion to release (max.)
守
廃
30
50
35
35
35
35
35
1 250
1 250
1 250
1 250
1 250
5
5
5
5
5
保
守
保
Note) *1: t0 is the minimum total cycle time, t2 is the minimum DIOR-/DIOW- assertion time, and t2i is the minimum DIOR-/DIOWnegation time. A host implementation shall lengthen t2 and/or t2i to ensure that t0 is equal to or greater than the value reported
in the devices IDENTIFY DEVICE data. A device implementation shall support any legal host implementation.
*2: This parameter specifies the time from the negation edge of DIOR- to the time that the data bus is released by the device.
*3: The delay from the activation of DIOR- or DIOW- until the state of IORDY is first sampled. If IORDY is inactive then the
host shall wait until IORDY is active before the PIO cycle is completed. If the device is not driving IORDY negated at the
tA after the activation of DIOR- or DIOW-, then t5 shall be met and tRD is not applicable. If the device is driving IORDY
negated at the time tA after the activation of DIOR- or DIOW-, then tRD shall be met and t5 is not applicable.
*4: Mode may be selected at the highest mode for the device if CS[1:0] and AD[2:0] do not change between read or write
cycles or selected at the highest mode supported by the slowest device if CS[1:0] or AD[2:0] do change between read or
write cycles.
SDF00026AJM
25
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
1) PIO transfer (つづき)
t0
ADDR valid *1
t1
t2
t9
止
t2i
READ
DD[15:0], DD[7:0] *2
IORDY
*3, 3-1
t3
廃
WRITE
DD[15:0], DD[7:0] *2
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
DIOR-/DIOW-
t4
t3
t6
t6z
tA
守
IORDY *3, 3-2
保
IORDY *3, 3-3
tC
tRD
tB
tC
保
守
Note) *1: Device address consists of signals CS0-, CS1- and DA[2:0]
*2: Data consists of DD[15:0] for all devices except devices implementing the CFA feature set when 8-bit transfers is enabled.
In that case, data consists of DD[7:0].
*3: The negation of IORDY by the device is used to extend the PIO cycle. The determination of whether the cycle is to be
extended is made by the host after tA from the assertion of DIOR- or DIOW-. The assertion and negation of IORDY are
described in the following three cases:
1: Device never negates IORDY, devices keeps IORDY released: no wait is generated.
2: Device negates IORDY before tA , but causes IORDY to be asserted before tA . IORDY is released prior to negation and
may be asserted for no more than 5 ns before release: no wait generated.
3: Device negates IORDY before tA . IORDY is released prior to negation and may be asserted for no more than 5 ns before
release: wait generated. The cycle completes after IORDY is reasserted. For cycles where a wait is generated and
DIOR- is asserted, the device shall place read data on DD[7:0] for tRD before asserting IORDY.
Figure 1. PIO data transfer to/from device
26
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
2) Multiword DMA transfer
Table 2. Multiword DMA data transfer
Multiword DMA timing parameters
Mode 0 Mode 1 Mode 2
ns
ns
ns
Cycle time (min.) *
480
150
120
tD
DIOR-/DIOW- asserted pulse width (min.) *
215
80
70
tE
DIOR- data access (max.)
150
60
50
tF
DIOR- data hold (min.)
5
5
5
tG
DIOR-/DIOW- data setup (min.)
100
30
20
tH
DIOW- data hold (min.)
tI
DMACK to DIOR-/DIOW- setup (min.)
tJ
DIOR-/DIOW- to DMACK hold (min.)
20
15
10
0
0
0
20
5
5
tKR
DIOR- negated pulse width (min.) *
50
50
25
tKW
DIOW- negated pulse width (min.) *
215
50
25
tLR
DIOR- to DMARQ delay (max.)
120
40
35
tLW
DIOW- to DMARQ delay (max.)
40
40
35
tM
CS[1:0] valid to DIOR-/DIOW- (min.)
50
30
25
tN
CS[1:0] hold (min.)
15
10
10
tZ
守
廃
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
止
t0
DMACK- to read data released (max.)
20
25
25
保
守
保
Note) *: t0 is the minimum total cycle time, tD is the minimum DIOR-/DIOW- assertion time, and tK (tKR or tKW , as appropriate) is
the minimum DIOR-/DIOW- negation time. A host shall lengthen tD and/or tK to ensure that t0 is equal to the value reported
in the devices IDENTIFY DEVICE data.
SDF00026AJM
27
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
2) Multiword DMA transfer (つづき)
CS0-/CS1*
tM
DMARQ
*
止
DMACK-
tI
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
DIOR-/DIOW-
tD
tE
tG
廃
Read
DD[15:0]
Write
DD[15:0]
tF
tG
tH
守
Note) *: The host shall not assert DMACK- or negate both CS0 and CS1 until the assertion of DMARQ is detected. The maximum
time from the assertion of DMARQ to the assertion of DMACK- or the negation of both CS0 and CS1 is not defined.
保
CS0-/CS1-
DMARQ
DMACK-
DIOR-/DIOWRead
DD[15:0]
Write
DD[15:0]
保
守
Figure 2. Initiating a multiword DMA data transfer
t0
tD
tK
tE
tE
tG
tG
tF
tH
Figure 3. Sustaining a multiword DMA data transfer
28
SDF00026AJM
tG
tG
tF
tH
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
2) Multiword DMA transfer (つづき)
CS0-/CS1t0
tN
DMARQ *
tL
止
DMACKtK
tJ
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
DIOR-/DIOW-
tD
tE
tG
廃
Read
DD[15:0]
Write
DD[15:0]
tZ
tF
tG
tH
守
Note) *: To terminate the data burst, the Device shall negate DMARQ within the tL of the assertion of the current DIOR- or DIOWpulse. The last data word for the burst shall then be transferred by the negation of the current DIOR- or DIOW- pulse. If all
data for the command has not been transferred, the device shall reassert DMARQ again at any later time to resume the DMA
operation as shown in figure aa.
Figure 4. Device terminating a multiword DMA data transfer
保
CS0-/CS1-
DMARQ *2
t0
tN
tL
保
守
DMACK- *1
DIOR-/DIOW-
tK
tD
tJ
tE
Read
DD[15:0]
tZ
tG
Write
DD[15:0]
tG
tF
tH
Note) *1: To terminate the transmission of a data burst, the host shall negate DMACK- within the specified time after a DIOR- or
DIOW- pulse. No further DIOR- or DIOW- pulses shall be asserted for this burst.
*2: If the device is able to continue the transfer of data, the device may leave DMARQ asserted and wait for the host to reassert
DMACK- or may negate DMARQ at any time after detecting that DMACK- has been negated.
Figure 5. Host terminating a multiword DMA data transfer
SDF00026AJM
29
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer
Table 3. Ultra DMA data burst timing requirements operating freqency: 30 MHz
Name
Mode 0
(in ns)
Mode 1
(in ns)
Mode 2
(in ns)
Mode 3
(in ns)
Mode 4
(in ns)
Comment *1, 2
min max min max min max min max min max

160

120

90

60

Typical sustained average two cycle time
tCYC
112

73

54

39

25

Cycle time allowing for asymmetry and
clock variations
(from STROBE edge to STROBE edge)
t2CYC
230

154

115

86

57

Two cycle time allowing for clock variations
(from rising edge to next rising edge or from
falling edge to next falling edge of STROBE)
tDS
15

10

7

7

5

Data setup time at recipient
tDH
5

5

5

5

5

Data hold time at recipient
tDVS
70

48

30

20

6

Data valid setup time at sender
(from data valid until STROBE edge) *4
tDVH
6

6

6

6

6

Data valid hold time at sender (from STROBE
edge until data may become invalid) *4
230
0
0
150
0
tMLI
20

20
tUI
0

0
tAZ

10

tZAH
20

20
tZAD
0

0
tENV
20
70
200
0
170
0
130
0
120 First STROBE time (for device to first negate
DSTROBE from STOP during a data in burst)
150
0
150
0
100
0
100 Limited interlock time *3

20

20

20

Interlock time with minimum *3

0

0

0

Unlimited interlock time *3
10

10

10

10
Maximum time allowed for output drivers
to release (from asserted or negated)

20

20

20

Minimum delay time required for output

0

0

0

Drivers to assert or negate (from released)
20
70
20
55
20
55
Envelope time
保
守
保
30
廃
守
0
tLI
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tFS
止
t2CYCTYP 240
70
tSR

50

30

20

NA

NA STROBE-to-DMARDY- time
(if DMARDY- is negated before this long
after STROBE edge, the recipient shall
receive no more than one additional data word)
tRFS

75

70

60

60

60
20
(from DMACK- to STOPand HDMARDYduring data in burst initiation and from
DMACK to STOP during data out burst
initiation)
SDF00026AJM
Ready-to-final-STROBE time
(no STROBE edges shall be sent this long
after negation of DMARDY-)
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
Table 3. Ultra DMA data burst timing requirements operating freqency: 30 MHz (つづき)
Name
Mode 0
(in ns)
Mode 1
(in ns)
Mode 2
(in ns)
Mode 3
(in ns)
Mode 4
(in ns)
Comment *1, 2
min max min max min max min max min max

125

100

100
tIORDYZ

20

20

20

tZIORDY
0

0

0

0
tACK
20

20

20

20
tSS
50

50

50

50

100

Minimum time to assert STOP or negate
DMARQ
止
160
20

20
Maximum time before releasing IORDY

0

Minimum time before driving STROBE *5

20

Setup and hold times for DMACK(before assertion or negation)

50

Time from STROBE edge to negation of
DMARQ or assertion of STOP
(when sender terminates a burst)
廃
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tRP
保
守
保
守
Note) *1: Timing parameters shall be measured at the connector of the sender or receiver to which the parameter applies. For
example, the sender shall stop generating STROBE edges tRFS after the negation of DMARDY-. Both STROBE and
DMARDY- timing measurements are taken at the connector of the sender.
*2: All timing measurement switching points (low to high and high to low) shall be taken at 1.5 V.
*3: tUI , tMLI , and tLI indicate sender-to-recipient or recipient-to-sender interlocks, i.e., either sender or recipient is waiting for
the other to respond with a signal before proceeding. tUI is an unlimited interlock that has no maximum time value. tMLI
is a limited time-out that has a defined minimum. tLI is a limited time-out that has a defined maximum.
*4: The test load for tDVS and tDVH shall be a lumped capacitor load with no cable or receivers. Timing for tDVS and tDVH shall
be met for all capacitive loads from 15 pF to 40 pF where all signals have the same capacitive load value.
*5: tZIORDY may be greater than tENV since the device has a pull up on IORDY- giving it a known state when released.
SDF00026AJM
31
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
DMARQ
(device)
tUI
DMACK(host)
STOP
(host)
tZAD
tFS
HDMARDY(host)
DD[15:0]
DA0, DA1, DA2,
CS0-, CS1-
tZAD
tZIORDY
tAZ
守
DSTROBE
(device)
tENV
廃
tACK
保
tENV
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tACK
止
tFS
tDVS tDVH
tACK
Note) The definitions for the DIOW-: STOP, DIOR-: HDMARDY-: HSTROBE and IORDY: DDMARDY-: DSTROBE signal lines
are not in effect until DMARQ and DMACK are asserted.
32
保
守
Figure 6. Initiating an ultra DMA data-in burst
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
t2CYC
tCYC
tCYC
t2CYC
tDVH
tDVS
DD[15:0]
(host)
tDVS
tDVH
tDH
tDS
tDH
tDS
tDH
廃
DSTROBE
(host)
tDVH
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
DD[15:0]
(device)
止
DSTROBE
(device)
守
Note) DD[15:0] and DSTROBE signals are shown at both the host and the device to emphasize that cable settling time as well as
cable propagation delay shall not allow the data signals to be considered stable at the host until some time after they are driven
by the device.
Figure 7. Sustained ultra DMA data-in burst
STOP
(host)
HDMARDY(host)
DSTROBE
(device)
tRP
tSR
保
守
保
DMARQ
(device)
DMACK(host)
tRFS
DD[15:0]
(device)
Note) 1. The host may assert STOP to request termination of the Ultra DMA burst no sooner than tRP after HDMARDY- is negated.
2. If the tSR timing is not satisfied, the host may receive zero, one, or two more data words from the device.
Figure 8. Host pausing an ultra DMA data-in burst
SDF00026AJM
33
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
DMARQ
(device)
tMLI
DMACK(host)
STOP
(host)
DSTROBE
(device)
tACK
tIORDYZ
tZAH
tAZ
守
DD[15:0]
tSS
廃
HDMARDY(host)
tACK
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tLI
tLI
止
tLI
tDVS tDVH
CRC
tACK
DA0, DA1, DA2,
CS0-, CS1-
34
Figure 9. Device terminating an ultra DMA data-in burst
保
守
保
Note) The definitions for the DIOW-: STOP, DIOR-: HDMARDY-: HSTROBE and IORDY: DDMARDY-: DSTROBE signal lines
are no longer in effect after DMARQ and DMACK are negated.
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
DMARQ
(device)
tLI
tMLI
DMACK(host)
HDMARDY(host)
DSTROBE
(device)
tRFS
tLI
守
DD[15:0]
廃
STOP
(host)
tAZ
tACK
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tRP
止
tZAH
tMLI
tACK
tIORDYZ
tDVS tDVH
CRC
tACK
DA0, DA1, DA2,
CS0-, CS1-
Figure 10. Host terminating an ultra DMA data-in burst
保
守
保
Note) The definitions for the DIOW-: STOP, DIOR-: HDMARDY-: HSTROBE and IORDY: DDMARDY-: DSTROBE signal lines
are no longer in effect after DMARQ and DMACK are negated.
SDF00026AJM
35
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
DMARQ
(device)
tUI
DMACK(host)
tENV
止
tACK
STOP
(host)
HSTROBE
(host)
tDVS tDVH
tACK
守
DD[15:0]
(host)
tUI
tACK
廃
DDMARDY
(device)
tLI
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tZIORDY
DA0, DA1, DA2,
CS0-, CS1-
36
Figure 11. Initiating an ultra DMA data-out burst
保
守
保
Note) The definitions for the DIOW-: STOP, IORDY: DDMARDY-: DSTROBE and DIOR-: HDMARDY-: HSTROBE signal lines
are not in effect until DMARQ and DMACK are asserted.
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
t2CYC
tCYC
tCYC
t2CYC
tDVH
tDVS
DD[15:0]
(device)
tDVS
tDVH
tDH
tDS
tDH
tDS
tDH
廃
HSTROBE
(device)
tDVH
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
DD[15:0]
(host)
止
HSTROBE
(host)
Note) DD[15:0] and HSTROBE signals are shown at both the device and the host to emphasize that cable settling time as well as
cable propagation delay shall not allow the data signals to be considered stable at the device until some time after they are
driven by the host.
守
Figure 12. Sustained ultra DMA data-out burst
DMACK(host)
STOP
(host)
DDMARDY(device)
HSTROBE
(host)
tSR
保
守
保
DMARQ
(device)
tRP
tRFS
DD[15:0]
(host)
Note) 1. The device may negate DMARQ to request termination of the Ultra DMA burst no sooner than tRP after DDMARDY- is
negated.
2. If the tSR timing is not statisfied, the device may receive zero, one, or two more data words from the host.
figure 13. Device pausing an ultra DMA data-out burst
SDF00026AJM
37
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
tLI
DMARQ
(device)
DMACK(host)
tLI
HSTROBE
(host)
守
DD[15:0]
(host)
tIORDYZ
廃
tLI
DDMARDY(device)
tACK
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
STOP
(host)
tSS
止
tMLI
tACK
tDVS tDVH
CRC
tACK
保
DA0, DA1, DA2,
CS0-, CS1-
Note) The definitions for the DIOW-: STOP, IORDY: DDMARDY-: DSTROBE and DIOR-: HDMARDY-: HSTROBE signal lines
are no longer in effect after DMARQ and DMACK are negated.
38
保
守
Figure 14. Host terminating an ultra DMA data-out burst
SDF00026AJM
MN865400
■ 電気的特性(つづき)
6. AC 特性(つづき) DVDD33 = AVDDTR = AVDDPLL = 3.3 V, DVDD25 = AVDD25 = 2.5 V, DVSS = 0 V,
Ta = 25°C, 負荷容量 CL = 50 pF
<ATAPI インタフェース > (つづき)
3) Ultra DMA transfer (つづき)
DMARQ
(device)
DMACK(host)
STOP
(host)
HSTROBE
(host)
tIORDYZ
tLI
tACK
tMLI
tDVS tDVH
CRC
tACK
守
DD[15:0]
(host)
tRFS
廃
DDMARDY(device)
tACK
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
tRP
tMLI
止
tLI
DA0, DA1, DA2,
CS0-, CS1-
Figure 15. Device terminating an ultra DMA data-out burst
保
守
保
Note) The definitions for the DIOW-: STOP, IORDY: DDMARDY-: DSTROBE, and DIOR-: HDMARDY-: HSTROBE signal lines
are no longer in effect after DMARQ and DMACK are negated.
SDF00026AJM
39
40
1
(1.00)
廃
26
25
0.50
0.20±0.05
0.10 M
SDF00026AJM
止
±0.20
±0.10
76
±0.10
(1.00)
75
0.10
Seating plane
±0.05
±0.10
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止0.10種、
14.00
.s ムと廃1.40
em ペ表 1.70 max.
16.00
ic ー記予定
on ジし
.p をて品種
an ごい
a0.1s5 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
守
100
保
守
保
MN865400
■ 外形図(単位 : mm)
• LQFP100-P-1414 (鉛フリー)
16.00±0.20
14.00±0.10
51
50
(1.00)
0° to 10°
0.50±0.20
本書に記載の技術情報および半導体のご使用にあたってのお願いと注意事項
(1)
本書に記載の製品および技術情報を輸出または非居住者に提供する場合は、当該国における法令、特に安全保障輸出
管理に関する法令を遵守してください。
(2)
本書に記載の技術情報は、製品の代表特性および応用回路例などを示したものであり、弊社または他社の知的財産権
もしくはその他の権利に基づくライセンスは許諾されていません。したがって、上記技術情報のご使用に起因して第三
者所有の権利にかかわる問題が発生した場合、弊社はその責任を負うものではありません。
(3) 本書に記載の製品は、標準用途 − 一般電子機器(事務機器、通信機器、計測機器、家電製品など)に使用されること
を意図しております。
特別な品質、信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途
− 特定用途(航空・宇宙用、交通機器、燃焼機器、生命維持装置、安全装置など)にご使用をお考えのお客様および弊
社が意図した標準用途以外にご使用をお考えのお客様は、事前に弊社営業窓口までご相談願います。
(4) 本書に記載の製品および製品仕様は、改良などのために予告なく変更する場合がありますのでご了承ください。した
がって、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格書または仕様書をお求め願い、ご確認
ください。
予
最一定品
新括種
のし、
ht 情て保
tp 報保守
:// は守品
w ホ廃
w
w ー止種、
.s ムと廃
em ペ表
ic ー記予定
on ジし
.p をて品種
an ごい
as 覧ま、
on くす廃品
ic だ。種
.c さ
o. い
を
jp
。
止
(5) 設計に際しては、絶対最大定格、動作保証条件(動作電源電圧、動作環境等)の範囲内でご使用いただきますようお願
いいたします。特に絶対最大定格に対しては、電源投入および遮断時、各種モード切替時などの過渡状態においても、
超えることのないように十分なご検討をお願いいたします。保証値を超えてご使用された場合、その後に発生した機器
の故障、欠陥については弊社として責任を負いません。
また、保証値内のご使用であっても、半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊
社製品の動作が原因でご使用機器が人身事故、火災事故、社会的な損害などを生じさせない冗長設計、延焼対策設計、
誤動作防止設計などのシステム上の対策を講じていただきますようお願いいたします。
廃
(6) 製品取扱い時、実装時およびお客様の工程内における外的要因（ESD、EOS、熱的ストレス、機械的ストレス）による
故障や特性変動を防止するために、使用上の注意事項の記載内容を守ってご使用ください。
また、防湿包装を必要とする製品は、保存期間、開封後の放置時間など、個々の仕様書取り交わしの折に取り決めた
条件を守ってご使用ください。
守
保
保
090506
守
(7) 本書の一部または全部を弊社の文書による承諾なしに、転載または複製することを堅くお断りいたします。