Comments
Description
Transcript
詳細2
第３章 HDFIT の試作 現在保有の技術範囲内で実現可能な嵌合方式フリップチップ接続（HDFIT）デバイスのサンプル試作を行った。 サンプル試作は大別して以下の５工程から成る。各工程に付記したカッコ内に実施主担当者を記載する。 ３－１．基板設計（函館電子） ３－２．IC チップへのバンプ形成（函館電子） ３－３．マスクおよび基板製作（クローバー電子工業） ３－４．基板と IC チップの嵌合接続（函館電子） ３－５．接続状態の評価（北海道立工業試験場） ３－１．基板設計（函館電子） 嵌合方式フリップチップ接続（HDFIT）デバイスの基本構造を図１３に示す。HDFIT では位置合わせ時のマージン 拡大、基板側の平坦度レベル差吸収を意図したテーパー状の掘りこみ型電極（ピット）を形成している。基板側に 設けたピット電極とチップ側に設けたスタッドバンプを嵌合、半田接続することでフリップチップ接続構造を実現する。 図１３ HDFIT の基本構造 HDFIT による接続では IC チップと基板の接続と同一のプロセスを用いて基板同士の接続が可能である。図１４に HDFIT による積層基板構造（３D 実装）の例を示す。 図１４ HDFIT による基板積層 今回の試作では現在保有の技術（開発リスクを伴わない技術レベル）を用いて、図１３で示す HDFIT 基本構造の 具体化を目的とすると同時に、実用化に向けサンプル試作の過程で予見される或いは生じる技術的な課題の抽 出を行うものとする。 ２２ 試作基板の設計基準を図１５に示す。図１５の設計基準は４層 LaB 基板（レーザービア+B2it バンプ+レーザービ ア）を前提とした最小の加工可能寸法である。 図１５ LaB 基板ピット開口部設計基準（単位：μ m） 図１５の設計基準を用いて設計した試作基板の実装面側レイアウトを図１６に示す。 図１６ HDFIT 試作基板実装面レイアウト（単位；μ m） ２３ 図１６で示す基板レイアウトでは IC チップと基板の嵌合接続部（図中 A 部）に加え、チップ実装後の電気的な導 通チェックを目的としたテストパッド（図中 C 部）及び HDFIT による積層構造（図１４参照）を具体化するための基板 嵌合用電極（図中 B 部）を設けた。A 部の詳細を図１７に示す。基板同士の嵌合実装のためには基板裏面側（配 線面側）の同一箇所へバンプ形成用の電極が必要となる。嵌合用電極を設けた配線面側の基板レイアウト全体 図を図１８に示す。 図１７ A 部詳細（単位；μ m） ２４ 図１８ HDFIT 試作基板配線面レイアウト（単位；μ m） ２５ ３－２．IC チップへのバンプ形成（击館電子） IC チップ側の金スタッドバンプには基板ピット部との確実な半田接続が可能で且つ、隣接ピット間のショー トを防止するため半田塗布量のバラツキを吸収できる半田溜まりの空間をピット/バンプ間に設ける必要が ある。すなわちバンプ形状を決定する要件として以下を考慮する必要がある。 ①溶融半田が基板ピット部とバンプ間に侵入し凝固可能な空間を確保できるよう、基板側ピット径より嵌 合部のバンプ径が小さいこと ②基板側ピット深さよりも高いバンプ全高とし、溶融半田のバンプ側へのせり上がりを可能とする こうした要件を満たすバンプ形状を決定するには、嵌合相手である基板側ピット部の形状及び寸法をスタッドバン プ仕様の制定に先行して把握する必要がある。試作基板の全景およびピット部の拡大写真を写真１および写真２ にそれぞれ示す。 写真１ 試作基板全景 写真２ 嵌合ピット部（写真１の赤枠で示した箇所） ２６ 基板側ピットの測定箇所を図１９に、測定結果を表１１に示す。 図１９ 嵌合ピット測定箇所 表１１ 測定結果 測定項目 ①ホール上面 ②深さ 1/3 地点 ③深さ 2/3 地点 ④ホール底面 Z X Z X Z X Z X ｎ min. ave. max. 3σ 10 10 10 10 10 10 10 10 0 90 3 70 6 34 9 5 0 92.3 5.8 77.6 11.6 62.5 17.4 30.7 0 96 10 85 20 81 30 55 0 5.84 5.62 13.5 11.2 38.2 16.1 44.3 図１９および表１１で示したピット側の寸法値に基づき設定したチップ側スタッドバンプの目標値を図２０に示す。 図２０ バンプ形成目標値 ２７ 図２０で示したバンプ形状はバンプ径に対しバンプ高さが高い形状となり、シングルバンプでは形成困難 との判断からバンプを 2 段重ねで形成するダブルバンプとし、必要な部材(キャピラリ、金線)およびバンプボ ンダのパラメータ抽出作業を行った。 使用部材およびパラメータ抽出結果を表１２にまた形成したスタッドバンプの測定結果を図２１および、表 １３に示す。表１３で示すように形成したスタッドバンプでは当初の目標値を満足する結果が得られた。形成 したスタッドバンプの SEM 観察結果を写真３に示す。 表１２ 使用部材およびパラメータ抽出結果 使用部材 ボンディング装置 AT-Premier バンプボンダ（K&S） 金線 GBE20μ φ キャピラリ T1-12-XLMR（TOTO） 主要ボンドパラメータ 1st バンプ 60mA , Ramp USG 2nd バンプ 20mA , Ramp Force BOND TIME イニシャル・ボール 1st バンプ 30gr 2nd バンプ 25gr 1st バンプ 10mS 2nd バンプ 7mS 1st バンプ 36μ φ 2nd バンプ 33μ φ 図２１ バンプ寸法測定箇所 ２８ 表１３ 寸法・シェア強度測定結果(単位；μ m) 項目 ｎ min ave max ３σ バンプ１ 厚さ 10 12 13.4 14 2.1 バンプ２ 厚さ 10 40 41.9 43 3.6 バンプ全高 10 74 80.6 86 11.6 Ｘ 10 60 63.3 65 4.5 Ｙ 10 60 61.6 63 2.9 Ｘ 10 46 47.3 50 4.0 Ｙ 10 43 46 47 4.0 20 28.35 30.43 33.3 5.1 バンプ１ 圧着径 バンプ２ 圧着径 シェア強度 ステップバック ２μ ｍ 写真３ 形成バンプの SEM 観察 ２９ ３－３．マスクおよび基板製作（クローバー電子工業） 現在保有の技術範囲内で実現可能なサンプル基板の試作を行った。サンプル試作工程の内、当社では、 銀ペースト印刷による B2it バンプの形成および炭酸ガスレーザーによるレーザー穴明と銅めっきにより、４ 層 Any-Layer 構造のビルドアップ基板の作製をメインに担当した。基板作製に必要な治具である、B2it 用メ タルマスク、露光マスク、レジスト印刷マスクを製作し、各工程の製造条件を検討しながら、HDFIT 基板の試 作を実施した。 ３－３－１ 設計 （ⅰ）基本設計仕様 HDFIT 基板の設計にあたっては、下記の設計ルールで回路設計を実施した。 層構成 総板厚 最小ライン／スペース B2it バンプ／ランド径 レーザービア／ランド径 4層 0.274mm 0.100mm/0.050mm 0.150mm/0.275mm 0.050mm/0.150mm (ⅱ)製造方法 上記仕様の配線パターンを実現するための特殊工程は以下の通りである。 特殊工程 露光工程 多層前処理工程 レジスト印刷工程 表面処理工程 製造方法 直描露光機 薄物処理仕様 薄物処理仕様 無電解厚付けニッケル/金めっき ニッケルめっき厚：3μ m 以上 金めっき厚：0.3μ m 以上 （ⅲ）層構成 0.274mm の４層ビルドアップ基板を実現するため、下記の層構成とした。 材料（ハロゲンフリー） L1 レジストインク L1 導体 L1－L2 絶縁層 L2 導体 Ｌ2－Ｌ3 絶縁層 L3 導体 L3－L4 絶縁層 L4 導体 L4 レジストインク 総板厚 厚さ 0.020ｍｍ 0.024mm 0.050mm 0.018mm 0.050mm 0.018mm 0.050mm 0.024mm 0.020ｍｍ 0.274mm ３０ ４層基板の層構成図 ３－３－２ ＣＡＤによる配線設計 基本的な設計仕様に基づき、ＣＡＤによる配線設計を行ない、寸法図、シート全体の配線図、ピース基板 の配線図、レジスト部を下記に示す。 寸法図 1 ３１ 寸法図２ 寸法図 3 ３２ 寸法図 4 シート全体配線図 シート全体図 Ｌ１層 シート全体図 Ｌ2 層 シート全体図 Ｌ3 層 シート全体図 Ｌ4 層 ３３ ピース基板Ｌ1 ピース基板配線図 ピース基板Ｌ2 ピース基板Ｌ3 Ｌ1 レジスト部 ピース基板Ｌ4 ピース基板レジスト部 Ｌ4 レジスト部 ３４ Ｌ1 とレジスト部 配線図とレジスト部の重ね図 Ｌ4 とレジスト部 ３－３－３ HDFIT 基板の評価結果 作製した HDFIT 基板の評価結果を表１４に示す。 表１４． ＨＤＦＩＴ基板の評価結果 項目 総板厚 外形寸法 パターン幅（ライン） パターン幅（クリアランス） ランド 穴径 導体厚 ニッケルめっき厚 金めっき厚 レジスト開口（レーザー） レジスト膜厚 反り量 オイルディップ試験 はんだ耐熱 規格 0.274mm±0.030mm 100.0mm×100.0mm±0.15mm 0.100mm±0.030mm 0.050mm±0.030mm φ 0.150mm±0.030mm + 0.1mm φ 3.40mm －0 mm 0.024mm±0.008mm 0.003mm 以上 0.0003mm 以上 0.05mm±0.010mm 0.020mm±0.002mm 1.00mm 以下 抵抗上昇＋10％以下 抵抗上昇＋10％以下 ３５ 合否判定 合格 合格 合格 合格 合格 合格 合格 合格 合格 合格 合格 合格 合格 合格 ３－４．基板と IC チップの嵌合接続（击館電子） 基板とチップの嵌合接続に先立ち基板側嵌合ピット部へのクリーム半田塗布を行った。クリーム半田は鉛 フリーはんだおよび共晶半田の２種類を選定した。クリーム半田の仕様を表１５に示す。塗布すべき基板上 のピット形状が微細であることから半田粒径は入手可能な最小粒径を選定、ディスペンサー・ノズルは半田 粒径の３倍程度の内径を持ったノズルを選定し微小ピットへのクリーム半田塗布を試みた。 表１５ クリーム半田の性能表 共晶半田 スパークルペースト OZ 製品型名 63-443C-32-11 （千住金属工業） 成分・組成 Sn：63％ Pb：残 溶融温度 183℃ 粒度 鉛フリー半田 無鉛クリーム半田 M705-TVA03.9-K（M20G） Sn：96.5％ Ag：3％ Cu：0.5％ 220℃ 25～36μ m 30～35μ m 付）シリンジ； SN-32G-LF（武蔵エンジニアリング）；ノズル内径 0.10mm、外形 0.23mm 選定したクリーム半田とノズルの組合せではノズル内に半田粒子が詰まり半田粒子の吐出が不可能であ った。（通常、ディスペンサーノズルの内径は半田粒径の 10 倍程度必要）今回は塗布すべきピット寸法が微 細であることからリスク覚悟で塗布を試みたが残念な結果となった。やむなく嵌合部のピットパターン上にク リーム半田を直接滴下し、余剰半田を可能な限りニードルを用いて手作業で除去した。このためピット上へ のクリーム半田の定量塗布は実現できないこととなった。微細パタンへの半田塗布方法は今後の開発課題 とする。こうした事情から、本試作の目標をチップ側のスタッドバンプと基板側ピット部が半田接続可能であ るか否かを検証するにとどめることとした。 ピット上にクリーム半田を滴下した基板とスタッドバンプを形成したチップの位置合わせ、嵌合、半田溶融、 接続に至る一連のプロセスを澁谷工業製フリップチップボンダ Model DB250 を借用して行った。Model DB250 の仕様概要を表１６に示す。 表１６． Model DB250 基本仕様 チップサイズ □1.0～25.0mm ボンディング精度 ±2μ m ボンディング荷重 0.5～49.0N（低荷重仕様） 2.0～490.0N（高荷重仕様） 基板サイズ MAX：180（L） X 180（W）mm チップ供給 トレイ供給 チップ加熱 MAX． 450℃ 装置寸法 2・4 インチトレイ W 1150mm L 1440mm H 1600ｍｍ ３６ 今回の試作では基板側のステージ温度を 100℃に設定し、チップを吸着するボンドヘッド側に設けている 加熱ユニットから熱源を供給し半田の溶融、チップと基板間の半田接続を行った。基板とチップの位置合わ せ後のボンドヘッド降下（Z）プロファイルは鉛フリー半田と共晶半田で共通とした。Z プロファイルを図２２に 示す。 B D C E A 図２２ Z 降下プロファイル 基板とチップの位置合わせ後、Z 軸を降下させ基板上へチップが着地したポイント（図２２の A 点）から荷 重を 1kgf 印加しボンドヘッドからの加熱を開始する（図２２の B 点）。加熱温度は鉛フリーはんだで 320℃、 共晶半田で 250℃とした。加熱開始後およそ 2sec 経過したところで半田の溶融が開始される（図２２の C 点）。 半田溶融状態をおよそ 12sec 維持した後、半田のチップ裏面への回りこみを防ぐため Z 軸を 10μ m 上昇（図 ２２の D 点）させる。ボンドヘッドを 10μ m 上昇させることにより印加荷重は漸減してゆくが図２２中 E 点から は漸増に転じている。この理由はボンドヘッドの熱膨張によるものであるとのメーカーコメントがあった。 加熱開始後 30sec 経過した時点でヒーター切断しボンドヘッドの温度が 150℃（半田が凝固した状態）とな ったタイミングでチップ吸着 off、ヘッド上昇しボンディング完了となる。 ３７ 基板とチップを嵌合接続したデバイスの X 線写真を写真４、写真５に示す。これらの写真から判る様に半 田塗布量の制御ができなかったことから隣接ピット間のショート、チップ外周部への半田はみ出しが認めら れる。 写真４ 嵌合接続したデバイスの X 線写真 写真５ 嵌合接続したデバイスの X 線拡大写真 ３８ チップと基板間の接合強度を確認するため、鋏を用いて基板の一部を切断した。鋏による基板切断では 切断に際し基板へ部分的な変形応力が加わり嵌合接続の状態が不完全な場合、チップが基板から外れて しまうことが経験的に判っている。今回試作品を鋏により基板カットしたところ写真６に示すように基板からの チップ剥離が発生した。剥離後のチップ上にはバンプが無くチップとバンプの接合部からせん断された状態 となっている。（写真７） この剥離現象は鉛フリー半田、共晶半田、何れのサンプルでも発生しその発生モ ードは同一であった。 写真６ チップ剥離後の基板 写真７ 剥離チップ全景 写真７で示したチップ上でバンプを形成していた箇所の拡大写真および SEM 写真を各々、写真８、写真９ に示す。これらの写真から判るようにチップ上に形成したスタッドバンプはチップ面と平行なせん断力により 切断されているのが分かる。さらに SEM 写真９からは切断面にフラックスが被っていることでこのせん断応 力が半田溶融～凝固の過程で発生していることも判る。このせん断応力は表１３で示したバンプ当たりの平 均シェア強度 30gf X ピン数（60 ピン）から 1.8ｋｇｆ以上の応力と推定される。 写真８ 剥離チップのバンプ近傍 写真９ ３９ 剥離チップのバンプ近傍 チップ剥離後の基板側ピット部の拡大像を写真１０にまた SEM 像を写真１１に示す。いずれの写真からも 明瞭なバンプの痕跡が認められないことから、バンプを切断するほどの応力は半田が溶融状態下で発生し ていることを示唆している。 発生メカニズムの究明および応力抑制対策が今後の課題となる。 写真１０ 剥離基板のピット部近傍 写真１１ 剥離基板のピット部近傍 次に写真６で示したチップ剥離後の基板を断面研摩しピット嵌合部の状態を観察した。ピット嵌合部断面の 様子を写真１２にまた嵌合部の拡大写真を１３に示す。写真１２および１３から基板ピット部と金バンプの半田 接続は実現していることが判る。 写真１２ ピット嵌合部断面 ４０ 写真１３ ピット嵌合部断面拡大 鋏による基板カットで基板へ加えられる変形応力を回避し、基板からのチップ剥離が発生しない状態での 断面の様子を観察するため、ダイサーによる基板カットを行った。ダイサーによりカットしたサンプルでの断面 の様子を写真１４および１５に示す。写真１４からも基板とチップの遊離が観察される。又、遊離した空間には 半田が不均一な状態（凹凸の表面状態）で入り込んでおり、このサンプルからもバンプがチップからせん断さ れた後も半田に流動性がある（溶融状態となっている）ことが判る。 IC チップ 空隙 余剰半田層 基板 写真１４ ピット嵌合部断面 ４１ 写真１５ ピット嵌合部断面拡大 以上のサンプル試作及び解析結果から基板ピットとチップ側バンプの半田接続が確認できた。このことか ら基板ピット部へチップ側電極であるスタッドバンプを嵌合し半田により接続する HDFIT の基本構造は実現 可能であることが今回の試作を通じて示された。実用化に向けての開発課題は、微細ピット部へのクリーム 半田塗布方法の確立である。特に、既存のディスペンス方式では技術的に塗布が極めて困難であることが 判ったことから新たな塗布方式の開発が必要である。 スタッドバンプ破断の原因として半田溶融、凝固の過程で発生する半田収縮により、本来スタッドバンプに より吸収されるべきせん断応力が過剰な半田塗布により機能せず、チップとスタッドバンプ接続界面に応力 が集中し破断に至るメカニズムが考えられる。さらには、フリップチップ・ボンダによるチップ加熱時、ボンドヘ ッドの熱膨張によるθ 方向の変位発生も考えられる。こうした破断メカニズムの検証には半田塗布量の適正 化を前提に加熱プロファイル、Z プロファイルの評価を次の開発段階では行う必要がある。 ４２ ３－５．接続状態の評価（北海道立工業試験場） サンプル試作工程のうち当場では接続状態の評価をマイクロフォーカス X 線 CT スキャン装置を用いて行 った。 ３－５－１ 評価方法 評価方法としてマイクロフォーカス X 線 CT スキャン装置（(株)島津製作所製、型式 SMX-160LT、VCT ユニ ット付き）を用いて評価した。X 線 CT スキャンシステムは、360 度から照射したマイクロフォーカス X 線が目 的部分の物体に、それぞれの方向ではどの程度吸収されたかを検出器で計測し、得られたデータをもとに 専用コンピュータで画像を再構成するもので、物体の内部欠陥や立体的な形状の非破壊評価に用いられ る。図２３に X 線 CT スキャンシステムの原理を示す。 図２３ X 線 CT スキャンシステムの原理 評価に用いた装置の主な仕様を表１７に示す。 表１７ マイクロフォーカス X 線 CT スキャン装置の主な仕様 項 目 空間分解能 最大出力 搭載可能試料寸法 最大重量 仕様 0.4μ m 160ｋV 50×100×3mm 100ｇ ４３ 装置の外観を図２４に示す。 図２４ マイクロフォーカス X 線 CT スキャン装置の外観 ３－５－２ 試作した HDFIT の接続状態の評価結果 試作した HDFIT の接続状態の評価結果を図２５～２７に示す。図２５と図２６は試作した HDFIT の接続部 分の X 線透過像である。図中の緑色のラインで表示した部分の切断面を矢印で示した写真で表示している。 図２５の上半分では、4 層基板の層間接続状態が良好であることがわかった。図２６では倍率を図２５より 2 倍以上に上げて評価した。図から金バンプとはんだ電極の接続部分では、はんだが基板とチップ間に層状 に存在し、金バンプの一部が消失していることがわかった。図２７では X 線 CT スキャンデータを基に 3 次元 画像表示しており、図中の①は金バンプとはんだ電極の接続部分から流れ出たはんだを、②は金バンプと はんだ電極の接続部分を示している。表１８に図２５と２６の X 線撮像条件を示す。 項 目 図番 X 線管電圧 X 線管電流 スライス厚（mm） 表１８ X 線撮像条件 条件 図２５ 90kV 70μ A 0.007041 ４４ 図２６ 90kV 50μ A 0.003355 図２５ 試作した HDFIT の接続部分の MPR 写真（１） 図２６ 試作した HDFIT の接続部分の MPR 写真（２） ４５ ① ② 図２７ X 線 CT スキャンデータを基にした 3 次元画像表示 今回の(株)島津製作所製マイクロフォーカス X 線 CT スキャン装置によるＨＤＦＩＴ嵌合部の観察では金バン プと半田の識別が明瞭にできていることから、写真１２～１５で示したような断面研摩観察に代わる評価方 法として使用可能と考える。特に、非破壊で嵌合状態を任意の角度から観察できる点は評価ツールとして 有用な機能である。また、コスト的な問題はあるが本装置をＨＤＦIT 量産時の品質モニターとして活用するこ とも考えられる。 ４６ 第４章 全体総括 既に第２章 市場ニーズの調査で述べたように、半導体 IC チップの高密度化、高機能化に伴い既存ワイ ヤ接続構造ではチップの動作速度に追従できない事態が起こりつつある。又、更なるシステムの高機能化 を実現するための高密度実装方式の模索が始まっている。こうした市場ニーズに対応した接続技術としてワ イヤ接続に代わりフリップチップ接続が有望視されている状況は第２章で述べた通りである。フリップチップ 接続では接続パスがワイヤ接続に較べ短いことから信号の伝搬特性が改善され高速化へ対応可能となる こと、接続に必要なエリアがチップサイズと同等となることから実装密度が向上するといった利点はあるもの の、あらゆる市場ニーズを全てカバーする夢の技術には程遠いものであると考える。例えば、現在ワイヤ接 続技術で実用化されているチップの積層構造(３D)をフリップチップ接続技術を用いて実現するのは極めて 困難な状況であったり、今後進展するであろう多ピン、ファインピッチ接続により発生する技術課題（位置合 わせの高精度化、基板コプラナリティ低下に伴う接続不良の発生、etc.）への展望も既存の工法では示され ていない、といったことなどが挙げられる。 こうした背景から将来に向けて既存フリップチップ接続技術で不足している機能の補完、今後進展してゆく 多ピン、ファインピッチ化へ対応可能な実装技術として、嵌合方式フリップチップ接続(HDFIT)を提案している。 今回の試作により嵌合方式フリップチップ接続構造は実現可能な構造体であることが実証されると同時に実 用化へ向けて開発すべきテーマも明確となった。今後、実用化へ向けて開発すべきテーマとして ① 微細パタン上への半田塗布工法の開発 ② 半田溶融、固化時に発生するせん断応力の解析及び対応策の検討 更に、今後進展するファインピッチ、多ピン化への対応として ③基板側嵌合電極(ピット)の微細加工技術の確立 が挙げられる。 HDFIT の最大の特徴は、チップと基板の電極接続部に嵌合構造を採用している点にある。接続部を嵌合 構造とすることにより ・ ・ ・ フリップチップ・ボンディング時の位置合わせに高い精度を必要としない 基板側の平坦度レベルが低い場合でも、基板側の凹凸の差を嵌合部で吸収可能である。 インターポーザ基板を使用することでチップ側に特殊な加工（ex. 貫通電極、etc.）を施すことなく容易 にフリップチップ接続による３D 構造が実現可能 と言った、他の工法では実現できない優位性を有した技術である。こうした優位点がチップ側のファインピッ チ、多ピン化が進展する IC チップや高密度、高機能実装基板への適用を可能とする技術と言える。今回の 市場ニーズ調査、サンプル試作を通じて HDFIT の開発目標および実用化へ向けての開発テーマが明確とな ったことから、次のステップでは今回の調査結果を踏まえて本格的な実用化開発を行う予定である。 ４７ 引用文献一覧 １）Electronic Journal 73th Technical Seminar 講演予稿集 p.9 ；電子ジャーナル ２）「民生機器向けフリップチップ接続技術開発」；FIND Vol.20 No.2/No.3 2002 ３）「積層メモリチップ技術開発プロジェクト 第１回分科会」資料；資料 5-3（2）、2007.11.27 ４）「ワイヤボンディングを使わない常温かしめ接続によって SiP 製造が可能」； Renesas EDGE、Vol.10, 2005.7 ５）「３次元システム・イン・パッケージ技術」； シャープ技法 第８３号、2002.8 ６）「第９章 WG7 実装」； 半導体技術ロードマップ専門委員会、平成１８年度報告 ７）「２００７年度版日本実装技術ロードマップ」； 電子情報技術産業協会、2007.6 ８）「キーデバイスを革新する超音波接合への取り組み」： 松下テクニカルジャーナル４９巻２号、2003.4 ９）「ＷＳＴＳ 2008 年秋季半導体市場予測について」； ＷＳＴＳ 日本協議会、平成 20 年 11 月 18 日 １０）世界半導体生産キャパシティ統計（ＳＩＣＡＳ）-2008 年第 3 四半期（7-9 月） １１）「世界の半導体関連製造装置の市場を調査」； ㈱富士経済 プレス・リリース、2008 年 2 月 19 日 48 成果報告書（概要版） プロジェクト名 フリップチップ実装技術の市場ニーズ調査及びサンプル試作（２０−０２） 背景・目的 及び目標 （背景） 現在、半導体チップと半導体パッケージ(或いは実装基板)間の電極接続には ワイヤボンディング技術が主に用いられている。ワイヤボンディングによるチップ 実装技術は多種多様な対象物にボンディング可能な汎用性とファインピッチ化 に対応した継続的な技術開発により、チップ接続技術の主要技術となっている。 しかしながら、半導体チップ側の更なるファインピッチ化、多ピン化、高速化の進 展に対応するには技術、経済性の両面からいくつかの課題が生じてきている。こ うした背景からワイヤボンディング接続技術に代る電子実装技術としてフリップ チップ・ボンディング技術が実用化されているが、ワイヤボンディングにとって代 わる主要実装技術とはなっていない。 フリップチップ・ボンディングが半導体チップ実装の主力技術となっていない背 景には、①半導体チップ側のファインピッチ、多ピン化に対する対応力に限界が ある、②実装チップ同士の積層化が難しく高密度実装(3D 実装)が出来ない。③ 電極間の接続に接触接続を使用しているプロセスでは、信頼性上適用に難点 が生じるアプリケーション分野がある(自動車用など)、等の課題が挙げられる。こ うしたフリップチップ接続技術の課題を解決する実装構造及びプロセスとして当 プロジェクトでは HDFIT の開発、実用化を提案している。 （目的及び目標） こうした背景を基に HDFIT が対象としている川下企業での電子実装技術高度 化の取組み状況、ニーズの調査・情報収集を行う。同時に、現有技術で製作可 能な HDFIT サンプルの試作を行い研究開発の方向性をより具体化させること、お よび川下企業から得られた情報を基に更に追加すべき研究開発テーマの有無を 検証する。 成果概要 本業務により、次のような成果を得ることができた。 川下企 業での電子 実装 技術高 度化 の取組み状 況調査を目 的に訪問した全ての 企業で、半導体の実装技術はワイヤボンディングからフリップチップ・ボンディングヘ移行 してゆくとの見方をしている。フリップチップ・ボンディングヘ移行する背景として ・チップ動作スピード高速化への対応 ・高密度、高機能実装への対応 ・システムの小型化 を挙げている事が判った。 現在のフリップチップ接続技術が抱える技術課題を解決し市場のニーズにこた えることが出来る実装構造及びプロセスとして当プロジェクトでは HDFIT の開発、 実用化を提案している。嵌合方式フリップチップ接続（HDFIT）デバイスの基本構造を 図１に示す。HDFIT では位置合わせ時のマージン拡大、基板側の平坦度レベル差吸収 を意図したテーパー状の掘りこみ型電極（ピット）を形成している。基板側に設けたピット 電極とチップ側に設けたスタッドバンプを嵌合、半田接続することでフリップチップ接続 構造を実現する。 図１ ＨＤＦＩＴの基本構造 ＨＤＦＩＴのサンプル試作及び解析結果から基板ピットとチップ側バンプの半田接続が確 認できた。このことから基板ピット部へチップ側電極であるスタッドバンプを嵌合し半田に より接続する HDFIT の基本構造は実現可能であることが今回の試作を通じて示された。 半田により接続された嵌合部の断面写真を図２に示す。 図２ ＨＤＦＩＴ嵌合部断面 本業務により、前述のような成果物を得ることができたが、これについては、今後、次 のとおり市場展開を行う。 今回の市場調査を通じて川下企業のニーズを直接聞く機会を得ることができた。調査 結果およびオーソライズされた機関から報告されている技術動向を基に HDFIT の実用化 開発目標値の設定を試みることができた。川下企業が新規技術やプロセスを採用する 第一の根拠はその技術が自社製品に適用可能なレベルであるか否かである。この第一 関門がクリアできることが明確となった次のステップでは、信頼性、品質、コスト、生産体 制、歩留まり、工完、等、量産を維持できる体制の実現が可能か否かの検証となる。 HDFIT の実用化に向けては、市場ニーズを踏まえた生産体制を考慮に入れた開発が必 要となる。 ＨＤＦＩＴの試作結果から得られた実用化に向けての開発課題は、微細ピット部へのク リーム半田塗布方法の確立である。特に、既存のディスペンス方式では技術的に塗布が 極めて困難であることが判ったことから新たな塗布方式の開発が必要である。 今回の試作で発生したスタッドバンプ破断の原因として半田溶融、凝固の過程で発生 する半田収縮により、本来スタッドバンプにより吸収されるべきせん断応力が過剰な半田 塗布により機能せず、チップとスタッドバンプ接続界面に応力が集中し破断に至るメカニ ズムが考えられる。さらには、フリップチップ・ボンダによるチップ加熱時、ボンドヘッドの 熱膨張によるθ方向の変位発生も考えられる。こうした破断メカニズムの検証には半田 塗布量の適正化を前提に加熱プロファイル、Z プロファイルの評価を次の開発段階では 行う必要がある。 連絡窓口 函館電子株式会社 （担当；伊早坂） 連絡先 tel 0138-41-0100 fax 0138-41-0178