t - JEITA

JEITA EDR-4704A
目
次
·····························································
2
·································································································
4
···················································································
4
······················································································
4
···································································································
6
1.
信頼性試験技術の動向と加速寿命試験の考え方
2.
半導体の信頼性理論
2.1 半導体信頼性の統計的考え方
2.1.1 信頼性，信頼度について
2.1.2 故障率について
··············································································
10
······························································································
10
2.2.2 信頼性における分布関数
····················································································
12
2.2.3 ワイブル分布とその応用
····················································································
12
················································
16
·······························································
20
········································································
26
2.3.1 初期故障の理由
·································································································
26
2.3.2 偶発故障の理由
·································································································
28
2.3.3 摩耗故障の理由
·································································································
30
····················································································
32
·······················································································
32
···········································································
32
·············································
34
···················································
38
··············································································
44
······························································································
48
·····································································
48
··································································································
50
····································································································
50
··········································································································
52
······························································································
54
·············································
54
3.2.1.2 湿度加速モデル／湿度加速係数
········································································
60
3.2.1.3 電圧加速モデル／電圧加速係数
········································································
62
··································································
62
2.2 ワイブル分布とバスタブカーブ
2.2.1 故障率のパターン
2.2.4 ワイブル分布がゲート酸化膜信頼性から導かれる例
2.2.5 バスタブカーブの各領域と故障率の検証
2.3 各故障期間における故障傾向の理由
2.4 試験結果に基づく寿命予測
2.4.1 信頼性試験と加速係数
2.4.2 指数分布に基づく寿命推定方法
2.4.3 ワイブル分布に基づく半導体の初期故障率の推定方法
2.4.4 スクリーニングを行った後の初期故障率推定方法
2.4.5 初期故障率推定方法のまとめ
2.5 長期試験の位置付け
2.6 加速性が認められない試験の位置付け
3.
加速寿命試験とは
3.1 加速試験の原理
3.2 加速モデル
3.2.1 アイリングモデル
3.2.1.1 温度加速モデル(アレニウスモデル)／温度加速係数
3.2.1.4 温度差加速モデル／温度差加速係数
(1)
JEITA EDR-4704A
3.2.2 ホットキャリアによる劣化モデル
········································································
64
3.2.2.1
DC 寿命の推定
································································································
66
3.2.2.2
AC 寿命の推定
································································································
66
3.2.3
Pch MOSFET の NBTI(NBTI：Negative Bias Temperature Instability)による劣化モデル
······················································································································
70
·······················································································
72
············································
76
·························································
78
·············································································
80
··································································
80
·····················································
84
····················································································
86
·······································································································
88
4.4.1 半導体デバイスのチップ温度
··············································································
88
4.4.2 半導体デバイスの実使用環境
··············································································
88
·····················
90
··································································
90
···········································································
90
·················································································
92
····················································································
92
···········································································
96
3.2.4
TDDB による劣化モデル
3.2.5
Al，Cu エレクトロマイグレーションによる劣化モデル
3.2.6 ストレスマイグレーションによる劣化モデル
4.
半導体における信頼性試験の実際
4.1 半導体デバイスの信頼性試験と故障分布
4.2 スクリーニングの扱い(スクリーニングの考え方)
4.3 推奨動作範囲と信頼性保証
4.4 想定市場環境
4.5 加速試験の実使用環境に対する加速性と効率的な加速寿命試験方法の検討
4.5.1 実使用環境に対する加速係数の計算例
4.5.1.1 温度・電圧加速寿命予測方法
4.5.1.2 温度差加速寿命予測方法
4.5.1.3 湿度加速寿命予測方法
4.5.2 効率的な加速寿命試験の考え方
······························································
100
···················································································································
104
······················································································································
112
4.5.3 グルーピングによる信頼性試験の簡略化
参考文献
解
説
(2)
JEITA EDR-4704A
電子情報技術産業協会技術レポート
半導体デバイスの加速寿命試験運用ガイドライン
Application guide of the accelerated life test for semiconductor devices
1.
信頼性試験技術の動向と加速寿命試験の考え方
近年の科学技術の進歩は，より一層エレクトロ
ニクス製品を，我々の身近なものにしてきている。
このエレクトロニクス製品のライフサイクルに着目した場合，短くなってきている場合もあれば，
場合によっては，より重要な用途に長期間使用される場合もあり，その用途の多様化，応用範囲の拡
大には昨今，目を見張るものがある。例えば，頻繁に買い替えが行われる携帯電話に代表される携帯
情報端末もあれば，苛酷な環境下でも長寿命が要求される車載機器に搭載されるエレクトロニクス部
品などもある。
これらエレクトロニクス製品には，ほとんど例外なく，多くの半導体デバイスが搭載されている。
半導体デバイスは多くの構成材料(シリコン，酸化膜，金属配線材料，絶縁膜など)からなり，今や 10 億
個以上のトランジスタとそれ以上の数の電気的接続点を持ち，そのチップを格納するパッケージも含
めると，膨大な規模のシステムを構成するものも登場している。ゲート絶縁膜の極薄膜化，high-k 材
料の採用，Cu/low-k といった配線／層間絶縁膜の改良，あるいは SiP，ビルドアップ基板といった高
密度実装技術など，微細化，高集積化，高速化，低消費電力化に向けた半導体技術の進歩も著しい。
このように複雑化した大規模システムになっても信頼性要求水準は従来と変わらないか，あるいはさ
らに厳しい信頼性を要求される場合もある。半導体デバイスは機械的部品に比較して，一般的には高
信頼性であるが，その半導体が搭載される機器と使用目的に応じた適正な信頼性保証が行われる必要
がある。
一方，従来から信頼性試験を実施する場合，それにかける時間，あるいはストレスのサイクル数が
規定されている場合でも，必ずしも技術的にその根拠が明確でない場合がある。例えば，高温動作試
験や高温高湿バイアス試験などの 1000 時間がその例である。
本来，信頼性を予測あるいは検証するために実施される加速寿命試験においては，試験時間や試験
サイクル数を設定するために，その加速対象となる故障メカニズムから適正な加速性を予測し，試験
条件と，想定される使用条件から計算される加速係数から適正な試験時間を見積もる必要がある。そ
の結果，試験時間や試験サイクル数が従来の「常識」から大幅に短縮できる場合もある。
加速対象故障メカニズムは大きく分けて，真性故障モード(固有モード：Intrinsic Mode)と非真性
故障モード(外因性モード：Extrinsic Mode)の二つのモードに大別できる。
- 1 -
JEITA EDR-4704A
真性故障モードは，デザインルールに則った，半導体デバイスに本来備わっている固有の摩耗故障
モードである。これに対し，非真性故障モードは，パーティクルなど固有の信頼性を阻害する外部誘
因による故障モードである。
真性故障モードは，比較的その故障分布が狭く，TEG(Test Element Group)などのレベルで，適正に
その寿命を予測することができる。これに対し，非真性故障モードでは，サンプリングにおいて信頼
性を阻害する外部誘因がそのサンプリング母集団にどの程度内在するかにより推定される故障率が大
きく異なる。
したがって，真性故障モードについては，少量サンプル・TEG レベルによる超高加速試験を実施する
ことで，その限界寿命を把握することができる。一方，一般的な初期故障に至る非真性故障モードに
ついては，大量サンプルが用意できれば短時間での評価が可能となる。
この大別して 2 極化した考え方を理解すれば，信頼性試験の短時間化，サンプルの少量化といった
高効率化が可能となる。
2.
半導体の信頼性理論
ここでは，半導体の信頼性を統計的に理解するために必要な理論，考え方
を示す。
2.1
2.1.1
半導体信頼性の統計的考え方
信頼性，信頼度について
信頼性は，JIS Z 8115「ディペンダビリティ(信頼性)用語」の定義
では，｢アイテムが与えられた条件の下で，与えられた期間，要求機能を遂行できる能力」で表され
る。さらに，その確率が信頼度と定義され，｢アイテムが与えられた条件の下で，与えられた時間間隔
(t1, t2)に対して，要求機能を実行できる確率」と表される。
上述の定義から明らかなように，信頼性を議論するうえで肝要なことは，“使用条件”，“期間”，“故
障”を明確にすることである。
注
故障：「アイテムが要求機能達成能力を失うこと」
(1) 使用条件
使用条件としては，半導体デバイスが機能を果たすために必然的に印加される電
流・電圧などの動作ストレス，及び外部から印加される温度やその変化・湿度・振動などの環
境ストレスが挙げられる。
どのような半導体デバイスであっても，極端に過酷なストレス下で動作させれば，短時間で，
要求された機能を果たすことができなくなる(故障してしまう)ことは明らかである。
(2) 期
間
期間，つまり時間のファクタを有することにより，信頼性は狭義の品質と大別され
る。このことより，信頼性は“初期品質の時間的維持”と表すことも可能である。
期間は，文字どおり時間の場合もあれば，対象によってはサイクル数などの時間に相当する量
を意味する場合もある。
- 2 -
JEITA EDR-4704A
(3) 故
障
故障には，機能が完全に失われる“破局故障”，機能が次第に低下して生じる“劣化
故障”，及び誤動作・接触不良などにより生じる“間欠故障”がある。このうち“劣化故障”
や“間欠故障”は判定が難しく，使い方や人によって異なる場合がある。そのために半導体デ
バイスがどのような状態になった場合，故障とするのかを明確に規定する必要がある。
2.1.2
故障率について
対象となるアイテムの信頼性を認識するためには，定量的な尺度が必要とな
る。半導体デバイスの場合には，信頼性レベルを表す重要な尺度として故障率が挙げられる。故障率
は，後述する故障密度関数及び信頼度関数で導かれ，時間の関数として定義されるが，簡易的に任意
の期間中の総動作時間及び総故障数で導かれる平均故障率を用いる場合がある。
以下，故障率関数と平均故障率について述べる。
故障率 λ(t )は，時間 t までに故障しなかったものが次の単位時間で故障する割合
(1) 故障率関数
として時間の関数で定義され，故障密度関数 f (t )と信頼度関数 R (t )で表すことができる。
ここで，故障密度関数 f (t )は，試料数 n における時間 t までの故障数を r (t )とすると次式で
定義される。
f (t ) =
r (t + Δt ) − r (t )
n→∞
n ⋅ Δt
Δt →0
lim
·························································
(1)
すなわち，図１の事例で示すように，故障時間のヒストグラムにおいて，試料数 n を無限大，
区間Δt を無限小としたときの連続的な時間の関数が f (t )である。
また，故障率 λ(t )を決定するもう一つの関数である信頼度関数 R (t )は，時間 t までに故障し
ない確率と定義され，故障密度関数 f (t )を用いて次式で表される。
∞
R (t ) =
∫ f (t )dt
········································································
(2)
t
よって，故障率 λ(t )は，上述の二つの関数を用いて次式で導かれ，「時間」の次元を有するこ
とになる。一般的に半導体デバイスの場合には，この値が非常に小さいので，単位は FIT (＝
10-9/h)を用いるのが一般的である。
λ (t ) =
f (t )
=
R(t )
− dR(t ) dt
=
R(t )
− d ln R(t )
dt
- 3 -
······································
(3)
JEITA EDR-4704A
市場におけるデバイスの故障率 λf (t )は，後述
する加速寿命試験の結果から推定するのが一
般的である。
f (t )
ここで，その試験における故障率加速係数を
Aλ 及び故障率を λ a(t )すると，λf(t )は次式で求
められる。
λ f (t ) =
(2) 平均故障率
λa (t )
···············
Aλ
(4)
本来，故障率とは，前述の故障
時間
図１
故障時間のヒストグラム(一事例)
率関数 λ(t )を意味するが，式(3)より，信頼度
関数 R (t )が既知でなければ，その値を求めることはできない。寿命データを後述するワイブ
ル分布などの確率紙にプロットすることにより，信頼度関数 R (t)(実際には，故障分布関数
F (t )：補足参照)を知ることができる場合があるが，常にそうであるとは限らない。そこで，
次式に示す，ある期間中の平均故障率を用いることが多い。単位は，故障率と同様に FIT が一
般的である。
平均故障率 ＝
総故障数
総故障数
＝
総動作時間 動作試料数 × 動作時間
·····························
(5)
また，市場における平均故障率を加速寿命試験から求める場合は，次式が用いられる。
市場の平均故障率 ＝
補足
総故障数
試験試料数 × 試験時間 × 加速係数
························
(6)
故障率 λ(t )，故障密度関数 f (t )，及び信頼度関数 R (t )は，半導体デバイスの信頼性に
おける重要な尺度であるが，これらの他に同様に一般的なものとして故障分布関数 F (t )
がある。これは，累積故障確率とも呼ばれ，時間 t までに故障する確率と定義され，信
頼度関数 R (t )とは次式の関係となる。
R(t ) + F (t ) = 1 ····································································· (7)
また，故障密度関数 f (t )を用いて次式で表される。以上の各関数の関係を図２，図３
に示す。
t
F (t ) = ∫ f (t )dt
····································································
0
- 4 -
(8)
JEITA EDR-4704A
F(t )
f (t )
R(t )
F (τ)
t ＝τ
t
図２
2.2
R (τ)
R (t )と F (t )の関係
図３
t
f (t )，R (t )，F (t )の関係
ワイブル分布とバスタブカーブ
2.2.1
故障率のパターン
一般的に，非修理系部品では，故障率が図４のような経時的な変化を示す。
この故障率曲線は，三つの時期に大別され，その形からバスタブカーブと呼ばれている。
(1) 初期故障期間
動作開始後の早い時期に，工程の不具合などの潜在的な欠陥に起因する故障
(非真性故障：Extrinsic Failure)が生じる。このときの故障率は，初期には高い値を示すが，
時間を経るに従い単調減少していくのが特徴であり，特に工程の立ち上がり時期には，それが
顕著である。
半導体デバイスでは，ウェハ工程の立ち上がり時期に所望する初期故障率を満足しない場合に
は，バーンインなどのスクリーニングを実施し，事前に欠陥を有する半導体デバイスを排除し
ている。また，半導体メーカは，スクリーニングとは別に，工程の不具合を改善することによ
り，初期故障率の要因となる欠陥を低減させることに努めている。それらの結果，出荷される
半導体デバイスは，図５のようなバスタブカーブを示すのが一般的である。
(2) 偶発故障期間
初期故障期間の後半から，潜在的な欠陥を有するデバイスが少なくなり，故障
率は減少しながらある値に収束する傾向を示す。このような時期から，材料・構造・プロセス
で決定されるデバイス固有の故障(真性故障)が多発する時期までを一般的に偶発故障期間と
呼んでいる。このときの故障率 λ は，偶発的な環境因子や人為的操作ミスなどによるデバイス
へのオーバーストレスなどによって支配される。
(3) 摩耗故障期間
偶発故障期間を十分経ると，真性故障(Intrinsic Failure)が生じ始め，デバ
イス固有の寿命を呈するようになる。この期間を摩耗故障期間と呼び，故障率は時間とともに
増加する。
- 5 -
JEITA EDR-4704A
偶発故障期
摩耗故障期
故障率 λ(t )
故障率 λ(t )
初期故障期
時間
時間
図４
2.2.2
バスタブカーブ(一般論)
信頼性における分布関数
図５
実際の半導体デバイスの故障率カーブ
製品の寿命は，必ず何らかの分布を有する。これは，半導体デバイ
スのような電子部品であっても，それを構成する材料，構造，プロセスに着目すると複雑なシステム
であり，信頼度を決定する各要素がばらつきを有するためである。さらに，実使用においては半導体
デバイスの動作による電源電圧の変動，自己発熱及び放熱の実装方法，外部から印加されるノイズな
どの環境的要因などがこれらばらつきの要因となる。
それ故に，製品の信頼性を議論する際には，母集団の寿命分布，すなわち故障分布関数を把握する
ことが重要となる。半導体デバイスの場合には，故障分布関数を記述する統計モデルは経験的に知ら
れており，一般的に，指数分布，対数正規分布，そしてワイブル分布が挙げられる。以下，多くの故
障モードに適用が可能であり，広く用いられているワイブル分布について述べる。
2.2.3
ワイブル分布とその応用
ワイブル分布は，スウェーデンの W. Weibull が 1939 年に機械の破
壊強度に対し提案し，1955 年には J. H. K. Kao が真空管の寿命に適用し，信頼性に広まるようになった
といわれている。
ワイブル分布は，指数分布をより一般化したモデルであり，信頼度関数 R (t )，故障密度関数 f (t )，
及び故障率 λ(t )は次式で表される。ここで，m は分布の形状を決める形状パラメータ，η を尺度パラ
メータ(特性寿命)，γ を位置パラメータという。
⎧⎪ ⎛ t − γ
R (t ) = exp⎨− ⎜⎜
⎪⎩ ⎝ η
⎞
⎟⎟
⎠
m
⎫⎪
⎬
⎪⎭
···········································································
- 6 -
(9)
JEITA EDR-4704A
m ⎛t −γ
f (t ) = ⎜⎜
η⎝ η
⎞
⎟⎟
⎠
m⎛t −γ⎞
λ(t) = ⎜
⎟
η⎝ η ⎠
m −1
⎧⎪ ⎛ t − γ
exp⎨− ⎜⎜
⎪⎩ ⎝ η
⎞
⎟⎟
⎠
m
⎫⎪
⎬
⎪⎭
·······················································
(10)
·················································································
(11)
m−1
m ＜1，m ＝1，1＜ m のとき，式(11)より故障率 λ(t )はそれぞれ減少関数，一定，増加関数となる。
すなわち，m を求めれば対象としている故障が，前述のバスタブカーブにおける初期故障期間，偶発故
障期間，摩耗故障期間のいずれに属するか判定することができる。
また，偶発故障期間の場合には，信頼度関数 R (t )，故障密度関数 f (t )，及び故障率 λ(t )は，(9)，
(10)，(11)式に m ＝1 を代入して次式となり，それらが指数分布に従うことが分かる。(ただし，簡略
化のために γ ＝0 としている。)
1
η
= λ とおくと，
R (t ) = exp(− λt )
····················································································
(12)
·················································································
(13)
·························································································
(14)
f (t ) = λ exp(− λt )
λ (t ) =
1
η
=λ
- 7 -
JEITA EDR-4704A
さらに，m ＝2 近傍では故障密度関数 f (t )が対数正
1.5
規分布，m ＝4 近傍では正規分布に近づく。
m =4
m =2
1.0
R(t )
図６に m ＝0.5，1，2，4 の場合の R (t )， f (t )，
η =1
γ =0
λ(t )を示す。
m =1
0.5
以上のようにワイブル分布は，m 値によって，バスタ
ブカーブの全領域を記述し，さらに，対数正規分布や
m = 0.5
0.0
0.0
正規分布も近似することが可能である。
0.5
1.0
1.5
2.0
t
それ故にワイブル分布が多くの信頼性データに適用
できるのである。
2.0
m = 0.5
最後に特性寿命 η と位置パラメータ γ について触れる。
R(t ) = exp(−1) ≒ 0.368
···········
f (t )
前述の(12)式で t ＝η とおくと次式となる。
1.5
(15)
m =1
m =4
η =1
γ =0
1.0
m =2
0.5
すなわち，特性寿命 η とは，信頼度が約 36.8％のと
0.0
0.0
きの寿命を示すことになる。
0.5
1.0
1.5
2.0
t
また，位置パラメータ γ は時間的なずらしであり，
5
開始時点が大きく異なるようなときに導入される。
4
なお，一般的に γ が寄与する場合が少ないことから，
第 3 章以降の議論では，γ ＝0 としてワイブル分布を取
λ(t )
なんらかの原因で観測の開始時点と故障メカニズムの
3
1
2.2.4
0
る例[1] ここではゲート酸化膜の TDDB(Time Dependent
m = 0.5
m =2
2
り扱う。
ワイブル分布がゲート酸化膜信頼性から導かれ
η =1
γ =0
m =4
0.0
m =1
0.5
1.0
1.5
2.0
t
Dielectric Breakdown)に対してワイブル分布が導出さ
図６
れる過程を示す。
ワイブル分布
まず，電圧印加されたゲート酸化膜が絶縁破壊する
一例としてのモデルを図７に示す。これは，modified trap to breakdown model といわれているもの
である。
- 8 -
JEITA EDR-4704A
Gate 電極
Communicating trap
Non-communicating trap
基板
図７
酸化膜のブレークダウン・モデル
酸化膜中に communicating trap と呼ばれるトラップが形成され，かつそれらがゲート電極から基板
にわたって連続した場合に酸化膜の絶縁破壊が起こるというモデルを考える。このモデルでは「最弱
リンクモデル」の考え方が適用でき，これからワイブル分布を導出することができる。
まず，酸化膜の断面を 3 次元で考え，それを単位長 a0 の格子点で分割した単位胞を考える。(図８)
Z
tox
a0
Y
図８
X
ゲート酸化膜を 3 次元的に単位胞に分割するモデル
酸化膜の厚さを tox とする。このうち 1 個の単位胞中に communicating trap が発生する事象を考え
てみる。酸化膜の単位体積あたりの欠陥密度を Nt と仮定して，
ω = Nt a 03
····························································································
(16)
で ω を導入すると，1 個の単位胞が破壊する(communicating trap が発生する)累積故障分布関数
Fcell(ω)は，
Fcell (ω ) = ω
··························································································
(17)
で表される。図８の Z 軸方向(電界が印加される方向)に単位胞の欠陥が n 個連続して発生するときに
酸化膜が破壊する累積故障分布関数 Fcoll(ω)は，
- 9 -
JEITA EDR-4704A
Fcoll (ω ) = [Fcell (ω )] = ω n
nn
·······································································
(18)
で表される。n は酸化膜厚 tox を単位胞格子長 a0 で割ると得られる。
n=
t ox
a0
································································································
(19)
MOS キャパシタの面積 A0 にわたってこの欠陥が生じないことが TDDB 試験で不良にならない条件であ
る。この場合，MOS キャパシタの信頼度関数 RBD(ω)は，
[
RBD (ω ) = 1 − FBD (ω ) = [1 − Fcell (ω )] = 1 − ω n
N
]
N
···········································
(20)
で表される。ここで，N は MOS キャパシタの面積内に含まれる単位胞の個数であり，
N=
A0
2
a0
·······························································································
(21)
である。ここで，
WBD ≡ ln[− ln{1 − FBD (ω )}]
[
]
······································································
= ln − N ln (1 - ω n )
(
と定義して， ln 1- ω
n
) ≈ −ω
n
(22)
の関係を用いると
WBD = ln (N ) + n ln (ω )
···········································································
(23)
となる。また，ω は時間の関数でありその関数を
ω (t ) = ω 0 t α
··························································································
(24)
と時間 t のべき乗で仮定する。α は定数であるが ω0 は TDDB を行う際のストレス条件に依存する。これ
を WBD の式に代入すると
(
WBD = ln (N ) + n ln ω 0 t α
)
= ln (N ) + n ln (ω 0 ) + nα ln (t )
································································
(25)
が容易に得られる。これは前節において示したワイブル分布と同じ形である。ここで，ワイブル分布
における形状パラメータ m は，
m = nα = α
t ox
a0
····················································································
(26)
で表すことができる。これは酸化膜厚が薄くなると，それに比例して形状パラメータ m が小さくなる
ことを示している。
2.2.5
バスタブカーブの各領域と故障率の検証
半導体デバイスはその開発時に信頼性試験を行って
その信頼性(故障率)を確認した後，市場に出荷される。信頼性試験については，｢4. 半導体における
信頼性試験の実際」を参照のこと。
- 10 -
JEITA EDR-4704A
信頼性試験を行う場合，その試験がバスタブカーブのどの部分を対象にするのかを把握して，合理
的な時間とサンプル数で試験設計すべきである。半導体は使用される時間の大部分を初期故障期間で
過ごし，その後摩耗故障期間に入って寿命をむかえる。初期故障と摩耗故障ではその評価法が異なる
ので以下にその評価・検証法の違いを述べる。
(1) 初期故障率の検証
半導体デバイスはウェハプロセスが終了した後に電気的特性を試験するた
めにプローブテスト(一部にはストレス試験が含まれる場合がある)が行われる。このテストの
先頭時から既に初期故障の一部が除去され始めている。この試験が完了した後パッケージ工程
に進み，パッケージ後にまた試験が行われ，製品によってはバーンインによるスクリーニング
が行われる。バーンインは「4.2 スクリーニングの扱い」で詳しく述べるが，高温，高電圧に
よって加速を行いこの段階で所定の信頼性レベルを満足するまで初期故障を除去するものであ
る。その後，市場に出荷されて後およそ 3 か月から 1 年の範囲内で一般的に初期故障率を求め
ている。この評価はプローブテストの段階から各テストにおける不良をテスト時間ごとに収集
すればワイブルプロット上で直線に乗るはずである。一方，プローブテストでこのような評価
を行った場合，一般的にパラメータ m は 0.1 以下となるがバーンインのみで評価してプローブ
テストの結果を考慮しないと m は 0.1 よりも大きくなる。図９にプローブテストからバーン
インまでの結果から初期故障(この図では出荷後 1 年)の見積もり方を例示した。プローブテス
ト-n は n 番目のテストという意味。信頼性試験の評価対象時間はこの図の時間軸では出荷後に
相当する。また，半導体デバイスの一般的な使用期間は初期故障期間と考えられ，信頼性試験
の一項目として行われる高温動作試験(HTOL)の結果もこのワイブルプロット上に乗る。ただし，
HTOL は初期故障の評価そのものを目的とするわけではない。
半導体メーカはプローブテスト，最終出荷試験，場合によってはその後バーンインを行い，そ
のデータから出荷する製品の初期故障率を把握，保証している。
初期故障率の見積もりは出荷後，例えば，1 年間あるいは数か月内において発生を予想できる
累積故障確率，平均故障率もしくは瞬間故障率で行う。具体的な算出法は 2.4 を参照のこと。
- 11 -
JEITA EDR-4704A
Weibull では m ＜1 の領域にすべて入る
使用寿命(例10year)内に故障する
故障(ppm or ％)
EFR
F (t )
出荷時にスクリー
ニングされてこの
分は出荷されない
1yr
市場での使用
顧客への出荷
バーンイン
出荷時テスト
プローブテスト
プローブテスト
プローブテスト
H
T
O
L
- - -
1
1
yr
E
F
R
2
3
加速係数をかけた時間
図９
(2) 摩耗領域故障率の検証
プローブテストからの初期故障評価
摩耗領域の検証法はプロセス信頼性試験で行う場合とプロダクト信頼
性試験の一部として行う場合がある。詳細は，｢4. 半導体における信頼性試験の実際」を参照
のこと。プロセス信頼性試験はそのプロセスの限界を評価するため摩耗領域の寿命データをと
る。その寿命は一般的には累積故障確率 0.1％となる時間である(累積故障確率の数値は場合に
よる)。このプロセスを使った製品の寿命がプロセス信頼性試験のデータから得られる寿命を
上回ることはない。一方，プロダクト信頼性試験ではその試験中に摩耗領域に入らないことの
検証を行うことが主眼になり，必ずしも直接寿命データをとる必要はない。
摩耗領域で累積故障確率が，例えば，0.1％になるまでの使用時間を耐用寿命という。一般の
半導体製品では通常の使用環境で摩耗故障期間に入ることがないように設計され，摩耗故障期
間は十分な時間経過の後現れることを確認して耐用寿命を評価する。バスタブカーブで初期故
障期間から摩耗故障期間に至るまでの故障率の概念を図 10 に示す。
- 12 -
JEITA EDR-4704A
故障率
耐用寿命（例：１０年）
初期故障領域
摩耗故障領域
初期故障率算出期間
例えば3か月以内に
発生した故障数を
もとに初期故障率
を算出
時間
図 10
2.3
各故障期間における故障傾向の理由
バスタブカーブと故障率
半導体などの電子部品の故障率は 2.2 項で述べたように初
期故障期間，偶発故障期間，摩耗故障期間からなるバスタブカーブを描くといわれている。
初期故障期間では故障率は時間とともに減少，偶発故障期間では時間に関係なくほぼ一定，摩耗故
障期間では時間とともに増加することが特徴である。そのバスタブカーブになる理由は以下のように
考えることができる。
2.3.1
初期故障の理由
半導体は微細で複雑なため，製造時に生じる欠陥の影響を受けやすい。その
ため，製造の最終段階で，必要とする特性・機能を持った良品を選び出す選別作業を行っており，そ
の良品率を歩留りと呼んでいる。選別時は可能な限りの項目について測定し，良品を選び出している
が，選び出した良品の中には，その時点でその検査項目に影響しない欠陥が内在している場合がある。
歩留りが高い場合は，良品が欠陥を内在する可能性は低く，歩留りが低い場合は欠陥を内在する可能
性が高い。そして，欠陥を内在している半導体を使用している過程で，その欠陥が原因となり故障す
ることがある(外因性モード：Extrinsic Mode)。
このような，欠陥を持った良品が製造ロット中に少量含まれている場合は，故障率は時間とともに
減少する。その理由は，欠陥を持った半導体が故障して取り除かれると，欠陥のない故障の可能性の
低い半導体が残るためである。このような場合は，ワイブル分布の形状パラメータ m が 1 未満となる。
- 13 -
JEITA EDR-4704A
具体的には，図 11 のように，製造ロット中に欠陥を持った良品が少量混ざっている場合，それを使
用した電子機器が稼働中に故障したときに，修理(部品交換)により不良となった半導体が取り除かれ
ていくため，高信頼性の半導体が残ることから理解できる。
半導体の製造ロット
の集合
故障
故障
欠陥
故障
個々の半導体
半導体製造直後
図 11
一定期間使用後
(欠陥を持っている半導体が
故障して除去される)
長期間使用後
(欠陥のない半導体が残る)
初期故障期間における半導体製造ロットの故障過程
したがって，このような故障に対しては，製造中に生じる欠陥の低減活動が主要な対策となるが，
可能な場合は欠陥に影響されない構造に設計変更する対策方法も考えられる。
一方，バーンインのように半導体を比較的厳しい条件で稼働させて欠陥を持ったものを予め故障さ
せ，選別作業で除去するスクリーニング手法がある。それは半導体の初期故障期間を出荷前に消費さ
せることを意味し，出荷後の初期故障の影響を低減することができる。スクリーニングは，上記の欠
陥低減活動の効果が十分に出てきた場合は，緩減又は廃止することができる。
2.3.2
偶発故障の理由
製造時の欠陥に起因する故障率は減少型になるが，欠陥が軽微な場合は故障
率が一定の指数分布に近づく。また，スクリーニングにより欠陥を持った半導体を除去できれば，そ
の後の故障分布は指数分布になる。しかし，スクリーニングにより比較的短期間で故障するものを取
り除いた後も軽微な欠陥を持つものは依然として残っている場合があり，長期間使用する過程でこれ
らが故障に至る。この故障率は減少型の初期故障に分類することができる。
厳密な意味で故障率が一定になるのは，α 線によるメモリのソフトエラー，電気的オーバーストレス
(EOS：Electrical Overstress)などを原因としたものが考えられる。図 12 のように，これらのオー
バーストレスは偶発的に生じるため，故障率は一定になる。したがって，故障率はその半導体のオー
バーストレスに対する耐性(半導体の基本仕様に依存する)により異なってくるものと考えられる。
故障率が一定の場合，ワイブル分布の形状パラメータ m は 1 となり，故障率関数は指数分布に一致
する。
- 14 -
JEITA EDR-4704A
半導体の製造ロット
の集合
オーバーストレス
(偶発的に発生)
故障
故障
個々の半導体
半導体使用中
(故障率は一定)
図 12
2.3.3
摩耗故障の理由
更に継続使用中
(故障率は一定)
偶発故障期間における半導体製造ロットの故障過程
欠陥がない半導体であっても，最終的には全ての半導体は故障に至る。これ
は，半導体の本質的な耐久性(寿命)が尽きることにより故障するものである(固有モード：Intrinsic
Mode)。図 13 のように製造時のばらつきや使用時のストレスの違いにより故障までの時間は個々に異な
るが，どれも次第に寿命が尽きてくるため，次第に故障率が増加してくることが分かる。
一般に，半導体の摩耗故障は想定使用期間よりも長く設定されており(数十年～数百年)，半導体の
基本仕様に依存する。これらの耐久性は各種信頼性試験により確認される。また，故障率増加型の場
合は，ワイブル分布の形状パラメータ m は 1 を超える。さらに，摩耗故障の場合(1＜ m の場合)は，少
量のサンプル(例えば，数個～数十個)で半導体が実使用上期待される寿命の数倍～数百倍に相当する
耐久性試験を実施することで，実使用期間内に十分に故障率が低くなることを故障率関数から確認で
きる。
故障
半導体の製造ロ ッ ト
の集合
半導体の製造ロ ッ ト
の集合
故障
個々の半導体
故障
故障
長期間使用後
図 13
さらに長期間使用後
(ほとんどが磨耗し，
故障寸前
摩耗故障期間における半導体製造ロットの故障過程
- 15 -
JEITA EDR-4704A
2.4
2.4.1
試験結果に基づく寿命予測
信頼性試験と加速係数
信頼性試験結果から故障率を求めるためには，実使用環境に対する試
験の加速係数が必要である。試験時間と加速係数の積が想定している実使用環境における稼働時間で
あるが，各故障は，それぞれ異なった物理，化学的反応により起こるため，故障モードにより加速係
数は異なってくる。したがって，同じ試験であっても故障モードごとに加速係数が異なるため注意が
必要である。プロセス信頼性試験では，主に特定の故障モードの寿命を推定するため，個々の加速係
数を用いる。プロダクト信頼性試験では，複数の故障モードに対して寿命が保証できることを確認す
るため，平均的な加速係数を用いて必要な時間，信頼性試験を実施する。詳細は，3 章で紹介する。
2.4.2
指数分布に基づく寿命推定方法
現在，半導体メーカからの半導体出荷時は，スクリーニング
などにより初期故障の多くが除去されていることを前提に，指数分布に基づいて故障率を式(27)のよ
うに求めている。ここで求まる故障率は図 14 のように 0 時間～(試験時間×加速係数)までの平均故障
率である。
実際は，試験で摩耗故障が発生しない場合は故障率が減少する初期故障期間と考えることが妥当な
ため，初期の故障率は式(27)で求まった値よりも高く，｢試験時間×加速係数」経過時点の故障率は求
まった値よりも低いことがいえる。
故障率
λ(t )
平均故障率＝総故障数／(試験試料数×試験時間×試験の加速係数)
試験時間×加速係数
指数分布に基づいて求めた故障率
時間
図 14
·················
t
指数分布に基づいて求めた故障率と実際の故障率推移の関係
- 16 -
(27)
JEITA EDR-4704A
一般に，試験は数十個のサンプルで行われ，そのサンプル数は摩耗故障に対しては十分(もっと少な
くてもよい)であるが，初期故障捕捉には十分とはいえない。したがって，式(27)で故障率を求める場
合は，同じ製造工程・製造仕様で製造される他の品種の試験データも合算して精度を上げるなどの工
夫が必要である。
寿命分布が指数分布の場合は故障率が一定になるので故障率 λ と平均故障寿命(Mean Time To
Failure：MTTF)とは λ＝1/MTTF の関係になる。しかしながら半導体デバイスの場合，この MTTF という
概念には通常意味がない。その理由は半導体デバイスが平均故障寿命まで使われることはほとんどな
いからである。例えば，故障率が 100FIT の場合，その MTTF は単純に逆数をとって 1/1×10-7＝107 時間
という長大な時間になる。このような長時間使われる製品はないし，プロセス信頼性試験からの耐用
寿命の設計が 10 年以上を目安にしていることが多いため 107 時間まで指数分布に乗らないからである。
ただし，LSI を一つのシステムに多数個搭載するような場合は，一個の LSI の信頼性が高くても全体の
信頼性が確率的に低下する。このような場合には MTTF の計算をする場合があるが，その運用には注意
が必要である。
2.4.3
ワイブル分布に基づく半導体の初期故障率の推定方法
ワイブル分布では，故障率は式(11)で
表すことができる。したがって，試験データをワイブル確率紙にプロットすることにより m，η を求め
れば，稼働時間 t における故障率を求めることができる。その際に用いる η の値は，試験データから
求めた η 値と試験の加速係数の積となる。
プローブテストも含めたストレス試験結果にワイブル分布を適用して初期故障率の推定を行うと効
率的であり，この方法によるとバーンインで評価するよりも小さい m 値が得られる。通常，バーン
インはソケット，ボードなどの費用がかかるのでこれらの費用をかけずに可能な限り簡単に信頼性予
測ができることが望ましい。
プローブテストの結果を用いないときはバーンインの結果を用いる。m と η をワイブル解析から求め
ることができれば，スクリーニング後(出荷後)の信頼性を予測することが可能になる。
以下に高温でプローブ・ストレス・テストを行ってからバーンインを実施してワイブル解析を行っ
た例を示す。ここで用いたテスト条件と加速係数を決めるためのパラメータを以下に示す。
表１
項
目
プローブ通常テスト
テストとバーンインの条件
条
件
―
プローブ高加速テスト
条件 A
バーンイン
125℃
追加バーンイン
125℃
備
このテストは信頼性不良
としてカウントせず
ストレス印加 9 回
加速係数の仮定は Ea＝0.6eV，実稼働条件仮定：60℃，2.5V である。
- 17 -
考
JEITA EDR-4704A
表２
試験項目と加速係数
試験項目
加速係数
加速時間
プローブ高加速テスト
40953 倍
80.19 時間(9 回)
バーンイン
23736 倍
2933.29 時間
追加バーンイン
23736 倍
1977.923 時間
表３ 実使用時間と累積故障確率
実使用時間(h)
累積故障確率
0.239
0.031429
0.592
0.036000
1.399
0.038286
2.776
0.039143
5.290
0.041429
11.217
0.043714
22.832
0.046571
45.823
0.048000
80.190
0.049429
3013.480
0.062240
4991.403
0.063308
-2.7
-2.8
125C Burn in data
-2.9
InIn(1/R)
-3
m=0.068
-3.1
-3.2
85C Probe stres data
-3.3
-3.4
-3.5
10-1
100
101
102
103
104
105
実使用時間(h)
図 15
プローブストレス試験とバーンイン結果から得られたワイブルプロット
- 18 -
JEITA EDR-4704A
図 15 に示すようにプローブで加速(ストレス)試験を複数回行うことによってその段階で信頼性予測
が可能になり，また，このデータからプローブテストのみでもスクリーニング効果があることがわか
る。この手法を使えばコストのかかるバーンインによる信頼性予測を行う必要がなくなる場合もある。
この時点でスクリーニングの効果が十分でないと判断したときはバーンインを追加で行うようにす
ればよい。また，信頼性の予測時にはバーンインを実施したときの故障のメカニズムが変わってはい
けない。
2.4.4
スクリーニングを行った後の初期故障率推定方法
スクリーニングを一定時間 t1 行ったときに，
その時点までに発生した故障を取り除いた後の信頼性予測は以下のように行うことができる。
スクリーニング時間 t1 後の確率密度関数を f (t：t1)とすると，
f (t + t1 )
R(t1 )
f (t : t1 ) =
················································································
(28)
が成り立つ。R (t1)は時間 t1 までの信頼度である。ワイブル分布を用いるとき，確率密度関数 f (t )は，
f (t ) =
mt m−1
η
m
e
−
tm
ηm
··················································································
(29)
で表される。また，スクリーニング時間 t1 後の確率密度関数は式(28)に代入すると下記のようになる。
m(t + t1 ) m−1
f (t : t1 ) =
ηm
⎛ (t + t1 ) m − t1m ⎞
⎟
⋅ exp⎜⎜ −
m
⎟
η
⎠
⎝
·············································
(30)
これらから，スクリーニング t1 後の累積故障確率 F (t：t1)は，
⎛ (t + t1 )m − t1m ⎞
⎟
F (t : t1 ) = 1 − exp⎜⎜ −
m
⎟
η
⎠
⎝
·······················································
(31)
で表すことができる。故障率 λ(t：t1)は以下のようになる。
λ (t : t1 ) =
f (t : t1 )
R(t : t1 )
m(t + t1 )
m −1
=
········································································
ηm
実際に得られたデータをもとに以下に説明する。
- 19 -
(32)
JEITA EDR-4704A
表４
項
テストとバーンインの条件
目
条
件
累積故障確率
プローブ通常テスト
条件 A
1.0 秒
0.0200
プローブ高加速テスト
条件 B
2.0 秒
0.0250
バーンイン
125℃
8 時間
0.0340
追加バーンイン
125℃
4 時間
0.0345
加速係数の仮定は Ea＝0.6eV，実稼働条件仮定：55℃，5.0V である。
表５
試験項目と加速係数
試験項目
加速係数
加速時間
プローブ通常テスト
4.4 倍
4.4 秒
プローブ高電圧加速テスト
4044 倍
2.25 時間
バーンイン
8787 倍
70296 時間
追加バーンイン
8787 倍
35148 時間
このデータをワイブルプロットすると図 16 になる。バーインまで含めてうまく直線に乗っているこ
とがわかる。このワイブルデータ(m ＝0.03，η ＝4.86E＋53)を用いて EFR の見積もりを行う。
-3.00
lnln(1/R)
-3.50
m=0.03
η=4.86E+53
-4.00
-4.50
10-3
10-1
101
103
105
実使用時間(h)
図 16
プローブ・ストレス・テストとバーンイン実施例
- 20 -
JEITA EDR-4704A
バーンインを行わずにプローブでのスクリーニングだけで出荷した場合の故障率は，
λ(t) =
(
)
0.03 t + (2.25 + 1.22 ×10−3 )
(4.86 ×10 )
0.03−1
53 0.03
·····················································
(33)
= 7.354 ×10−4 (t + 2.251)
−0.97
で表される。この場合の瞬間故障率 λ を時間の関数としてプロットしたのが図 17 である。
一方，8 時間のバーンインを行った場合も同様にして瞬間故障率を計算できる。その場合 t1 として
バーンイン時間×加速係数を用いる。計算結果を図 18 に示す。バーンインを行うことによって故障率は
低下し，バーンイン時間を実動作時間に換算したのと同じ程度の時間まで故障率一定の期間が続き，
その後故障率は減少する。
10-3
10-4
λ(t )
10-5
10-6
10-7
10-8
1
10
100
1000
104
実使用時間(h)
図 17
プローブテストのみで出荷した場合の瞬間故障率推移
- 21 -
105
JEITA EDR-4704A
16E-9
Failure rate
14E-9
12E-9
m=0.03
η=4.86E+53
10E-9
8E-9
6E-9
1
10
100
1000
104
105
Time (h)
図 18
2.4.5
バーンインを 8 時間行って出荷した場合の瞬間故障率推移
初期故障率推定方法のまとめ
初期故障率を推定する方法を述べてきたが，ここでその比較を
行う。なお，初期故障の単位として FIT(故障率)と ppm(累積故障確率)を用いて表現する方法があるが
どちらを用いてもよい。
a)
平均故障率からある期間中の初期故障率を推定する方法
例えば，ある時間のバーンイン中に
発生した故障数を用いて所定の(1000 時間など)期間中の初期故障率推定する場合は下記のとお
りである。
1000 時間内の平均初期故障率は，
平均故障率＝(総故障数／試験試料数)／(1000 時間×試験の加速係数)
·······
(34)
で推定できる。
b)
ワイブル分布を用いてある期間中の初期故障率を推定する方法
この場合は故障率と累積故障
確率は時間の関数として表されるので，例えば，1000 時間という期間内の累積故障確率を示せ
ばよい。故障率は時間とともに減少するので時間の関数としてのデータを示すことになる。
例えば，m ＝0.03，η ＝4.86E＋53 で，8 時間のバーンインを行った後での瞬間故障率と平均故障
率の違いを比較する。バーンインを行った後の瞬間故障率 λ(t )はある時間までほとんど一定
(14.4 FIT)と見積もれる(図 18)。
一方，累積故障確率は時間とともに増加して実動作 1000 時間で 14.0ppm である。この累積故障
確率から 1000 時間内での平均故障率を計算すると
平均故障率＝14.0E－6/1000＝14.0FIT
となり，スクリーニングした後は瞬間故障率と平均故障率の差はほとんどない。
- 22 -
JEITA EDR-4704A
一方，同じ m ＝0.03，η ＝4.86E＋53 のパラメータを持つ例でバーンインなし，プローブのみの
スクリーニングで出荷した場合の瞬間・平均故障率をそれぞれ比較する。
図 19 にその様子を示す。
10-4
m=0.03
η=4.86E+53
瞬間故障率の推移
10-5
λ(t)
1000hで平均故障率5000FIT
10-6
10-7
0.1
5000hで平均故障率1300FIT
1
10
100
1000
104
実動作時間(h)
図 19
瞬間故障率と平均故障率
瞬間故障率が常に減少し続けている場合を例にとる。一方，例えば，1000 時間内に発生する故
障数(0.5％)から計算すると平均故障率は，
平均故障率(1000 時間)＝0.005/1000＝5000FIT
となる。1000 時間においての瞬間故障率は 900FIT なので，この場合は，平均故障率＞瞬間故障率
となる。5000 時間での計算も同様であり，平均故障率(5000 時間)では 1300FIT であるが，この
期間内においても故障率は減少し続けるため，平均故障率＞瞬間故障率となる。平均故障率を
使っていたほうが故障率は高く見積もられるので安全サイドともいえるが，実力は瞬間故障率
で推移する。
c)
ある期間中の累積故障確率(ppm)を推定する方法
FIT ではなくて ppm で EFR を定義する例を示
す。先に示したものと同じ m ＝0.03，η ＝4.86E＋53 のパラメータを持つ例に対してバーンイン
を行った後の累積故障確率 F (t )を図 20(8 時間バーンイン後)として示す。例えば，1000 時間経
過後に EFR は累積故障確率として 14ppm であると見積もれる。もちろんここでの ppm 値を 1000
時間以外の時間で定義してもよい。
- 23 -
JEITA EDR-4704A
102
F(t )ppm
103
104
m ＝0.03
η＝4.86E＋53
10-1
10-2
1
10
100
1000
104
実動作時間(h)
図 20
2.5
長期試験の位置付け
EFR を累積故障確率(ppm)で推定する場合
一般に，耐久性試験は加速性を加味すると使用期間の数倍～数百倍の時間
に相当する。それは，摩耗故障が使用期間内に起こらないことを確認するのに十分な時間であるため，
さらに，試験時間を 2～3 倍に延ばしても使用期間内の故障率確認の観点からは意味がないことがいえ
る。
半導体の基本構造，製造プロセスの基本仕様の変更がない限り，摩耗故障(半導体の本質的な故障)
の発生傾向は大きく変化することはないと考えることができるため，使用期間の数倍に相当する長期
試験は一度確認しておけばよいことを意味する。実使用期間に対して数倍～数百倍の期間に相当する
試験の場合は，仮に寿命が半分になっても十分なマージンがあるため，他の製造ロットによる長期試
験の繰返しは，使用期間内の故障率推定の面から大きな意味がないことがいえる。
2.6
加速性が認められない試験の位置付け
加速性が認められない試験(フィールドとの相関が認め
られない試験)は，実使用環境に実在しないストレスを加え，実使用環境で発生しない故障を作り出す
ものであり，実使用環境における故障率推定の観点からは意味がない。したがって，その試験で発生
した故障の原因をコストをかけて対策することは半導体の信頼性向上の観点からは無駄といえる。
加速性が認められない試験方法の例としては，飽和型蒸気加圧試験(プレッシャークッカー試験：
PCT)や，中空パッケージを対象とした衝撃試験及び遠心加速試験をプラスチックパッケージに適用す
る例などがあり，EIAJ ED-4701 では，飽和型蒸気加圧試験の廃止や適用範囲の明確化などを行ってい
る。
- 24 -
JEITA EDR-4704A
3.
加速寿命試験とは
3.1
加速試験の原理
信頼性試験は，実使用時に半導体デバイスが受ける可能性のあるストレス
(表６参照)を模擬した試験条件で行うが，条件によっては故障発生までに長時間を要するか，あるい
は限られた試験時間内では故障発生しない場合が多い。このため，実使用時に比べて厳しいストレス
を加えてデバイスの劣化を加速することにより，実使用での寿命予測，故障率予測及び評価時間の短
縮を目的として加速試験を実施する。
加速試験の加速性は，その故障メカニズムによって異なるので，加速試験を実施する場合には，加
速による故障モード，故障メカニズムが変わらないということを前提として加速ストレスを選定しな
ければならない。過度の加速条件は，発生する故障メカニズムが変わってしまう可能性があるので十
分な注意が必要である。なお，加速試験では，一般に初期故障及び摩耗故障期間の故障発生を加速し
て試験していることになる。
加速試験には，次の二つの方法がある。
・定ストレス法
：試料に一定のストレスを複数水準で印加し，故障時間の分布を測定する方法。
・ステップストレス法：試料に印加するストレスをある一定時間ごとにステップ状に増大させ，ど
のステップのストレスで故障が発生するかを観測する方法。
この両試験方法を単独あるいは組み合わせて実施する。そして，この試験の加速性を用いて試験結
果からデバイスの寿命予測又は故障率予測を行う。
なお，ステップストレス法は，定ストレス法と結果が一致しない場合があるので，十分な注意が必
要である。
また，加速試験方法によっては，デバイスの故障限界を把握することができる場合があり，このと
きは限界試験ともいわれる。この限界試験は，寿命の限界の他に，機械的強度や電気的サージ，過負
荷に対する破壊耐量を知るためにも実施される。
代表的な加速試験方法として，温度による加速試験方法がある。この加速試験方法を例として，図 21
に定ストレス法とステップストレス法の関係を示す。図において，ステップストレス法の各ステップ
を結ぶ線(破線)は寿命限界線に平行に引いてあり，前段ステップでの劣化が順次累積していくことを
示している。通常のステップストレス試験では，この前段のステップによる劣化を無視できるように
ステップ間隔をとり，試験結果の検討を容易にしている。酸化膜の絶縁耐圧測定試験は，このステッ
プストレス試験の代表であり，定ストレス試験である TDDB 試験との間で図 21 に示すような相関関係
が得られることになる。
- 25 -
JEITA EDR-4704A
表６
半導体デバイスが受ける主な環境ストレスと動作ストレス
環境ストレス
動作ストレス
湿度及びその変化
天
雨，水
電 磁 気
温度及びその変化
風
熱
雷
圧力(低圧，高圧)
ストレスの形
電圧
連続か断続か
電流
時間の長さ
サージ，ノイズ
回数の多さ
電界，磁界
繰返し速度
温度上昇
周期性
局部発熱
ストレスの重複
然
塵，ごみ
ストレスの変化
かび，微生物
速度
放射線
ストレスの加わる順序
電磁波
腐食雰囲気
人
はんだ付け
溶剤
工
衝撃，落下
振動，共振
引張り，曲げ
定ストレス法による故障判定
１／T K（温度）
（故障分布）
温度に対する寿命限界線
ステップストレス法による故障
判定
lｎ t （時間）
図 21
3.2
加速モデル
加速試験(定ストレス法とステップストレス法)
加速試験によって得られたデータを解析するにあたり，種々の加速モデルが提案さ
れている。ここでは，その代表的なモデルについて説明する。
- 26 -
JEITA EDR-4704A
3.2.1
アイリングモデル[2]
温度，電圧ストレスや機械的なストレスの影響も考慮した故障モデルと
して，アイリングモデルがある。アイリングモデルの(化学)反応速度 K は次式で表される。
K
⎛ kT
= A⎜
⎝ h
⎞
⎟ ⋅ exp
⎠
−
Ea
kT
⋅ exp
⎧
D
⎛
⎨ f ( s ) ⋅⎜ C +
kT
⎝
⎩
⎞ ⎫
⎟ ⎬
⎠ ⎭
················
(35)
································································
(36)
ただし，A，C，D ：定数，
Ea
：活性化エネルギー(eV)，
k
：ボルツマン定数
T
：絶対温度(K)，
h
：プランク定数，
f (s)
：温度以外のストレス s の関数
8.617×10-5(eV/K)，
ここで，
D
⎛k⎞
、F = C +
A⎜ ⎟ ＝ Λ ，
， f ( s ) = ln s，
kT
⎝h⎠
とおけば，T の狭い領域で上式は近似的に
K
= Λ Te
−
Ea
kT
s
F
と表すことができる。
アイリングモデルの各加速因子(温度加速因子，湿度加速因子，電圧加速因子，温度差加速因子)ご
との加速モデルと加速係数について，3.2.1.1～3.2.1.4 に説明する。
3.2.1.1
温度加速モデル(アレニウスモデル)／温度加速係数
半導体デバイスは，物質の表面的な化
学的，物理的変化を利用したものであり，デバイスにとって有害な化学的，物理的反応が進み，ある
限界に達すると故障が起こるという反応論モデルが一般に用いられている。そして，半導体デバイス
にかかる電気的，熱的，機械的ストレスの中では，半導体デバイスは温度に対して最も敏感である。
この温度ストレスによる反応速度の依存性はアレニウスによって見出され，アレニウスモデルとして
半導体デバイス分野に広く活用されている。
アレニウスの経験的化学反応速度論では，その反応速度 K は次式で表される。
⎛ Ea ⎞
K = A ⋅ exp ⎜ −
⎟
⎝ kT ⎠
······································································
ここに，A ：定数，
Ea ：活性化エネルギー(eV)，
K ：ボルツマン定数 8.617×10-5(eV/K)，
T ：絶対温度(K)
- 27 -
(37)
JEITA EDR-4704A
化学反応では，図 22 に示すように，正常状態から
劣化状態へ進む過程のその途中にエネルギーの壁が
Ea(活性化エネルギー)
あり，それを乗り越えるためには，必要なエネル
ギーが外部より供給されなければならない。このエ
ネルギーの壁を活性化エネルギーと呼んでいる。
この式を用いて，寿命 L が反応速度 K に逆比例す
正常状態
ると仮定すれば，基準状態(例えば，標準使用条件)
での温度，寿命をそれぞれ T1，L1，加速状態でのそれ
劣化状態
らを T2，L2 とすると，温度による加速係数 α T は，
図 22
α
T
L1
= exp
L2
=
Ea
k
⎛ 1
1
⎜⎜
−
T2
⎝ T1
活性化エネルギー
⎞
⎟⎟
⎠
···········································································································
(38)
となる。この式から明らかなように，加速係数は，活性化エネルギーEa によって変わる。25℃を基準
とした加速係数と活性化エネルギーの関係を図 23 に示す。また，活性化エネルギーは，個々の現象の
活性化過程に固有のものであるから，活性化エネルギーから故障原因を推定できる。表７に代表的な
半導体デバイスの故障メカニズムとその活性化エネルギーを示す。
1000
寿命加速係数
寿 100
命
加
速
係
数 10
1
3
図 23
2.5
2
1.5
加速係数と活性化エネルギーの関係
- 28 -
103／Ｔ（Ｋ）
JEITA EDR-4704A
表７
半導体デバイスの故障メカニズムと活性化エネルギー
故障現象
開放(オープン)
故障メカニズム
評価デバイス名
活性化エネルギー
(eV)
Au-Al 金属間化合物の生成
IC
1.0～1.26
[3][4][5]
Al のエレクトロマイグレーション
IC
0.55～0.6
[6]～[11]
Pure Al
0.50～0.6
[6]～[11]
Al-Si
0.60～0.65
Al-Si-Cu
Ti,TiN,Ta,W などの
[6]～[11]
高融点メタルとの
積層構造にすると
Ea は 0.7～1V 程度
と高くなる。
[12]～[19]
Cu のエレクトロマイグレーション
IC
0.8～1.0
Al のストレスマイグレーション
IC
0.9～1.1V
[5][20]
(バンブーのような
シングルグレイン
拡散)
0.5～0.7V
[5] [20]
(グレイン境界拡散)
[21]
Cu のストレスマイグレーション
IC
0.74
Al の腐食(水分の浸入)
IC(プラスチック)
0.7～0.9
[22]～[25]
短絡(ショート)
酸化膜の破壊(TDDB)
MOS デバイス
0.3～1.1
[5][26]～[31]
もれ電流増加
反転層の生成
MOS デバイス
0.8～1.0
[32][33]
記憶特性変化
Si 酸化膜のリーク
IC(EPROM)
0.8～1.15
リンガラスの分極
MOS デバイス
1.0
スレッショルド
Si 酸化膜中での Na イオンのドリフト
MOS デバイス
0.75～1.8
電圧変化
／拡散
MOS デバイス
0.4～1.1
NBTI(P＋GATE PMOSFET)
[34][35]
[36]
[5]
[37]～[45]
報告書により大き
く異なる。後述，
3.2.3 参照
ホットキャリアインジェクション
(NMOSFET)
- 29 -
MOS デバイス
－0.1～－0.2
[5]
JEITA EDR-4704A
3.2.1.2
湿度加速モデル／湿度加速係数
耐湿性評価の加速要因としては，
(a) 吸湿量を多くする(相対湿度，絶対湿度)，
(b) 水分の拡散を速くする(温度，圧力)，
(c) 溶解，化学反応を速める(温度，電界，電流密度)，
などが挙げられ，それらを考慮した耐湿試験方法は，数多く存在する。一つの試験で統一できないの
は，耐湿性を左右する要因が非常に多いためであり，加速モデルについても，多くのモデルが報告さ
れている。その中の代表的なモデルとして，絶対水蒸気圧モデル，相対湿度モデル 1，2 について以下
に紹介する。
一定の累積故障確率に至るまでの時間 L は，水蒸気圧
(1) 絶対水蒸気圧モデル／水蒸気加速係数
Vp に関係する。[46][47]
L = A ⋅ (V
)
− n
p
··································································
(39)
A：定数，n＝2(参考値)
この式を用いて，基準状態での水蒸気圧，寿命をそれぞれ Vp1，L1，加速状態でのそれらを Vp2，
L2 とすると，水蒸気圧加速係数 α VP は，次の式で表される。
α
VP
=
L1
⎛ V
= ⎜
L2
⎝ V
p 2
p 1
⎞
⎟
⎠
n
······················································
(40)
一定の累積故障確率に至るまでの時間 L は相対湿度 RH(％)
(2) 相対湿度モデル 1／湿度加速係数
と温度 T(℃)に関係する。[48]
⎛ Ea ⎞
L = A ⋅ ( RH ) − n × exp ⎜
⎟
⎝ kT ⎠
·················································
(41)
A：定数，Ea：活性化エネルギー(eV)，k：ボルツマン定数 8.617×10-5(eV/K)
Ea＝0.8～1.2eV(参考値)，n ＝4.0～6.0(参考値)
この式を用いて，基準状態での相対湿度，寿命をそれぞれ RH1，L1，加速状態でのそれらを RH2，
L2 とすると，湿度加速係数 α H は，次の式で表される。
αH
(3)
L
⎛ RH
= 1 =⎜
L 2 ⎝ RH
2
1
⎞
⎟
⎠
n
·······························································
相対湿度モデル 2(Lycoudes Model)／湿度加速係数
は相対湿度 RH(％)と温度 T(℃)に関係する。[48]
- 30 -
(42)
一定の累積故障確率に至るまでの時間 L
JEITA EDR-4704A
L = A × exp(
B
⎛ Ea ⎞
) × exp ⎜
⎟
RH
⎝ kT ⎠
··········································
(43)
A：定数，Ea：活性化エネルギー(eV)，k：ボルツマン定数 8.617×10-5(eV/K)
Ea＝0.8～1.2eV(参考値)，B：故障モードにより大きく異なる
この式を用いて，基準状態での相対湿度，寿命をそれぞれ RH1，L1，加速状態でのそれらを RH2，
L2 とすると，湿度加速係数 α H は，次の式で表される。
α
3.2.1.3
L1
=
= exp
L2
H
⎛
1
B ⎜⎜
⎝ RH
電圧加速モデル[49]／電圧加速係数
−
1
1
RH
2
⎞
⎟⎟
⎠
········································
(44)
実験的に有効な電圧加速モデルを規定できない場合には，
反応速度 K について，経験的に以下の電圧加速モデルを用いることが多い。
⎡⎛ B ⎞ ⎤
K = A ⋅ exp ⎢⎜ ⎟ ⋅ V ⎥ = A ⋅ exp( β ⋅ V )
⎣⎝ t ⎠ ⎦
·······················································
(45)
A：定数，B：電界定数(cm/V)，V：電圧，β：(B/t )，t：ゲート酸化膜厚
この式を用いて，基準状態での電圧，寿命をそれぞれ V1，L1，加速状態でのそれらを V2，L2 とすると，
電圧による加速係数 α V は次の式で表される。
αV =
3.2.1.4
L1
= exp[β ⋅ (V2 − V1 )] ·································································
L2
温度差加速モデル／温度差加速係数
(46)
温度サイクル加速モデルは，一般的にアイリングモデ
ルを採用しており，繰返し印加される温度差と寿命(サイクル数)との関係は次式で示される。
L = A ⋅ (ΔT )
−n
·······················································································
(47)
ここで，L：寿命，A：定数，ΔT：温度差，n：温度差係数
この式を用いて，基準状態での温度差，寿命をそれぞれΔT1，L1，加速状態でのそれらをΔT2，L2 と
すると，温度差加速係数α
αΔT
ΔT
は次の式で表される。
L
⎛Δ T 2 ⎞
= 1 =⎜
⎟
L2
⎝Δ T1 ⎠
n
········································································
表８に半導体デバイスの代表的な故障モードとその温度差係数を示す。
- 31 -
(48)
JEITA EDR-4704A
表８
故障モード
故障モードと温度差係数
n
資料／文献
Al スライド
6
Al スライド
7.5
東芝半導体信頼性ハンドブック
パッシベーションクラック
11
半導体信頼性サブコミティ委員会内部データ
パッシベーションクラック
4.4
表面実装形 LSI パッケージの実装とその信頼性(日立)
Thin Film Cracking
8.4
IRPS, 1997, p110
5.5±0.7
IRPS, 1997, p110
Interlayer Dielectric Cracking
半導体信頼性サブコミティ委員会内部データ
Au 線破断
5.2
日立半導体デバイス信頼性ハンドブック
Au 線破断
5.3
表面実装形 LSI パッケージの実装とその信頼性(日立)
Au 線破断
φ25μm
4
電子通信学会研究報告 R85-16，1985
Au 線破断
φ30μm
7
電子通信学会研究報告 R85-16，1985
ボンディング剥離 φ50μm
7
電子通信学会研究報告 R85-16，1985
Fractured-Intermetallic Bond
4
IRPS, 1990, p252
Chip-Out Bond
7
IRPS, 1990, p252
Flip Chip はんだ接合部
2.1
半導体信頼性サブコミティ委員会内部データ
はんだダイボンド接合部の劣化
3.4
日科技連信頼性・保全シンポジウム(1991.6.1)
パッケージクラック
3.2.2
5
ホットキャリアによる劣化モデル
東芝半導体信頼性ハンドブック
MOSFET では，ドレイン近傍の電界強度が高くなると，高電
界領域に流れ込んだキャリア(電子，正孔)は，この電界によって非常に高いエネルギーを持つように
なる。このときに一部のキャリアは，酸化膜とシリコン(Si)基板の間にある電位障壁より高いエネル
ギーを持つホットキャリアとなり，ゲート酸化膜中に注入されるようになる。注入されたホットキャ
リアは，ゲート電流となってゲート電極に達するが，その一部は酸化膜中に捕獲される。また，注入
されるときに，酸化膜と Si の境界で構造の不安定性(界面準位)を引き起こす。ゲート酸化膜中に発生
したこれらの電荷は空間電荷を形成し，FET の特性(Vth，gm など)を変動させる。そして，この変動が
集積回路の信頼性を損なわせる一因となる。
ホットキャリアによる特性劣化に関しては，以下のようなモデルが報告されている。
なお，寿命τは，exp(Ea/kT)に比例するが，負の活性化エネルギーEa＝－0.1～－0.2eV(参考値)の範囲
であり，温度加速は，非常に小さい。
- 32 -
JEITA EDR-4704A
3.2.2.1
DC 寿命の推定
(1) exp(1/Vds)モデルによる推定(Nch, Pch)[50]
Nch MOSFET，Pch MOSFET ともに，ホットキャリ
ア劣化寿命τと，ストレス電圧 Vds の逆数を片対数グラフにプロットすると直線的な関係が得
られる。すなわち，次式の関係がある。
⎛ B ⎞
⎟
⎝ V ds ⎠
τ = A ⋅ exp ⎜
·······························································
(49)
A：定数，B：Nch MOSFET では 100～200(参考値)くらい
(2) 基板電流モデルによる推定(Nch)[51]
Nch MOSFET では，ホットキャリア劣化寿命τと，ストレ
ス試験時の基板電流 Ib を両対数グラフにプロットすると，直線的な関係が得られる。すなわち，
次式のような関係がある。
τ = C × I b −m
·············································································
(50)
C：定数，m：定数 Nch MOSFET では 2～4 くらい
なお，0.5μm 以下のサブミクロン Nch MOSFET では次式の方がよいといわれている。
τ × Id
⎛ I ⎞
= D × ⎜ b ⎟
⎝ Id ⎠
− m
·····················································
(51)
D：定数，Id：ドレイン電流
この式でゲート長の異なる Nch MOSFET でも一本の直線に回帰できるといわれている。
(3) ゲート電流モデルによる推定(Pch)[52][53]
Pch MOSFET では，ホットキャリア劣化寿命τと，ス
トレス試験時のゲート電流 Ig を両対数グラフにプロットすると，直線的な関係が得られる。
すなわち，次式のような関係がある。
τ
= C × I
− m
g
·································································
(52)
C：定数，m：定数
3.2.2.2
AC 寿命の推定
(1) デューティ法[54]
デューティ法は，DC ストレスの加速劣化試験から，実際の動作状態での劣
化量への換算を行うにあたり，立ち上がり時間 tr と立ち下がり時間 tf は DC ワーストストレス
と同じ劣化が起るとみなし，それ以外の時間はまったく劣化が起らないとみなす方法である。
すなわち，
t ( AC ) = t ( DC )
t cycle
(t r + t f )
··························································
ここで，t(AC )：ある劣化量に至るまでの AC 寿命，
t(DC )：ある劣化量に至るまでの DC 寿命，
また，
t(AC )/t(DC )をデューティ比という。
- 33 -
(53)
JEITA EDR-4704A
この方法は劣化量を過大に見積る傾向があるが，計算が簡単であり，また，精度もこの程度で
差しつかえないことが多い。このため，実用性は非常に高い。この方法のバリエーションとし
て，tr，tf のすべての時間で劣化が起るわけではないから tr，tf に係数をかけることもある。
また，tr，tf の一方だけを計算に入れるやり方もある。
(2) 波形分割法[55][56]
AC 動作中は基板電流もダイナミックに変化する。そこで,スイッチング過程
を短い時間に区切り，それぞれの区間内では，同じ基板電流の DC ストレスと同じ量の劣化が
起るとみなす。これを一周期 tcycle にわたって積算すると，一周期分の劣化量が求まる。
AC 動作での寿命は以下のように表すことができる。
t ( AC ) =
× C
t cycle
∫
t cycle
0
····················································
[ I b ( t ) ] m dt
(54)
⎛
b ⎞
⎟⎟
ここで， I b = a × I d × E xd × exp ⎜⎜ −
E
xd ⎠
⎝
[
E xd = α 2 (V ds − V dsat ) 2 + E C
2
]
1
2
a，b，α，Ec：フィッティングパラメータ，Vdsat：飽和電圧
この式はゲート・ソース間電圧 Vgs が高い側で合いにくいので，Vd－Vdsat を Vd－0.6Vdsat とした
り，exp の項を Exd のべき乗に変えることもある。
(3) BERT[57] BERT とは University of California，Berkeley の C. H. Hu らによって開発された
信頼性予測ツール Berkeley Reliability Tool である。
BERT のホットキャリア劣化のモデルを以下に示す。Id，gm などの劣化量を△D で表し，その経
時変化を時間 t のべき乗で表す。
ΔD ＝ Ktn
Nch MOSFET の寿命τは次式で与えられる。
H
⎡ Id ⎤
=
ΔＤ
⎥
K
⎣W ⎦
τ⎢
1
n
⎡ Ib ⎤
⎢
⎥
⎣ Id ⎦
−m
························································
(55)
同様に，Pch MOSFET の寿命τは次式で与えられる。
τ =
H
ΔＤ
K
1
n
⎡Ig ⎤
⎢ ⎥
⎣W ⎦
−m
·································································
(56)
H，m は厳密にはドレイン･ゲート間電圧に依存するが，普通は H の方だけを電圧依存量として
扱う。すなわち，
H ＝E(Vds－Vgs)＋F 又は，log(H)＝E(Vds－Vgs)＋F
- 34 -
JEITA EDR-4704A
3.2.3
Pch MOSFET の NBTI(NBTI：Negative Bias Temperature Instability)による劣化モデル
Si と酸化膜の界面には，Si-Si 結合の歪みや，Si-H，Si-OH などの結合が存在している。
これらの結合は結合力が弱く，注入されたエレクトロンやホールとの反応により結合が外れ，ゲー
ト酸化膜中に固定電荷や界面準位を形成する。これが Vth 変動，Id 減少，Gm 低下を引き起こす要因と
なる。
特に Pch MOSFET の GATE 電極に高温条件で負のバイアスを印加する Pch MOSFET の NBT(Negative
Bias Temperature)ストレスによる劣化が顕著である。
加速モデルの報告例として以下のものがある。[58]
電圧加速性は次式のように表される。
L ∝ exp (− b ⋅ V a
)
············································································
(57)
ここで，L ：ある特性変動量(Vth，Id，Gm)に至るまでの時間，
b ：電圧加速係数 b＝0.8(参考値)，
Va ：印加電圧
温度加速性はアレニウスのモデルで表される。
L ∝ exp(
Ea
)
kT
···········································································
(58)
ここで，L ：ある特性変動量(Vth，Id，Gm)に至るまでの時間，
Ea ：活性化エネルギー Ea＝0.4～1.1eV(参考値)，
T ：絶対温度(K)
従来，N+ゲート電極を用いた埋め込みチャンネル型 Pch MOSFET では大きな問題になることはなかっ
たが，プロセスの微細化に伴うゲート酸化膜の薄膜化や，ゲート長の縮小，P+ゲート電極の採用による
表面チャンネル型 Pch MOSFET の採用により，NBTI はゲート酸化膜の信頼性問題として TDDB と同様に
注目されるようになった。
NBTI の加速モデルは，二つのモデルが提案されている。
(a) 1/E モデル[59][60][61]
⎛ E ⎞
ΔI d = A ⋅ t n ⋅ exp(− C ) ⋅ exp⎜ − a ⎟
Eox
⎝ kT ⎠
·············································
(59)
ΔId ：ドレイン電流の初期値からの差分，
C
：電界依存係数
なお，[59][61]の報告では，以下のとおり，Eox ではなく，電圧(VG)表記となっている。
⎛ E ⎞
ΔI d = A ⋅ t n ⋅ exp(− C ) ⋅ exp⎜ − a ⎟
VG
⎝ kT ⎠
- 35 -
················································
(60)
JEITA EDR-4704A
(b) E モデル[62][63][64]
⎛ E ⎞
ΔI d = A ⋅ t n ⋅ exp( D ⋅ EOX ) ⋅ exp⎜ − a ⎟
⎝ kT ⎠
············································
(61)
ΔId ：ドレイン電流の初期値からの差分，
D
：電界依存係数
NBTI の Ea については，P+ポリゲートに関しては報告[37]～[45]により，大きく異なる。
ところで，式(59)～(61)に示されているとおり，NBTI の劣化モデルはΔVth やΔId，ΔId /Id な
ど，特性劣化を指標として表されることが多い。その場合，特性劣化は tn(n は通常，1/5～
1/4)の時間依存性を持つため，式(58)のように劣化時間を指標とした表現に直すと，その場合
の活性化エネルギーは特性劣化から求めた場合の活性化エネルギーの 1/n 倍(＝4～5 倍)になる。
したがって，活性化エネルギー値，Ea を議論する際には，特性劣化量を指標とするのか，劣化
時間を指標とするのかを明確にする必要がある。表７においては，他のメカニズムと比較しや
すいように，劣化時間を指標として記載している。
3.2.4
TDDB による劣化モデル
[65][66][67][68][69]
TDDB とは，酸化膜に電圧を加えたり，電流を流すな
どのストレスを加え続けると，やがて絶縁破壊を引き起こす現象(経時絶縁膜破壊)をいう。
TDDB に関する加速モデルとして，一般的には以下の(1)～(4)の 4 案が提案されている。
(1) Eox モデル これは，寿命が温度と酸化膜電界に対して，経験的に次式で表されるとするモデル
である。
(a)
⎛ Ea ⎞
TTF = A ⋅ exp ⎜
⎟ ⋅ exp (− γ ⋅ E ox
⎝ kT ⎠
(b)
TTF
)
····························
(62)
ox
···························
(63)
又は，
⎛ Ea ⎞
= A ⋅ exp ⎜
⎟ ⋅ 10
⎝ kT ⎠
− γ ⋅E
ここで，TTF：Time To Failure，A：定数，Eox：酸化膜電界(MV/cm)，
k：ボルツマン定数 8.617×10-5(eV/K)，γ：電界加速パラメータ，
Ea：活性化エネルギー(eV)
本モデルを用いて電界加速パラメータ γ が求められているが，報告によりかなり大きな差があ
る。これは，故障モデルが上式のように単純でないことを示している。
γ，Ea の参考値は以下のとおりである。
(a)式に対して
γ ＝2～4cm/MV
(b)式に対して
γ ＝0.87～1.74cm/MV
Ea[5]＝0.3～1.1eV
文献[26]～[31]によると，次のような報告もある。
Tox＝6nm 以上
0.6～1.0eV
Tox＝6nm 以下
0.75～1.0eV
- 36 -
JEITA EDR-4704A
また，JEDEC122C[5]では，次のように記述されている。
Intrinsic failure の場合，0.6～0.9eV
Extrinsic Defects の場合，0.3eV(Burn-In で得られた値)
図 24 に Ea とゲート酸化膜厚依存性を示すが，Ea＝0.3～1.1eV の範囲にある。
また，図 25 に Ea と電界の依存性を示す。温度依存性(活性化エネルギー)が，電界によって異
なることが分かる。
1.2
1
A 社 NMOS 蓄積
B 社 NMOS 反転
B 社 PMOS 反転
文献
0.6
0.4
0.2
0
1.0
10.0
膜厚(nm)
図 24
100.0
Ea の膜厚依存(文献値[72]-[73]，JEITA 内各社データ)
1.2
1
22.5nm
22nm
20 nm
15nm
11nm
6nm
2nm
1.8nm
0.8
Ea(eV)
Ea(eV)
0.8
0.6
0.4
0.2
0
0
5
図 25
10
15
20
電界強度(MV/cm)
Electric
field (MV/cm)
Ea の電界依存(文献値 [26]-[31])
- 37 -
25
JEITA EDR-4704A
(2) 1/Eox モデル[70]
これは，寿命が温度と酸化膜電界に対して，次式で表されるとするモデルで
ある。酸化膜に加わる電界が 5～6MV/cm 以上になると，Fowler-Nordheim(FN)型トンネルによ
り，酸化膜中にキャリアが注入され電流が流れ，注入されるホール及び電子が，酸化膜中で電
界により加速され，衝突電離を起こすことにより発生するホールが酸化膜の絶縁破壊を引き起
こすという仮説に基づく加速モデルである。
⎛ Ea ⎞
TTF = A ⋅ exp ⎜
⎟ ⋅ exp
⎝ kT ⎠
⎛ G ⎞
⎜⎜
⎟⎟
⎝ E ox ⎠
········································
(64)
ここで，TTF：Time To Failure，A：定数，Eox：酸化膜電界(MV/cm)，
ｋ：ボルツマン定数 8.617×10-5(eV/K)，G：電界加速パラメータ(MV/cm)，
Ea：活性化エネルギー(eV)
1/Eox 比例モデルでの推定は，Eox 比例モデルを用いた場合に比べ，より楽観的な寿命推定結果
を与える。しかし，故障モデルが明確でなく，どの加速モデルを使うかの結論が出ていないた
め，現在は双方のモデルが使われている。
(3) VG モデル[71] Tox＝5nm 以下の薄いゲート酸化膜に対して，以下のモデルが提案されている。
TDDB の寿命は環境温度，酸化膜の面積及び酸化膜に加わる電界強度で表現されてきた。
TDDB の代表的な寿命 model として(1)で示した E model と(2)で示した 1/E model があるが，こ
れらの E は電界強度を表現している。
しかし，酸化膜が薄膜化すると(5nm 以下程度)，寿命は印加電界ではなく印加電圧で寿命が決
められる。[72]
TTF
⎛ Ea ⎞
= A ⋅ exp ⎜
VGG )
⎟ ⋅ exp (− γ･ V
⎝ kT ⎠
·································
(65)
A：定数，k：ボルツマン定数 8.617×10-5(eV/K)，VG：Gate 電圧(V)，
γ：電圧加速ファクタ(1/V)，Ea：活性化エネルギー(eV)
(4) VG-n モデル(Power law model)[72] Tox＝2nm 以下の薄いゲート酸化膜に対して，以下のモデルも
提案されている。
⎛ Ea ⎞
−n
TTF = A ⋅ exp ⎜
⎟ ⋅ (V G )
⎝ kT ⎠
···············································
(66)
A：定数，k：ボルツマン定数 8.617×10-5(eV/K)，n：電圧加速指数，
VG：Gate 電圧(V)，Ea：活性化エネルギー(eV)
3.2.5
Al，Cu エレクトロマイグレーションによる劣化モデル
エレクトロマイグレーションは，自由
電子と金属イオンの衝突における運動量交換によって，金属イオンの移動が発生する現象である。実
際は金属イオンの移動により，メタル配線中にボイドやヒロックが発生し，配線の開放／短絡を引き
起こす。
加速モデルは，一般的に BLACK モデルで示される。
- 38 -
JEITA EDR-4704A
TTF
= A⋅J
−n
⎛ Ea ⎞
exp ⎜
⎟
⎝ kT ⎠
································································
(67)
A：定数，J：電流密度，n：電流密度加速係数
プロセスの微細化に伴い，従来の Al 配線から Cu 配線が使用されている。
Ea，n 値についての報告[6]～[19]も多数あるが，参考値としては以下のとおりである。
Pure Al ：0.55～0.6
Al-Si
：0.50～0.6
Al-Si-Cu：0.60～0.65
n＝1～3
ただし，Ti，TiN，W などのバリアメタルとの積層構造にすると Ea は 0.7～1eV 程度と大きくなる。
Cu：Ea＝0.8～1.0eV
n＝1～2
3.2.6
ストレスマイグレーションによる劣化モデル
ストレスマイグレーションは，通電を伴わない，
高温保存試験で加速されるメタル配線中のボイド発生によるメタル配線の断線現象である。基本的に
ストレスマイグレーションは，メタル配線に作用している引張り応力の緩和過程で発生する。ボイド
の発生は引張り応力が大きくなる幅 2μm 以下の配線では無視できない発生率となる。ボイドの発生
は，673K 付近を境界として，高温モードと低温モードに分類される。図 26 にボイドの体積率と温度の
関係[20]を示す。
温度(K)
773 673 573
473
373
10
低温モード
1
1
高温モード
0.1
1.0
1.5
2.0
-1
2.5
3.6×106 秒当りの故障率(％)
ボイドの体積率(％)
10
3.0
-3 -1
T /10 K
図 26
ボイドの体積率と温度の関係
- 39 -
JEITA EDR-4704A
高温モードのストレスマイグレーションは，ウェハ製造工程において発生する。主に，層間膜，
パッシベーション膜，パッケージの樹脂封止工程で加わる熱処理が原因である。1～104s でボイドの成
長が終わる。
低温モードは，150℃～200℃(423K～473K)でピークを持つ。LSI の実使用条件において，問題になる
モードである。
加速モデルは，一般的に次の式が用いられる。
TTF = A ⋅ (T 0 − T
)− n
⎛ Ea ⎞
⋅ exp ⎜
⎟
⎝ kT ⎠
···················································
(68)
peak 温度以下ではアレニウスモデルも加速モデルとして用いられる。
⎛ Ea ⎞
TTF = A ⋅ exp ⎜
⎟
⎝ kT ⎠
·······································································
(69)
A：定数，T0：ストレスフリー温度(K)
ストレスフリー温度とは，メタル配線の成膜温度に近い温度で，この温度においては，層間膜とメ
タル配線間の応力差がほとんどなくなる温度である。参考として以下，Ea と n 値を示す。
AL 配線の場合，JEDEC122C[5]では，次のように記述されている。
n 値は，2～3，
Ea は，グレインが小さい場合は，0.5～0.6eV，
バンブー構造のようなシングルグレインの場合は，～1eV，
Cu 配線の場合，報告例が少ないが，Via 下のボイドの場合，n 値は，3.3，Ea は，0.74eV という報
告[21]がある。
4.
半導体における信頼性試験の実際
半導体デバイスは工業製品の中では比較的寿命が長い製品の
一つである。そのために通常の信頼性試験とは異なった観点から試験が行われる場合があるので，こ
こで半導体特有の信頼性試験の考え方を解説する。
4.1
半導体デバイスの信頼性試験と故障分布
半導体製品の開発時に行う信頼性試験は大きく分けて
二つある。
一つは新規プロセス開発時に行う「プロセス信頼性試験」であり，これはプロセスの評価を行いや
すい TEG(Test Element Group)を用いて試験を行う。
もう一つは，より製品に近いチップサイズや回路規模を持ったもの，あるいはその認定対象製品自
体をサンプルとして行う「プロダクト信頼性試験」である。いずれもその目的にふさわしい加速寿命
試験を行って試験時間の短縮を図る。加速条件下でその故障メカニズムを促進し，そこで得られた寿
命データから通常使用条件下における寿命を，加速条件下寿命と通常使用条件下寿命間の規則性に即
して予測する。なお，加速条件下においてはバスタブカーブ上の「初期故障期間」と「摩耗故障期
間」の領域しか一般には現れない。
- 40 -
JEITA EDR-4704A
「偶発故障期間」を信頼性試験の中で明示的にとらえることは難しく，｢初期故障期間」の延長とと
らえることが多い。したがって，信頼性試験は「初期故障期間」と「摩耗故障期間」の二つの領域に
着目して評価を行うことが一般的である。
(1) プロセス信頼性試験
プロセス信頼性試験の目的は，その新しいプロセスの信頼性限界を評
価することにある。また，この試験において，デザインルールの設定とその検証を行う。素子
が摩耗し，ほぼ完全にその機能を果たさなくなるまでの信頼性限界を，加速寿命評価項目ご
とに決められたパラメータの経時変化を判定することによって決定する。この試験では，
EM(Electromigration) や TDDB(Time Dependent Dielectric Breakdown) ， HCI(Hot Carrier
Injection)など，そのプロセスにおいて製品の寿命を律速すると思われる項目が試験される。
この試験ではワイブル分布でいう 1＜ m(摩耗故障期間)を評価し，そのプロセスで製造された
製品の寿命の上限値を決定する。ただし，TDDB は摩耗故障期間と同時に，初期故障期間 m ＜1
のゲート絶縁膜の評価(defect density)にも用いられる。
(2) プロダクト信頼性試験
半導体デバイスの信頼性試験(プロダクト信頼性試験)はその製品の実
使用時における故障率を予想，あるいは保証するために行い，上記のプロセス信頼性試験とは
区別される。信頼性試験で通常現れる故障はワイブルプロットにのせると m ＜1 であり，初期
故障モードに分類される。それと同時に，この試験では m ＞1 の摩耗故障モードが現れないこ
との確認も合わせて行う。
a)
m ＞1 に対する評価 摩耗故障モードは通常の製品使用条件下では現れてはならない領域であ
る。このことを確認するため，信頼性試験時間に関しては，試験の加速性を考慮の上，製品
寿命にある程度のマージンを加味した時間に相当する時間は最低限，実施する必要がある。
b)
m ＜1 に対する評価 信頼性試験が行われるストレス時間は高温動作試験の場合，通常は 1000
時間以内であるがこの時間内では m ＜1 の故障しか現れないことが通例である。そして，この
試験時間は通常使用条件下では，加速条件にもよるが，10～30 年以上に相当する。電子機器
においては通常，10 年の寿命保証で十分であり，それ以上の保証が必要な場合は信頼性設計
もそのような高信頼性に対応して別途行われる。m ＜1 の領域であれば，故障発生率は時間と
ともに減少する。したがって，例えば，高温動作 1000 時間までに得られる予想故障率は 1000
時間をこえる試験時間で発生する予想故障率よりも常に大きくなる。したがって，m ＜1 の領
域で信頼性試験時間を必要以上に延ばすことには意味がない。
- 41 -
JEITA EDR-4704A
4.2
スクリーニングの扱い(スクリーニングの考え方)
前述のとおり，半導体デバイスについては，
製造された直後の故障率が大きくその後は減少していく。MOS IC(注 1.)に関しては半導体メーカでは，
お客様の要求を基に，最終製品の用途ごとに，信頼性目標(出荷時の故障率をいくらに抑えるか)を設
定(注 2.)しており，その設定値よりも大きな故障率を持つ場合は半導体メーカ内の検査工程でスク
リーニングを行い，目標値を達成できるようにしている。
2.2.5 項に解説されているとおり，半導体デバイスの初期故障を除去する目的ではパッケージされた
製品において適用されるバーンイン以外に，パッケージ工程前のウェハ上でのプローブテストにおい
ても高電圧スクリーニング(High Voltage Screening)などがなされる場合がある。
故障率の推移を把握することが重要であるため，半導体メーカでは，新規プロセス開発時には数 k か
ら数 10k 個の製品に対してバーンインを繰返し行い(例：test→バーンイン 8h→test→バーンイン 16h
→test…)，故障品の割合を故障モードごとにワイブル確率紙上にプロットすることにより，把握して
いる。試験時間は累積で数時間から数十時間である。
信頼性目標は注 2.のとおり，故障率推移，1 年間の平均故障率，あるいは 1 年間での累積故障確率
等で規定される。いずれにしろ，実使用環境下での値である。したがって，バーンインの繰返しに
よって得られた故障率の推移と信頼性目標を比較するためには，バーンインの加速性を求める必要が
ある。
さらに加速性は故障モードによって異なるため，バーンインの繰返し評価で発生した故障品は解析
され，分類分けを行っている。発生する故障は，ゲート酸化膜リークとメタル異物起因の機能不良が
主なモードである。
酸化膜リークとメタル異物起因の機能不良の加速モデル式と加速因子に関しては，同じものと捉え
られ(図 27 参照)，プロセス開発時に実施するゲート酸化膜の TDDB 試験結果より求めている。バーン
インでは製造欠陥等に起因する初期故障(外因性の欠陥)を取り除くのが目的である。したがって，
バーンインの加速性を求める場合，TDDB の試験データからワイブル分布における形状パラメータ(m )
の m ＜1 の領域で求めた加速因子を用いて求めるのが理想的であるが，信頼できる加速因子を求めよう
とすると外因性の欠陥を検出できる構造の TEG を大量に用いてデータを取得する必要があり，実用上
困難である。このことから，m ＞1 の領域で求めた加速因子を用いて計算することが多い。
バーンインの繰返し評価は新規プロセス開発時に実施される。プロセス開発時に評価しておけば，
故障率は，チップ面積，ゲート数，トランジスタ密度等で正規化して新製品の故障率を計算できるた
め，新製品開発ごとにバーンイン繰返し評価を実施する必要はない。
信頼性目標，バーンインの加速性，バーンイン繰返し評価結果から，製品のバーンイン条件を設定
する。製品のバーンイン条件(数時間から数十時間)を設定した後，特定の製品に関してはバーンイン
不良率を管理することにより，目標を満足しない異常ロットを検出し，不良流出防止を図っている。
- 42 -
JEITA EDR-4704A
従来から高温動作試験 1000h で 15 個～77 個レベルのサンプルで平均故障率を推定するという方法が
とられているが，1000h であっても，バーンインの繰返し評価で得られた故障率の推移(Bathtub
Curve)にのる。したがって，1000h の長時間試験を行わず，短時間のバーンイン繰返し評価結果で，故
障率を推測するという方法も有効である。
注 1.
バイポーラ IC 及び個別半導体に関しては，バーンインの繰返し評価を実施せず，平均故障率
を推定するというやり方が一般的である。また，MOS であっても，場合によってはバーン
インの繰返し評価を実施しない場合がある。
注 2.
信頼性目標に関しては，故障率以外にも出荷後 1 年間の平均故障率であるとか，出荷後 1 年
間での累積故障確率等で設定できる。これらの値に対応したバーンイン条件の設定も可能で
ある。
Metal 1
L
メタル異物
Metal 2
図 27
メタル異物起因の機能不良
当初は絶縁性を保っていたがバーンイン中の熱と電界により絶縁破壊が起こり配線間の短絡となる。
このような場合，図 27 の L の値を明確に規定できないため L をゲート酸化膜厚と仮定して加速係数は
TDDB データを用いる。
4.3
推奨動作範囲と信頼性保証
各半導体デバイスには推奨動作範囲が設定されているが，この動作
温度・電圧と信頼性には密接な関係がある。
近年，半導体デバイスを使用した電子機器類の小型化に伴い，システムの熱放散設計が困難になる
と，デバイスの温度上昇が問題となってくる。
例えば，推奨動作範囲が－40℃～85℃の場合，平均 35℃で使用した場合と平均 85℃で使用した場合
とでは，活性化エネルギーが Ea＝0.7eV のとき，
⎧ Ea ⎛ 1
1 ⎞⎫
⎜⎜ − ⎟⎟⎬,
⎩ k ⎝ Τ1 Τ2 ⎠⎭
α Τ = exp⎨
Ea = 0.7eV
···········································
(70)
により，39.7 倍の熱的ストレス(温度加速性)の差がある。したがって，推奨動作範囲内であっても，
上限温度での連続使用は寿命を著しく低下させるので注意を要する。実装熱放散設計においては，
パッケージ及び実装基板の熱抵抗などを考慮し，適正なディレーティング設計を行うことが重要であ
る。
- 43 -
JEITA EDR-4704A
また，同様に，例えば，推奨動作電圧が 2.7V～3.6V の場合，平均 3.0V で使用した場合と平均 3.6V
で使用した場合とでは，電圧加速定数が B＝3.0V
αV = exp{Β(V2 −V 1 )},
-1
のとき，
Β = 3.0 V −1
················································
(71)
により，6.0 倍の電圧ストレス(電圧加速性)の差を生じる。
以上，推奨動作範囲内であっても，実使用温度，実使用電圧の高低によってデバイスの寿命に大き
な影響が出てくることを認識すべきである。
なお，どうしても高温連続動作保証が必要な特殊用途については，別途，個別対応・個別検討が必
要である。
4.4
想定市場環境
半導体デバイスの使用環境は，搭載される機器によってさまざまであるが，ここ
でその考え方を示す。
4.4.1
半導体デバイスのチップ温度
一般的に使用される環境を想定するとその標準的周囲温度は，
Ta＝平均 25℃～55℃と推定されている。特殊な場合については，前項でも述べたとおり，個別に設定
する必要がある。また，半導体デバイスを上記周囲温度にて使用する場合，チップの動作温度を考慮
する必要がある。動作状態での温度上昇については，使用しているチップの消費電力とパッケージ及
び筐体の熱抵抗に依存する。半導体デバイスの動作時の温度上昇は式(72)で求められる。
ΔT = θ × PC
··························································································
(72)
ΔT (℃) ：温度上昇
θ(℃/W) ：パッケージの熱抵抗
Pc(W)
4.4.2
：チップの消費電力
半導体デバイスの実使用環境
半導体デバイスもその用途により，期待される寿命が異なる。
確保すべき信頼性もその用途，及びその想定寿命に応じて検討すべきである。以下の表９に，半導体
デバイスの応用例とそれらの想定寿命の一例を示す。(JEDEC 文書 JESD94(January 2004)p.16 より抜粋)
- 44 -
JEITA EDR-4704A
表９
4.5
実使用環境の一例
加速試験の実使用環境に対する加速性と効率的な加速寿命試験方法の検討
ここでは，加速試験
の実使用環境に対する加速性の実例を示し，効率的な加速寿命試験の運用方法を検討する。
4.5.1
4.5.1.1
実使用環境に対する加速係数の計算例
温度・電圧加速寿命予測方法
3.2.1.1 項，式(38)及び 3.2.1.3 項，式(46)より，
実使用平均温度＝55℃
実使用電圧
＝3.3V
加速試験温度 ＝125℃
加速試験電圧 ＝4.2V
活性化エネルギー Ea＝0.5eV
電圧加速定数 β＝3.5/V
ボルツマン定数 k：8.617×10-5eV/K とすると，加速係数は，
AF = α Τ × αV
⎧ Ε ⎛ 1 1 ⎞⎫
= exp⎨ a ⎜⎜ − ⎟⎟⎬ × exp{β (V2 − V1 )}
⎩ k ⎝ Τ1 Τ2 ⎠⎭
⎧
⎛
⎞⎫
0.5
1
1
⎜
⎟⎟⎬ × exp{3.5(4.2 − 3.3)} ·········
= exp⎨
−
−5 ⎜
(
)
(
)
8
.
617
×
10
55
+
273
125
+
273
⎝
⎠⎭
⎩
≅ 22.45 × 23.34
≅ 524.0
この場合，高温動作試験 1000h は実使用で 5.240×105h(60 年)に相当する。
- 45 -
(73)
JEITA EDR-4704A
4.5.1.2
温度差加速寿命予測方法
3.2.1.4 項，式(48)より，
実使用平均温度差Δ＝50℃
加速試験温度差Δ ＝150℃－(－65℃)＝215℃
とすると，温度差加速係数は，
α ΔΤ
⎛ ΔΤ ⎞
= ⎜⎜ 2 ⎟⎟
⎝ ΔΤ1 ⎠
n
⎛ 215 ⎞
=⎜
⎟
⎝ 50 ⎠
4
····················································································
(74)
≅ 341.9
この場合，温度サイクル試験(-65℃～150℃)300 サイクルは，実使用の 1.0257×105 サイクルに相当
する。
1 日平均 5 サイクルと仮定すると，2.0514×104 日(56 年)に相当する。
4.5.1.3
湿度加速寿命予測方法
湿度加速寿命予測方法には，絶対水蒸気圧を用いる方法と，相対湿
度を用いる方法の 2 種類の方法がある。
(1) 絶対水蒸気圧加速寿命予測方法
3.2.1.2 項，式(40)より，
実使用平均温湿度＝30℃，60％RH → 絶対水蒸気圧＝0.25×104Pa
加速試験温湿度 ＝85℃，85％RH → 絶対水蒸気圧＝4.91×104Pa
とすると絶対水蒸気圧加速係数は，
α VP
⎛V ⎞
= ⎜ p2 ⎟
⎜V ⎟
⎝ p1 ⎠
n
⎛ 4.91× 10 4 ⎞
⎟
= ⎜⎜
4 ⎟
0
.
25
10
×
⎠
⎝
2
···································································
(75)
≅ 385.7
この場合，高温高湿バイアス試験 1000h は実使用で 3.857×105h(44 年)に相当する。
補足 絶対水蒸気圧を用いて湿度寿命予測を行う場合，乾燥条件と，吸湿条件で結果が逆転す
る場合があるので，注意を要する。
例えば，40℃，90％RH → 絶対水蒸気圧＝0.66×104Pa
85℃，20％RH → 絶対水蒸気圧＝1.16×104Pa
の場合，絶対水蒸気圧で比較すると，85℃，20％RH の方が厳しいように見えるが，実際
は 85℃，20％RH は明らかに乾燥条件であり，40℃，90％RH の方が湿度加速性が高い。
- 46 -
JEITA EDR-4704A
(2) 相対湿度加速寿命予測方法
相対湿度加速モデルを用いる場合は，アレニウスの公式と同時に
用いる。
3.2.1.2 項，式(42)及び 3.2.1.1 項，式(38)より，
実使用平均温湿度＝30℃，60％RH
加速試験温湿度 ＝85℃，85％RH
活性化エネルギー Ea＝0.8eV
ボルツマン定数 k：8.617×10-5eV/K
とすると加速係数は，
n
⎧Ε
⎛ RH 2 ⎞
⎟⎟ × exp⎨ a
a = α Η × α Τ = ⎜⎜
⎝ RH1 ⎠
⎩k
4
⎧
0.8
⎛ 85 ⎞
= ⎜ ⎟ × exp⎨
−5
⎝ 60 ⎠
⎩ 8.617 × 10
⎛1
1 ⎞⎫
⎜⎜ − ⎟⎟⎬
⎝ Τ1 Τ2 ⎠⎭
⎛
⎞⎫
1
1
⎜⎜
⎟⎟⎬
−
⎝ (30 + 273) (85 + 273) ⎠⎭
·················
(76)
≅ 4.03 × 110.8
≅ 446.5
この場合，高温高湿バイアス試験 1000h は実使用で 4.465×105h(51 年)に相当する。
90
80
70
％ RH
60
50
40
30
20
10
20
30
図 28
40
50
Temp. (℃)
60
70
温度と湿度の関係
30℃，60％での温度による相対湿度の変化を図 28 に示す。温度が上昇すると相対湿度が下が
り，湿度の影響が小さくなることが分かる。
したがって，湿度加速寿命予測を行う場合，高温動作試験などにおける市場推定温度のように
は，高く見積もらない方が，より現実に即した寿命予測ができることが分かる。
湿度加速寿命予測を行う場合，市場想定温度の設定を 30℃とすることは，妥当であるといえる。
- 47 -
JEITA EDR-4704A
4.5.2
効率的な加速寿命試験の考え方
以上の計算例に見られるとおり，従来より実施されている高
温動作試験の 1000 時間や高温高湿バイアス試験の 1000 時間などは例に示した実使用環境に対して目
標信頼性あるいは想定寿命を大幅に上回った試験であることが分かる。
一方，目標信頼性を念頭において試験の加速性をうまく活用すれば以下のように効率的な試験を計
画することが可能である。
一例として，まず目標信頼性を想定される製品
寿命で 0.1％以下とし，想定する故障モードは摩
耗故障とする。具体例としては BGA ボールのはん
だ接合部の信頼性を考える。ワイブル分布に回帰
させる場合，その傾きは m ＞5 であると仮定する。
実際，5.29＜m ＜8.99 という報告もある。[74]
また，加速試験の実使用環境に対する加速係数
(AF=Acceleration Factor)は，例えば，NorrisLandzberg
model
(Modified
Coffin-Manson
model)を用いるなどして，4.0 であると計算され
図 29
ワイブル・プロット
ているとする。
アプリケーションをハイエンド・サーバーとすると，先の表９より，製品寿命(EOL=End Of Life)は
年 4 サイクル，延べ 11 年，すなわち，44 サイクルが実使用環境での製品寿命(EOL)と考えることがで
きる。
ここでは，t サイクルまで試験を実施し，故障ゼロの場合を想定する。その際，より厳しく見るため
に，故障は t サイクルまで観測されなかったが，t サイクル直後に 1 個故障が発生すると仮定する。実
使用環境の製品寿命を EOL サイクルとすると，加速係数 AF の試験環境下での製品寿命相当のサイクル
数は EOL/AF で表されることから，これらをワイブル確率紙にプロットすると，図 29 に示されるよう
に直線はワーストケースで，
1)
製品寿命相当サイクル(EOL/AF)で 0.1％,
2)
サイクル t で最初の 1 個の故障を表すパーセント点
の 2 点を通ることになる。
サンプル数を仮に N ＝30 個とすると，サイクル t でのサンプル集団の 1 個の故障から母集団の累積
故障確率(F とする)を推定する方法として次の 3 通りで考えてみる。
(1) 最もストレートな方法は，サンプル集団での累積故障確率をそのまま母集団の累積故障確率と
推定し，F ＝1/N，すなわち，1/30＝3.33％と見る。
(2) t サイクル後の故障を順序統計量における 1 番目の故障と捉え，母集団の累積故障確率をメジ
アン・ランク法を用いて推定する。近似式として F ＝(1－0.3)/(N ＋0.4)から計算できる。
(3) (2)をさらに一般化して，より厳しく 90％ランクでの値を推定すると，ベータ関数の逆関数か
ら F の値を計算できる。
- 48 -
JEITA EDR-4704A
⎧
1
⎪ (1) N
⎪
⎪
⎪
1 − 0.3
⎪ (2) N + 0.4 or
⎪
F =⎨
⎪
⎪
⎪
⎛ Beta
⎜
⎪
(
3
)
⎜ inverse of
⎪
⎜ function
⎪
⎝
⎩
(direct estimate)
⎛ Beta
⎞
⎜
⎟
⎜ inverse of median rank ⎟
⎜ function
⎟
⎝
⎠
······························
(77)
······················································
(78)
⎞
⎟
90% rank ⎟
⎟
⎠
N ＝30 の場合，F 値はそれぞれ，
⎧
⎪
⎪
⎪⎪
F =⎨
⎪
⎪
⎪
⎩⎪
3.33% (direct estimate)
2.28% (median ranking )
7.39% (90% ranking )
と，計算できる。
製品寿命相当サイクルで 0.1％，及びサイクル t で F 値，の 2 点を通ることからサイクル t を求める
ことができて，
⎧
⎪
⎪
⎪
⎨
⎪
⎪
⎪
⎩
m
⎧ ⎛ EOL
⎞ ⎫
⎪
AF ⎟ ⎪
p = 1 − exp⎨− ⎜
⎜
⎟ ⎬
η
⎪ ⎝
⎠ ⎪⎭
⎩
⎧⎪ ⎛ t ⎞
F = 1 − exp⎨− ⎜⎜ ⎟⎟
⎪⎩ ⎝ η ⎠
m
······························································
(79)
⎫⎪
⎬
⎪⎭
これらから，
1
1
⎛ EOL ⎞ ⎧ ln(1− F )⎫ m
⎛ 44 ⎞ ⎧ ln(1− F ) ⎫ 5
t =⎜
⎬ =⎜ ⎟×⎨
⎬
⎟×⎨
⎝ AF ⎠ ⎩ ln(1− p) ⎭
⎝ 4 ⎠ ⎩ ln(1− 0.001)⎭
⎧
⎪
⎪
⎪⎪
=⎨
⎪
⎪
⎪
⎪⎩
23 cycles
21 cycles
27 cycles
⎞
⎛
⎜ direct estimate⎟
⎠
⎝
⎛
⎞
⎜ median ranking⎟
⎝
⎠
⎞
⎛
⎜90% rannking⎟
⎠
⎝
- 49 -
································
(80)
JEITA EDR-4704A
したがって，非常に保守的に 90％ランクで評価したとしても，サンプル数 30 個で，せいぜい 27 サイ
クル，試験を実行して故障ゼロであれば，目標信頼性と同レベルであると推定できる。サンプル数が
異なる場合も，N 値を変更して同様に計算できる。
4.5.3
グルーピングによる信頼性試験の簡略化
(1) グルーピング
半導体製品の信頼性試験はプロセス開発，製品開発の段階で行われていること
が多い。信頼性試験として新規プロセス，新規製品，新規パッケージなどがその対象となるが，
共通な構成部分を持つ対象を一括りにして代表的なもので信頼性試験を行い，共通な構成部分
を持つ対象全体に対する信頼性試験とすることができる。これをグルーピングによる信頼性試
験という。
(2) グルーピングの例
同じウェハプロセスを用いた対象(製品群)の信頼性認定を考える。異なっ
たプロセスが用いられた対象は別途信頼性試験が必要なことが多いが，何を持って異なったプ
ロセスとするかは試験を実施するときに決めればよい。
この対象に対してグルーピングの思想を導入して信頼性試験を行う場合，次のような例が考え
られる。
a)
シリコンチップとしての製品のグルーピング
同じウェハプロセスを用いた製品は，下記の
諸点に注目してそれぞれ一つのグループとし，そのうち最低一つの代表的な対象に対して信
頼性試験を行う。
例
・製品の機能，特性が似通っている
・設計のテクノロジ(スタンダード・セル，ゲートアレーなど)が同じ
・設計時のライブラリが共通
スタンダード・セルなどで新しい機能を実現したセルが新規に搭載された場合，それを信頼
性試験の対象とするかどうかは個別に決めてよい。
b)
チップサイズによるグルーピング
チップサイズが大きいと内蔵されるトランジスタ数も一
般的には多いので，信頼性に影響を与える欠陥が発生しやすい。したがって，大きなチップ
サイズで信頼性試験を行うとそれ以下のチップサイズに対しての信頼性試験は行わなくても
よい場合がある。
c)
メモリを搭載する製品の場合，メモリ回路構成などに大きな差がない場合，例えば，容量の
大きな製品の信頼性試験結果でそれよりも容量の小さい製品の認定を行うことも可能である。
d)
パッケージにおけるグルーピング
パッケージも様々な種類があるが，例えば，QFP，CSP な
どの各種類(例えば，パッケージ A，B とする)に対して，それが同一の構成材料からなってい
る場合はグルーピングが可能である。以下に例を示す。パッケージ単体の寿命試験，環境試
験と基板実装した後の信頼性試験では，グルーピングの定義を変える必要があるので注意が
必要。構成材料が同一でもパッケージベンダーが異なった場合，信頼性試験は別途行う必要
がある。
- 50 -
JEITA EDR-4704A
パッケージ単体の信頼性試験の場合，考慮する点は下記のとおり。
・パッケージのボディサイズ
あるボディサイズで信頼性試験を行った場合，そのサイズ以下の同種類のパッケージの
信頼性試験は不要とできる場合がある。このときパッケージ厚が変わった場合は別に信
頼性試験を行う場合もある。つまりボディサイズの定義を体積とするか，面積(厚さ含ま
ず)とするかは別途決定すればよい。
・CSP のボール数，ボールピッチについて
あるボディサイズ，ボール数で信頼性試験を行った場合そのボール数やボールピッチが
違っても同種類のパッケージとして信頼性試験は不要とできる場合があるが，その場合，
実装信頼性を別途必要とする場合があるのでそれを考慮してグルーピングすること。
CSP パッケージ・グルーピングの具体例
・CSP388 ピン(鉛フリーボール)，パッケージ基板層数 2 層，パッケージサイズ同一，パッ
ケージ厚(一定)，ボールピッチ(一定)を 1 グループとし，これらの条件(材料も)が同じ
でボール数が違ってもパッケージ単体の信頼性試験は不要とする。
e)
パッケージとウェハプロセスの組合せ
パッケージ(種類，パッケージ・メーカ)とウェハプ
ロセスの組合せによって信頼性の問題がないか試験を行う場合がある。このような場合，あ
るウェハプロセスのチップとパッケージ(組立メーカの違いを含む)の組合せを適切に行うこ
とによって，組合せ全体の確認とすることができる。
グルーピング全体の概念図を図 30 に示す。パッケージに内蔵されるチップのプロセステクノロジご
とに認定試験が行われる場合を示している。
プロセスごと
に認定を行う
ウェハプロセス C 認定
ウェハプロセス B 認定
ウェハプロセス A 認定
最大ダイサイズで認定
IP，マクロなどの回路部品認定
パッケージ A
パッケージ B
パッケージ組立先・パッケージ構造・材料・サイズ・厚さで
同一グループとし認定
Package A
図 30
グルーピングによる認定概念図
- 51 -
JEITA EDR-4704A
参考文献
[1]
D. J. Dumin, “OXIDE RELIABILITY A Summary of Silicon Oxide Wearout, Breakdown, and
Reliability”, World Scientific, p.179, 2002.
[2]
ルネサステクノロジ信頼性ハンドブック(2006)
[3]
J. Wood, et al., “ Reliability and Degradation of Silicon Devices and Integrated
Circuits, in Reliability and Degradation”, edited by M. H. Howes and D. V. Morgan,
Wiley, New York, 1981.
[4]
D. S. Peck, “Practical Applications of Accelerated Testing-Introduction”, Proc. Of
IRPS, p.253, 1975.
[5]
JEDEC PUBLICATION JEP122C, MARCH 2006, “Failure Mechanisms and Model for Semiconductor
Devices”
[6]
J. M. Towner, “Electromigration-Induced Short Circuit Failure”, Proc. Of IRPS, p.81,
1985
[7]
J. C.Ondrusek, et al., “Effective Kinetic Variations With Stress Duration For Multilayered
Metallizations”, Proc. Of IRPS, p.179, 1988
[8]
J. G. Cottle, et al., “A Comparison Between Noise Measurement And Conventional
Electromigration Reliability Testing”, Proc. Of IRPS, p.203, 1988
[9]
C. A. Martin, et al., “Electromigration Performance Of CVD-W/Al-Alloy Multilayered
Metalizations”, Proc. Of IRPS, p.31, 1990
[10] J. A. Maiz, et al., “A Resistance Change Methodology For The Study Of Electromigration
In Al-Si Interconnects”, Proc. Of IRPS, p.209, 1988
[11] L. M. Ting, et al., “AC Electromigration Characterization And Modeling Of Multilayered
Interconnects”, Proc. Of IRPS, p.311, 1993
[12] C. Ryu, et al., “Effect of Texture on Electromigration of CVD Copper”,Proc. Of IRPS,
p.201, 1997
[13] L. Arnaud, et al., “Microstructure and Electromigration in Copper Damascene Lines”,
Proc. Of IRPS, p.263, 1999
[14] Reliability Qualification of Copper BEOL, IBM MRS2001
[15] Electromigration Performance of Multi-level Damascene Copper, NEC MicroRel 2001
[16] Electromigration Induced Incubation, Drift and Threshold in Single Damascene Copper
Interconnects, NEC IITC2002
[17] K.-D. Lee, et al., “Electromigration Study of Cu/low k Dual-Damascene Interconnects”,
Proc. Of IRPS, p.322, 2002
[18] C.-K. Hu, “Bimodal Electromigration Mechanism in Dual-Damascene Cu Line/Via on W”,
IBM IITC2002
[19] “Electromigration Failure Mechanism Studies on Copper Interconnects”, Inferion
IITC2002
[20] H. Okabayashi, “Stress migration for aluminum”, Material, Vol.36, pp.565-570(1997)
[21] E. Ogawa, et al., “Stress-induced Voiding under Vias connected to Wide Cu Metal Leads”,
Proc. Of 2002 IRPS, pp312-321(2002)
- 52 -
JEITA EDR-4704A
[22] C. G. Shirley, et al., “Optimal Acceleration Cycle THB tests for Plastic packaged
Devices”, Proc. Of IPRS, p.12, 1991
[23] D. Peck, “Comprehensive Model for Humidity Testing Correlation”, Proc. Of IPRS, p.44,
1986
[24] D. Peck, “Recent Humidity Accelerations, Base for Testing Standards”, Quality and
Reliability Engineering 1991
[25] S. M. Tan, “Demonstrated Reliability of Plastic-encapsulated microcircuits for Missile
Applications”, IEEE Transactions on Reliability 1995
[26] M. Takayanagi, et al., “Gate Voltage Dependent Model for TDDB lifetime Prediction under
Direct Tunneling Regime”, VLSI Tech. Sympo. 2001
[27] J. S. Suehle, et al., “Temperature Dependence of Soft Breakdown and Wear-out in Sub-3nm
SiO2 Films”, Proc. Of IRPS, p.33, 2000
[28] N. Shiono, et al., “A Lifetime Projection Method Using Series Model and Acceleration
Factors for TDDB failures of Thin Gate Oxides”, Proc. Of IPRS, p.1, 1993
[29] J. S. Suehle, et al., “Field and Temperature Acceleration of Time-Dependent Dielectric
Breakdown in Intrinsic Thin SiO2”, Proc. Of IRPS, p.120, 1994
[30] J. Prendergast, et al., “TDDB Characterization of Thin SiO2 Films With Bimodal failure
Populations”, Proc. Of IPRS, p.124, 1995
[31] P. Chaparala, et al., “Electric Field Dependent Dielectric Breakdown of Intrinsic SiO2
Films under Dynamic Stress”, Proc. Of IPRS, p.61, 1996
[32] W. H. Schroen, et al., “Reliability Improvement by Process Control”, Proc. of IRPS,
p.42, 1972.
[33] 松田，他，“記憶保持特性と書き換え特性の改良進む最近の EPROM”，日経エレクトロニクス,
No.216，p.121，1979.
[34] 大槻，他，“マイクロプロセッサ用 LSI の信頼性”，電子通信学会信頼性研究会，SSD76-23，
p.35，1976.
[35] 宮本，他,“CMOS EPROM の信頼性”，第 9 回日科技連信頼性・保全性シンポジウム，p.67，
1979.
[36] E. H. Snow, et al., “Polarization Phenomena and Other Properties of Phosphosilicate
Glass Film on Silicon”, J.Electrochem.Soc., vol.113, p.263, 1966.
[37] Y. F. Chen, et al., “Negative Bias Temperature Instability (NBTI) in Deep Sub-micron
P+-gate PMOSFETs”, IRW FINAL REPORT, p.98, 2000
[38] P. Chaparala, et al., “Threshold Voltage Drift in PMOSFETS due to NBTI and HCI”, IRW
FINAL REPORT, p.95, 2000
[39] 11th RCJ Reliability seminar text
[40] C. H. Liu, et al., “Mechanism and Process Dependence of Negative Bias Temperature
Instability (NBTI) for PMOSFETs with Ultrathin Gate Dielectric”, IEDM, 39.2, 2001
- 53 -
JEITA EDR-4704A
[41] K. Sasada, et al., “The influence of SiN Films on Negative Bias Temperature Instability
and Characteristics in MOSFETs”, IEEE Conference on Microelectronics Test Structure,
1998
[42] N. Kimizuka, et al., “NBTI enhancement by nitrogen incorporation into ultra thin gate
oxide for 0.1um gate CMOS generation”, VLSI Technology Digest for Technical Paper,
p.92, 2000
[43] P. S. Doyle, et.al., IEDM 1991, p.529
[44] C.-H. Ang, Jpn.J.Appl.Phys, vol.41, pL314, 2002
[45]
加藤，他，RCJ 信頼性シンポジウム 2002
[46] F. N. Sinnadurai, Microelectronics and Reliability, vol. 13, p.23, 1974.
[47]
東芝半導体信頼性ハンドブック(1998)
[48]
半導体信頼性サブコミティ委員会内部データ
[49] JEDEC 審議文書 “EARLY LIFE FAILURE RATE CALCULATION PROCEDURE FOR ELECTRONIC COMPONENTS”
[50] E. Takeda, “ Hot-Carrier and Wear-out Phenomena in Submicron VLSI,S ” , Proc. VLSI
Technology Symp., p.2, 1985.
[51] C. Hu, “Hot-Electron-Induced MOSFET Degradation-Model, Monitor, and Improvement”, IEEE
Trans Electron Devices, Vol.32 No.2, p.375, 1985.
[52] T.-C. Ong, et al., “P-MOSFET Gate Current and Device Degradation”, Proc. Of IRPS,
p.178, 1989.
[53] D.-H. Huang, et al., “Characterization of Hot-Carrier-Induced Degradation in P-Channel
MOSFETs by Total Injected Charge Techniques”, Proc. Of IRPS, p.34, 1994.
[54] F-C. Hsu, “ Hot-Carrier Substrate-Current Generation During Switching Transients ” ,
IEEE Trans. Electron Devices, Vo1.32 No.2, p.394, 1985.
[55] S. Aur, “ Kinetics of Hot-Carrier Effects for Circuit Simulation ” , Proc. Of IRPS,
p.88, 1989.
[56] R. Rakkhit , et al., “A Comparison ofInverter-type Circuit Lifetime and Quasi-Static
Analysis of NMOSFET lifetime”, Proc. Of IRPS, p.112, 1991.
[57] K. N. Quader, et al., “ Simulation of CMOS Circuit Degradation Due to Hot-Carrier
Effects”, Proc. Of IRPS, p.16, 1992.
[58]
松下電子工業株式会社編：半導体デバイスの信頼性技術
[59] G. LaRosa, et al., “NBTI-Channel Hot Carrier Effects in PMOSFETs in Advanced COMS
Technologies”, Proc. Of IRPS, p.282, 1997
[60]
加藤，他，“PMOSFET の NBTI による劣化予測に関する一考察” 第 12 回電子デバイスの信頼性
シンポジウム
2002 年 11 月
[61] JEDEC/FSA JOINT PUBLICATION JP-001 “FOUNDRY PROCESS QUALIFICATION GUIDELINES (Wafer
Fabrication Manufacturing Sites)”
- 54 -
JEITA EDR-4704A
[62] J. W. Mcpherson, “Underlying physics of the thermochemical E model in describing
low-field time-dependent breakdown in SiO2 thin films”, J. Appl. Phys., Vol.84,
pp.1513-1523 (1998)
[63] D. J. DiMaria, “Impact ionization trap creation, degradation, silicon”, J. Appl. Phys.,
Vol.73, pp.3367-3384 (1993)
[64] D. J. DiMaria, “Defect generation under substrate-hole-electron injection into ultrathin
silicon dioxide layers”, J. Appl. Phys., Vol.86, pp.2100-2109 (1999)
[65] D. L. Crook, “Method of Determing Reliability Screens for Time Dependent Dielectric
Breakdown”, Proc. Of IRPS, p.1, 1979.
[66] E. S. Anolick, “Low Field Time Dependent Dielectric Integrity”, Proc. Of IRPS, p.8,
1979.
[67] C. M. Osburn, “Accelerated Dielectric Breakdown of Silicon Dioxide Films”, J. Electrochem.
Soc.,120, 1377, 1973.
[68] 山部，“薄いシリコン酸化膜－絶縁破壊欠陥について”，半導体研究，22，工業調査会，75，
1985.
[69] J. W. McPherson, et al., “Acceleration Factor for thin Gate Oxide Stressing”, Proc.
Of IRPS, p.1, 1985.
[70] J. C. Lee, “Modeling and Characterization of Gate Oxide Reliability”, IEEE Trans.
Electron Devices, 35, 2268, 1988.
[71] H. Mase, et al., 1999 Int. workshop on Dielectric Thin Films for Future ULSI Devices.
[72] P. E. Nicollian, et al., “Experimental Evidence for Voltage Driven Breakdown Models
in Ultrathin Gate Oxides”, Proc. Of IRPS, p.7, 2000
[73] E. Wu, et al., “Nonlinear Characteristics of Weibull Breakdown Distributions and Its
Impact on Reliability Projection for Ultra-Thin Oxides”, IEDM Tech. Dig., 18-2,
1999+
[74] J. Lau, et.al., 2004 Electronic Components and Technology Conference, p.718-725.
- 55 -