10-bit、100MS/s電流モードA/D変換器の 実現に関する回路技術の研究

修士論文要旨 (2006 年度)
10-bit、100MS/s 電流モード A/D 変換器の
実現に関する回路技術の研究
A research of circuit techniques that realize
a 10-bit,100MS/s current-mode ADC
電気電子情報通信工学専攻 田中 滋人
Shigeto Tanaka
1
㔚࿶࡯㔚ᵹᄌ឵
はじめに
Iin
STAGE 1
ディジタル信号がアナログ信号と比較してノイズの影
Vin
1-bit
響を受けにくく、圧縮、伸張など信号処理が容易である
STAGE 2
STAGE N
1-bit
1-bit
DIGITAL CORRECTION
ため、多くの回路ブロックはディジタル化されている。
しかし、現実世界において我々が認識できる映像、音声
Stage1
などの情報はアナログ信号であるため、アナログ信号を
㧝
ฦࠬ࠹࡯ࠫ
ߩേ૞
ディジタル信号に変換する A/D 変換器は必要不可欠で
Stage2
Stage3
StageN
˜㧞
˜㧞
IREF
㨯㨯㨯
˜㧞
㧜
ある。
そこで、今日の A/D 変換器において何が必要となる
࠺ࠖࠫ࠲࡞ࠦ࡯࠼
㧝
㧜
㧝
㨯㨯㨯
㧝
かについて説明する。システム LSI では高集積化、低
消費電力化の目的で電源電圧が年々低下してきている。
図 1: パイプライン型 A/D 変換器
アナログ回路に要求されることは、今後さらに低電源電
圧化が進んだ状況で、いかに機能を実現するかであり、
する。その後１ビット変換時の誤差分を２倍に増幅し、
新たに低電源電圧に適した回路設計手法を考える必要
次のステージへ値を渡す。これを各ステージ繰り返す事
がある。そこで、電流モード回路の適用を提案する。電
で、ステージ数 N 段であった場合、N ビットの A/D 変
流モード回路は少ない電圧振幅で信号を伝達できるた
換器が実現できる。
め、低電源電圧に適した回路技術で、各端子のインピー
ダンスが低いため、高速動作が期待できる。[1]
3
しかし、電流モード回路は電流を信号として扱うため
電圧-電流変換の非線形性
電圧-電流変換回路が必要となるが、信号変換時に起こ
る非線形性誤差、電流の伝達に使われる電流ミラー回路
iin
Ǎv
Id
でのトランジスタの製造ばらつきによる誤差が問題と
vin
なる。そこで、以上の２つの精度低減の原因となる問題
を解決し、低電源電圧に対応できる、より高精度な電流
Vgs
モード A/D 変換器の設計を目指す。
2
R
iin
Vgs
電流モードパイプライン型 A/D 変換器
図 2: 電圧-電流変換回路における非線形誤差
図 1 は、電流モード１ビットビットブロックパイプラ
抵抗により電圧-電流変換を行い、トランジスタに信
イン型 A/D 変換器の構成と、各ビットブロックの動作
号電流を流す場合について考える。図 2 に示すように、
を示している。
電流モード回路は電流を信号として扱うため、電圧
抵抗 R を使って、電圧 vin を電流 iin に変換し、トラン
信号を抵抗を用いて電流信号に変換している。各ビット
ジスタに電流信号を流す。トランジスタの電流の増加に
ブロックでは、１ビットのディジタル値を出力する。比
伴い、ゲート電圧 Vgs は非線形に変化する。すると入力
較電流 IREF と比較し、入力電流が大きければディジタ
電流 iin は
iin =
ル値１を、入力電流が小さければディジタル値０を出力
1
∆v
vin
−
R
R
(1)
5
Ǎv / A
vin iin
Vb
A
R
M1
トランジスタの素子ばらつきによる誤差
Ǎv
+
/
/
Ǫ
8VJ
図 3: 従来型電圧-電流変換回路
+
Ǫ
8VJ
と表され、第２項の ∆v が非線形に変化するために電
圧-電流変換において非線形誤差が発生してしまう。
図 5: 理想的なカレントミラー回路
そこで、従来は高利得のオペアンプを使用し、非線形
性の改善を行う手法の検討が行われていた。[2]
iin =
vin
1 ∆v
−
R
R A
(2)
図 3 に示されるように、オペアンプの電圧利得を A と
すると、オペアンプを使用することで ∆v は
1
A
+
/
倍に減
少する。これにより、∆v の電圧変動は抑制されるため、
/
Ǫ
8VJ
線形性の改善が見込める。しかし、低電圧動作環境では
オペアンプの利得を十分に大きく確保することは難し
+Ǎ+
ǪǍǪ
8VJǍ8VJ
CǍ+ߩ⺋Ꮕ
く、これは低電圧化向きの回路手法とはいい難い。
4
電圧-電流変換の非線形性の改善
+
A
Gm
R iG
/
ǪǍǪ
8VJǍ8VJ
Ǎv / A
vin iin
/
+Ǎ+
Ǫ
8VJ
DǍ+ߩ⺋Ꮕ
Vb
図 6: カレントミラー回路の誤差
iM1 M1 Ǎv
トランジスタは、製造時に伝達コンダクタンスパラ
メータ β 、スレッショルド電圧 Vth がばらつく。これは
図 4: 提案した電圧-電流変換回路
電流ミラー回路において、電流ミラー比がばらつく原因
となるため、電流が正しく伝達されないという問題が起
そこで、高利得オペアンプを使用することなく非線形
こる。
性の改善を行う回路を提案する。図 4 は、提案した電
圧-電流変換回路である。低電圧環境でのオペアンプに
図 5 のように、もし電流ミラー回路を構成する２つ
よる電圧変動の抑制には限界があるため、新たに電圧制
のトランジスタについて、素子ばらつきが理想的に全
御電流源 Gm を用いて電流を追加し、誤差電流を補う
くない場合、トランジスタ M1 に流れる電流 I は、そ
回路が使われている。これにより、トランジスタに流れ
のままトランジスタ M2 にコピーされる。ところが実
る電流 iM 1 は
際にはそのようにはならず、図 6(a) に示すように伝達
iM 1 =
µ
¶
vin
1 ∆v
+ Gm −
R
R A
コンダクタンスパラメータ β 、スレッショルド電圧 Vth
(3)
がばらつく。トランジスタ M1 に対して M2 の伝達コン
ダクタンスパラメータが β + ∆β 、スレッショルド電圧
となり、
が Vth + ∆Vth とばらついた場合、トランジスタ M2 に
1
(4)
R
と設定すれば ∆v の影響を受けないことがわかる。
Gm =
流れる電流は I とはならず、+∆I の誤差を含んだ電流
が流れてしまう。
2
6
0.35µmCMOS プロセス、アナログ電源電圧 2.0V、ディ
ジタル電源電圧 2.5V で動作する。
素子ばらつきの打消し
素子ばらつきによる電流誤差の打ち消し方法を提案
した。
図 6(a) と図 6(b) では、電流ミラー回路を構成する２
つのトランジスタが交替されている。図 6(a) では、ト
ランジスタ M1 に流れる電流をトランジスタ M2 へコ
ピーする構成となっており、出力電流は +∆I の誤差を
含んだ電流が流れてしまう。一方図 6(b) は、トランジ
スタ M2 に流れる電流を M1 にコピーする構成となって
おり、この場合出力電流は −∆I の誤差を含んだ電流が
流れる。このように、電流ミラー回路を構成する２つの
図 8: 試作チップ写真
トランジスタの交替を行うことで、正負等量逆極性の誤
差が発生する。したがって、お互いの電流誤差を平均化
することで、誤差はキャンセルされる。
㧙Ǎ
+Ǎ
Ǫ
8VJ
C D
೨⟎
5*࿁〝
/
/
5(&4
F$
+ +
Ǫ Ǫ
8VJ 8VJ
+ߩ⺋Ꮕ
STAGE
1
STAGE
2
STAGE
N
ާ
౉ജ
+
ࡄࠗࡊ࡜ࠗࡦဳ#&ᄌ឵ེ
ࡈࠚ࡯࠭C
ࡈࠚ࡯࠭D
+
/
/
Ǫ Ǫ
8VJ 8VJ
Vb
A
Cancel
M1
+ +
Ǫ
8VJ
+ߩ⺋Ꮕ
図 9: 従来型回路の S/H 回路周波数スペクトラム
図 7: 素子ばらつきによる誤差の低減手法
図 7 を使って具体的な平均化方法について説明する。電
SFDR
67dB
て電流ミラー回路でトランジスタを交替し、等量逆極性
の誤差を発生させる時、トランジスタの交替前と交替
iG
A-
+
流誤差の誤差量は入力電流によって変動する。したがっ
後で入力電流が一致していなければならない。そのた
め、前置サンプル・ホールド (S/H) 回路により、入力電
Gm
流が一定の期間を設けている。図 7 のフェーズ a の期
M1
間では、パイプライン型 A/D 変換器のカレントミラー
回路は (a) の構成となっており、+∆I の誤差を含んだ
図 10: 提案した回路の S/H 回路周波数スペクトラム
電流が流れる。したがって、A/D 変換後のディジタル
データも +∆ の誤差をもったディジタルデータが出力
される。一方フェーズ b の期間では、パイプライン型
図 9 は、オペアンプのみを使用した従来型の電圧-電流
A/D 変換器のカレントミラー回路は (b) の構成となって
変換回路を用いた S/H 回路の出力周波数スペクトラム
おり、−∆I の誤差を含んだ電流が流れる。したがって、
である。入力周波数 fin = 1MHz、入力振幅 0dBFS 、サ
A/D 変換後のディジタルデータも −∆ の誤差をもった
ンプリング周波数 fs = 30MHz において、SFDR=55dB
ディジタルデータが出力される。出力されたディジタル
を確認できた。
図 10 は、オペアンプに加えて電圧制御電流源により
データについて、フェーズ a とフェーズ b の誤差を平均
誤差電流を補った提案回路の測定結果である。入力周波
化することで、電流誤差はキャンセルする事ができる。
数 fin = 1MHz、入力振幅 0dBFS 、サンプリング周波数
7
fs = 100MHz において、SFDR=67dB を確認できた。
測定結果
これより、提案回路により 12dB の改善が確認できた。
前置 S/H 回路について、電圧-電流変換回路の高
図は、オペアンプのみを使用した従来型の電圧-電流
精 度 化 の 効 果 を 検 証 す る た め に 、IC を 試 作 し た 。
変換回路を用いた S/H 回路の入力周波数対 S/N 特性の
3
Vb
参考文献
A
[1] J. B. Hughes and K. W. Moulding, “ Switchedcurrent signal processing for video frequencies
and beyond, ” IEEE J. Solid-State Circuits, vol.
28, pp. 314.322, Mar. 1993.
Vb
M1
[2] Y.Sugimoto, ”A Realization of a Below-1-V Operational and 30-MS/s Sample-and-Hold IC With
a 56-dB Signal-to-Noise Ratio by Applying the
Current-Based Circuit Approach ”, IEEE Transactions on CAS-1, Vol. 51, No. 1, pp. 110-117,
January 2004.
図 11: 従来型回路の入力信号周波数対 S/N 比
70
fs= 20MHz
fs= 50MHz
fs=100MHz
[3] B.S.Song, P.L.Rakerson, and S.F.Gillig, ”A 1-V
6-b 50- Msample/s current-interporating CMOS
ADC ”, IEEE JSSC, Vol.35, pp.647-651, Apr.
2000.
iG
60
A
S/N [dB]
65
Vb
55
50
1M
Gm
10M 20M
Frequency [Hz]
M1
50M
[4] M.Yotsuyanagi,
図 12: 提案した回路の入力信号周波数対 S/N 比
測定結果である。入力周波数 f in = 1MHz、サンプリン
M.Yamaguchi,
[5] K.Poulton, R.Neff, A.Muto, W.Liu, A.Burstein,
and M.Heshaml, ”A 4GSample/s 8b ADC in
0.351m CMOS ”, Digest of Technical Papers,
グ周波数 f s = 30MHz において、S/N=56dB であった。
図 12 は、提案回路の入力周波数対 S/N 特性の測定結
果である。入力周波数 f in = 1MHz、サンプリング周波
ISSCC 2002, Paper No. 10.1, pp. 166-167, February 2002.
数 f s = 20MHz において S/N=64dB、f s = 50MHz に
おいて S/N=63dB、f s = 100MHz において S/N=60dB
[6] 杉本 泰博, ”よくわかるアナログ電子回路 ”, オー
ム社.
を確認できた。これより、5dB の改善が確認できた。
8
H.hasegawa,
M.Ishida and K.Sone, ”A 2 V, 10 b, 20 Msample/s, Mixed-Mode Subranging CMOS A/D
Converter ”, IEEE JSSC, Vol. 30, No. 12, pp.
1533-1537, December 1995.
[7] Behzad Razavi, ”Design of Analog CMOS Integrated Circuits ”,The McGraw-Hill Companies.
結論
電圧ー電流変換時の非線形誤差を改善する回路を提
案した。提案回路を用いた S/H 回路について、試作 IC
を評価した結果、入力周波数 1MHz、サンプリング周波
数 100MHz で SFDR=67dB、S/N=60dB を確認した。
これより、高利得オペアンプを使用することなく高精度
電圧ー電流変換が実現できたことが証明された。
高精度電流モード S/H 回路が実現できた事から、こ
の S/H 回路を適用した電流モードパイプライン型 A/D
変換器の実現を今後の課題とする。
謝辞
本研究を行うにあたり、多大なる御指導を賜った杉本
泰博教授に心より感謝の意を表します。
4