DP7172 Datasheet

DP7172
DP7172
Green パッケージ対応
鉛フリー・ハロゲンフリー
256タップ SPI互換 デジタル・ポテンショメータ
特
長
■ 256タップ
■ 全抵抗値：50kΩ, 100kΩ
■ SPI互換インターフェース
■ 電源起動時のワイパーは中間位置
■ 低温度係数 100ppm/℃
■ 低消費電力、IDD 2μA max
■ 広い動作温度範囲 -40℃∼+85℃
■ RoHS対応 8リードSOT-23 (2.9mm x 3mm) パッケージ
■ 鉛フリーデバイス
■ 単電源：2.7V∼5.5V
応用例
■ ポテンショメータの置き換え
■ 圧力、温度、位置、化学、光センサーの変換器の調整
概
■ RF増幅器のバイアス
■ ゲイン制御及びオフセット調整
要
DP7172は256タップ、直線カーブのデジタルポテンショメータで、可変抵抗器や機械式のポテンショメータの置き換えに最適
となっています。機械式のポテンショメータのように、DP7172は、電源レール間でフローティングまたは、VCCとグランド間で
使用できる抵抗素子を持っています。
ワイパー設定は、SPI互換デジタルインターフェイスにより制御します。電源起動時にワイパーは中間位置となり、電源が安定
した後には、DP7172は2μA以下の消費電流で2.7∼2.5Vで動作します。DP7172の低動作電流と小形パッケージのフットプリン
トは、電池駆動の携帯機器に理想的なデバイスとなっています
マーキング
ADYM
AEYM
1
SOT23ï8
TB SUFFIX
CASE 527AK
1
AD = 50 k 抵抗
AE = 100 k 抵抗
Y = 製造年
Y = (下1桁)
M = 製造月
M = (1 ï 9, A, B, C)
VDD
CS
SDI
CLK
ピン接続
SPI
INTERFACE
A
W
W
1
VDD
A
B
GND
CS
CLK
SDI
(Top View)
WIPER
REGISTER
B
GND
図1. 機能ブロック図
1
DP7172
表1. オーダーインフォメーション
型式
抵抗値
DP7172TBIï 50-GT3
50 k
DP7172TBIï 00-GT3
100 k
温度範囲
パッケージ
出荷
3000/テープ&リール
SOTï23ï8
(鉛フリー)
ï40oC ∼ 85oC
3000/テープ&リール
表2. 端子の機能
ピン番号
名称
1
W
2
VDD
正電源
3
GND
デジタルグランド
4
CLK
シリアルクロック入力。正エッジトリガー
5
SDI
シリアルデータ入力
6
CS
7
B
抵抗アレイのロー側端子
8
A
抵抗アレイのハイ側端子
表3. 絶対最大定格
概要
抵抗器のワイパー端子
チップセレクト入力、アクティブLow。CSがHighのとき、データはDACレジスタに読み込まれます
(注記1)
パラメータ
VDD to GND
VA, VB, VW to GND
IMAX
デジタル入力と出力電圧
動作温度範囲
最大ジャンクション温度 (TJMAX)
保存温度
リード温度（半田付け、10秒）
定格
単位
ï0.3 ∼ 6.5
V
VDD
p20
mA
0 ∼ 6.5
V
ï40 ∼ +85
oC
150
oC
ï65 ∼ +150
oC
300
oC
「絶対最大定格」を超えたストレスは、デバイスに対して致命的ダメージを与える原因になります。これは定格値単独の条件であり、この
条件と仕様欄に書かれている他の何かの動作条件との組み合わせた動作については含まれておりません。絶対最大定格の条件に長時間放置
しておくと、デバイスの信頼性に悪影響を与えます。
1. 端子の最大電流は、スイッチの最大電流の処理や、パッケージの最大電力損失、そして、二つの端子A,Bと各抵抗値のW端子への最大印加
により、バウンドします。
2
DP7172
表4. 電気的特性50kΩと100kΩバージョン
V DD = 5 V p10%, 3 V p10%; VA = VDD ; V B = 0 V; 特に、指定の無い場合 –40 oC < TA < +85 o C
Typ
パラメータ
条件
記号
Min
(注記2)
Max
単位
抵抗微分非直線性 (注記3) Resistor Differential Nonlinearity
R WB , V A = NC
R ïDNL
ï1
p0.1
+1
LSB
抵抗非直線性 (注記3)
R WB , V A = NC
R ïINL
ï2
p0.4
+2
LSB
R AB
ï20
+20
%
DC特性−レオスタッド・モード
Resistor Integral Nonlinearity
公称抵抗値許容差 (注記4) Nominal Resistor Tolerance
抵抗温度係数
Resistance Temperature Coefficient
ワイパー抵抗
Wiper Resistance
T A = 25 oC
VAB = V DD , ワイパー = 未接続
V DD = 5 V
R AB / T
ppm/ oC
100
RW
V DD = 3 V
50
120
100
250
DC特性−ポテンショメータ・電圧分圧・モード
分解能
Resolution
微分非直線性 (注記5)
Differential Nonlinearity
DNL
ï1
積分非直線性 (注記5)
Integral Nonlinearity
INL
ï1
電圧分圧温度係数
Voltage Divider Temperature Coefficient
コード = 0x80
フルスケール誤差
Full ïScale Error
コード = 0xFF
V WFSE
ï3
ï1
0
LSB
ゼロスケール誤差
Zero ïScale Error
コード = 0x00
V WZSE
0
1
3
LSB
VA,B,W
GND
V DD
V
N
V W/ T
8
Bits
p0.1
+1
LSB
p0.4
+1
LSB
ppm/ oC
100
抵抗端子
電圧範囲 (注記6)
Voltage Range
容量 (注記7) A, B
Capacitance A, B
f = 1 MHz, measured to GND,
コード = 0 x 80
C A,B
45
pF
容量 (注記7) W
Capacitance W
f = 1 MHz, measured to GND,
コード = 0 x 80
CW
60
pF
VA = V B = V DD /2
I CM
1
nA
コモンモードリーク(注記7) Common ïMode Leakage
デジタル入力
入力ロジックHigh
Input Logic High
V DD = 5 V
V IH
入力ロジックLow
Input Logic Low
V DD = 5 V
V IL
入力ロジックHigh
Input Logic High
V DD = 3 V
V IH
入力ロジックLow
Input Logic Low
V DD = 3 V
V IL
入力電流
Input Current
入力容量 (注記7)
V IN = 0 V or 5 V
0.7 x VDD
0.3V DD
0.7 x VDD
V
V
0.3V DD
p1
I IL
C IL
Input Capacitance
V
5
V
A
pF
電源
電源範囲
Power Supply Range
供給電流
Supply Current
消費電力 (注記8)
Power Dissipation
対電源感受性
Power Supply Sensitivity
V DD RANGE
2.7
5.5
0.3
2
V
V IH = 5 V or V IL = 0 V
I DD
V IH = 5 V or V IL = 0 V, VDD = 5 V
P DISS
0.2
mW
V DD = +5 V p10%, コード = 中間
PSS
p0.05
%/%
A
2. 標準的な仕様は25℃、VDD=5Vの平均値で示します。
3. 抵抗位置の非直線誤差R=INLは、最大抵抗と最小抵抗ワイパー位置の間で測定された理想的な値からの偏差です。R-DNLは連続的なタップ位置間の理想から
相対的なステップ変化を測定します。構成部品の単調性は保証されています。
4. VAB=VDD, ワイパー(VW)=未接続
5. INLとDNLは、電圧出力D/Aコンバータと同様なポテンショメータ分圧器として設定されたDPを用いてVWで測定されます。VA=VDD、
VB=0V。LSB最大値±1の仕様規格は、保証された単調動作条件になっています。
6. 抵抗端子A, B, Wは、各々に対して極性に制限を持ちません。
7. 出荷テストではなく、設計により保証されています。
8. PDISSは(IDD x VDD)から計算されます。CMOSロジックレベル入力は最小消費電力をもたらします。
9. 全ての動的特性はVDD=5Vを使用しています。
3
DP7172
表4. 電気的特性：50kΩと100kΩバージョン (続き)
VDD = 5 V p 10%, 3 V p 10%; VA = VDD; VB = 0 V; 特に、指定のない場合 –40oC < TA < +85oC
パラメータ
動的特性
条件
記号
Min
Typ
(注記2)
Max
単位
(注記7と9)
帯域幅 -3dB
Bandwidth –3 dB
全高調波歪み
Total Harmonic Distortion
R AB = 50 k
/ 100 k
, コード = 0x80
VA =1 V rms, V B = 0 V,
f = 1 kHz, R AB = 10 k
BW
100/40
kHz
THD W
0.05
%
tS
2
VWセトリング時間 (50kΩ/100kΩ) VW Settling Time (50 k /100 k ) VA = 5 V, V B = 0 V, p1 LSB エラーバンド
s
2. 標準的な仕様は25℃、VDD=5Vの平均値で示します。
3. 抵抗位置の非直線誤差R=INLは、最大抵抗と最小抵抗ワイパー位置の間で測定された理想的な値からの偏差です。R-DNLは連続的なタップ位置間の理想から
相対的なステップ変化を測定します。構成部品の単調性は保証されています。
4. VAB=VDD, ワイパー(VW)=未接続
5. INLとDNLは、電圧出力D/Aコンバータと同様なポテンショメータ分圧器として設定されたDPを用いてVWで測定されます。VA=VDD、
VB=0V。LSB最大値±1の仕様規格は、保証された単調動作条件になっています。
6. 抵抗端子A, B, Wは、各々に対して極性に制限を持ちません。
7. 出荷テストではなく、設計により保証されています。
8. PDISSは(IDD x VDD)から計算されます。CMOSロジックレベル入力は最小消費電力をもたらします。
9. 全ての動的特性はVDD=5Vを使用しています。
表5. タイミング特性：50kΩと100kΩバージョン
VDD = 5 V p 10%, 3 V p 10%; VA = VDD; VB = 0 V; 特に、指定のない場合 –40o C < TA < +85oC
パラメータ
条件
記号
Min
Typ
(注記10)
Max
単位
25
MHz
SPIインターフェースタイミング特性（注記11と12）（全ての製品に適用）
Clock Frequency
Input Clock Pulse width
fCLK
tCH, tCL
20
ns
Data Setup Time
tDS
5
ns
Data Hold Time
tDH
5
ns
CS Setup Time
TCSS
15
ns
CS High Pulse Width
TCSW
40
ns
CLK Fall to CS Fall Hold Time
TCSH0
0
ns
CLK Fall to CS Rise Hold Time
TCSH1
0
ns
TCS1
10
ns
CS Rise to Clock Rise Setup
Clock level high or low
10. 標準的な仕様は25℃、VDD=5Vの平均値で示します。
11. 出荷テストではなく、設計により保証されています。
12. 測定値の位置についてはタイミング図を参照ください。全ての入力制御電圧はtR=tF=2ns (3Vの10%∼90%)で指定され、1.5Vの電圧レベルから計測されます。
4
DP7172
SPIインターフェース
表6. DP7172シリアルデータ - ワードのフォーマット
B7
B6
B5
B4
B3
B2
B1
B0
D7
MSB
27
D6
D5
D4
D3
D2
D1
D0
LSB
20
CS
1
2
3
4
5
6
7
8
CLK
DATA IN
D7 D6 D5 D4 D3 D2 D1 D0
SDI
VOUT
V1
V2
図2. DP7172 SPIインターフェース タイミング図 (V A = 5 V, VB = 0 V, VW = VOUT)
1
SDI
(DATA IN) 0
Dx
Dx
tCH
1
tDS
tDH
tCS1
CLK
0
tCSHO
tCL
tCSH1
tCSS
1
CS
tCSW
0
tS
VOUT
VW
p1 LSB
VW0
図3. SPIインターフェースの詳細なタイミング図 (V A = 5 V, VB = 0 V, VW = VOUT)
5
DP7172
標準的な特性
0.03
0.1
0.02
0
DNL
ERROR (LSB)
ERROR (LSB)
0.01
0
ï0.01
ï0.02
ï0.1
INL
ï0.2
ï0.3
ï0.03
ï0.4
ï0.04
ï0.05
ï0.5
0
32
64
96
128
160
192
224
256
0
32
64
96
TAP
128
160
192
224 256
TAP
図4. 微分非直線性
VCC = 5.6 V
図5. 積分非直線性
VCC = 5.6 V
120
6
100
5
5.6 V
VCC = 2.6 V
5.0 V
4
Vw (V)
Rw ( )
80
60
3.3 V
40
4.0 V
3
3.3 V
2
VCC = 2.6 V
20
5.6 V
4.0 V
1
0
0
0
50
100
150
200
250
0
52
104
TAP
156
208
260
70
100
TAP
図6. 常温でのワイパー抵抗
図7. ワイパー電圧
0.4
102.15
102.10
102.05
0.2
(%)
R (k )
102.00
101.95
101.90
0
101.85
101.80
ï0.2
ï50
ï20
10
40
70
100
101.75
ï50
ï20
10
40
TEMPERATURE (oC)
TEMPERATURE (oC)
図8. 全抵抗の変化率
図9. 全抵抗と温度
6
DP7172
標準的な特性
400
CS
350
T = 90oC
W
ISB (nA)
300
T = ï45oC
250
T = 25oC
200
150
100
2
3
4
5
6
VCC (V)
図10. Vcc=5V、CS無効に対する
0xFFから0x00へのワイパー遷移
図11. スタンバイ電流
0
30
ï6
25
VCC = 5 V
20
PSRR (dB)
A (dB)
ï12
VCC = 3 V
ï18
VCC = 5 V
15
VCC = 3 V
ï24
10
ï30
5
ï36
0
1
10
100
1000
1
10
100
f (KHz)
f (KHz)
図12. ゲインと帯域幅
図13. PSRR
1000
7
DP7172
基本動作
DP7172は256ポジションのデジタル･ポテンショメータです。初めて電力が供給されたときワイパーは中間位置になり、CSが
HIGHの間はそこにとどまります。一旦、電源が安定すると、ワイパーはSPI互換インターフェースを介して再設定できます。
CS信号の立上りエッジは遷移コマンドのように作動し、LOWからHIGHへのCS遷移の度に、入力レジスタの内容はワイパーレ
ジスタにロードされます。
電源起動サイクルでは、入力データレジスタはクリアされ全てのビットを0に設定し、ワイパーレジスタに0x80 (128) をロード
してワイパーを中央位置にします。もし、CS信号を繰り返すとDP7172は、入力データレジスタ (0x00) の内容をワイパーレジ
スタに転送し、ワイパーは最下限に移動します。― 通常(Wは端子Bへ)。この転送は新しいデータ入力の有無に無関係です。
なぜならCSは転送コマンドとして作動するためです。
プログラミング：可変抵抗
レオスタッド・モード
端子AとBの間の抵抗RABは、5 0 kΩまたは100kΩの公称値を持ち、ワイパー端子によってアクセスされる256個の接点とB端子
用の接点を持っています。8ビットワイパーレジスタのデータは、256個の可能な設定の1つを選択するためデコードされます。
ワイパーの初めの接続はB端子で、制御位置 0 x 0 0 に対応します。理想的に、これはワイパーとBの間を0Ωにしますが、機械的
なレオスタットのように、わずかな接点抵抗を考慮する必要があり、ワイパー抵抗はそれぞれの接点ポイントにワイパー出力を
接続しているFETスイッチのRONから成っています。DP7172の‘接点’抵抗は標準的に50Ωです。したがって0x00の接続設定
は、端子WとBの間を50Ωの最小抵抗値にします。
100kΩデバイスに関して、2番目の接続、または初めのタップ位置はデータ0x01に対して441Ω(RWB = RAB/256 + RW = 390.6 +
50Ω) に対応します。3番目の接続は次のタップ位置でデータ0x02に対して831Ω(2 x 390.6 + 50Ω)です。図14は最後の抵抗列
がアクセスされない簡易等価回路を示しています。それゆえ、フルスケールではワイパー抵抗に加えて1LSB小さい公称抵抗値
になります。
A
RS
RS
Wiper
Register
and
Decoder
RS
W
RS
B
図14. DP7172の等価なDP回路
デジタルでプログラムするWとB間の出力抵抗を決める一般は次のとおりです。
D R
R WB
RW
256 AB
ここで、Dは8ビットワイパーレジスタにロードされる2進コードと等価な10進数です。RABは終端間抵抗で、RWは内部スイッチ
のオン抵抗によるワイパー抵抗です。
要約すると、RAB = 100kΩでA端子がオープン回路の場合、以下のワイパーレジスタコードに対して以下の出力抵抗RWBが設定
されます：
8
DP7172
表7. コードと対応するRWB抵抗 RAB=100kΩ、VDD=5V
出力状態
D (Dec.)
RWB ( )
255
99,559
128
50,050
1
441
1 LSB
0
50
ゼロスケール
(ワイパー接触抵抗)
フルスケール (RAB – 1 LSB + R W)
中間位置
ゼロスケール位置では、5 0Ωのワイパー抵抗が存在します。この状態ではWとBの間を流れる電流を最大パルス電流が20mAを
超えないように制限するように注意してください。この制限をしない場合には、内部スイッチ接点の劣化や、破損する可能性が
あります。
機械式ポテンショメータと同じように、ワイパーWと端子Aの間のDPの抵抗は、デジタル制御された相補抵抗RWAを生じます。
これらの端子が使われていると、B端子をオープンにできます。RWAの抵抗値の設定は、抵抗の最大値から始まり、ラッチにロー
ドされる値が増加するにつれて抵抗値は減少します。この動作の一般式は次のとおりです。
R WA(D)
256 D R
AB
256
RW
RAB=100kΩでB端子がオープン回路の場合、以下のワイパーレジスタコードに対して次の出力抵抗RWAが設定されます。
表8. コードと対応するRWA抵抗値 RAB = 100kΩ、VDD=5V
出力状態
D (Dec.)
RWA ( )
255
441
128
50,050
中間位置
1
99,659
1 LSB
0
100,050
ゼロスケール
フルスケール
標準的なデバイス間の抵抗マッチングは、ロットに依存しており、最大±20%の変動が生じることがあります。
SPIコンパチブル 3線式シリアルバス
DP7172は、3線式SPI互換デジタルインターフェースを介して制御します (SDI, CS, CLK) 。
CLK入力は立上りエッジに敏感なためにシリアル入力レジスタに不正なデータがクロック入力されないように明確な遷移が必要
です。CSがLOWのとき、クロックは各々の正クロックエッジでシリアルレジスタにデータをロードします (図1)。各々の8ビッ
トシリアルワードはMSBからロードする必要があります。ワードのフォーマットは表6を参照ください。
CSラインがロジックHIGHに戻ると、DP7172の8ビットシリアルの入力レジスタにロードされたデータは、内部のワイパーレジ
スタに転送されます。 余分なMSBビットは無視されます。
ESD 保護
Digital
Input
LOGIC
Potentiometer
GND
GND
図15. ESD保護回路網
9
DP7172
端子電圧の動作範囲
DP7172のVDD及びGNDは電源により適切な3端子デジタルポテンショメータの動作のための境界条件を定義します。
端子A、B、あるいはワイパーに印加された信号や、電位はVDDとGNDのスパン内である必要があります。これらの境界を越え
る信号は、内部の順方向にバイアスされたダイオードによってクランプされます。
VDD
W, A, B
DP7172
LOGIC
GND
図16
電源起動シーケンス
端子A 、B、W には電圧追従を制限するE SD 保護ダイオードがあるため (図15を参照)、端子A、B、Wに電圧を印加する前に、
VDD/GNDに電力を供給することが大切です。理想的な電源起動シーケンスは、GND、VDD、デジタル入力、VA/B/Wという順序
です。VA、VB、VW、デジタル入力の電源供給順序は、VDD/GNDの後になっていれば、重要ではありません。
電源のバイパス
最小リード長のコンパクトなレイアウト設計を採用することをお勧めします。入力へのリード線は、可能な限り短くしてくだ
さい。グラウンド・パスは、低抵抗、低インダクタンスにします。同様に、最大限の安定性を実現するために、高品質、低ESR
の0.01∼0.1μFのコンデンサで電源をバイパスすることをお勧めします。過渡障害を抑えて低周波数リップルを除去するため
に、電源には1∼10μFの低ESRタンタル・コンデンサまたは電解コンデンサも使用します。グラウンド・バウンスを最小限に
抑えるために、ある箇所でデジタル・グラウンドもアナログ・グラウンドにリモート接続してください。
VDD
VDD
+
C3
10 F
C1
0.1 F
DP7172
GND
図17. 電源のバイパス
10
DP7172
パッケージ寸法
SOTï23, 8 Lead
E1
e
E
b
PIN #1 IDENTIFICATION
SYMBOL
MIN
MAX
A
0.90
1.45
A1
0.00
0.15
A2
0.90
A3
0.60
0.80
b
0.28
0.38
c
0.08
0.22
1.30
1.10
D
2.90 BSC
E
2.80 BSC
E1
1.60 BSC
e
0.65 BSC
L
TOP VIEW
NOM
0.30
0.45
0.60
L1
0.60 REF
L2
0.25 REF
0°
Q
8°
D
A
A3
A2
A1
SIDE VIEW
c
L1
L
L2
END VIEW
注記：
(1) 全ての寸法はmmで表します。角度は度で示します。
(2) JEDEC MO-178に準拠。
11
DP7172
重要な注意点
●弊社は、いかなる用途に対する製品の適合性に関しては、一切許可、言及、保障を表現、意図するものではありません。
また、その製品の使用においては、どのような用途、使用方、アプリケーションに関する知的所有権や第三者の権利を侵害し
ません。特に、重大か又は偶発的な損害を含む使用法やアプリケーションから引き起こされるすべての責務を放棄します。
●弊社は、その部品が人体に外科的に移植されるシステムや、または、生命の支援や維持を意図した他のアプリケーションや、
弊社製品の故障が身体傷害または死に至るかもしれない状況を引き起こすかも知れない如何なる他のアプリケーションでの
使用を目的に設計し、意図し、認定されたものではありません。
●弊社は、ここに通知なしで説明されているどのような製品や、サービスを変更や、中止をする権利を確保しています。デー
タシートに「Advance Information」または「Preliminary」が記載された製品や、ここに説明された他の製品は量産や販売を
していない場合があります。
●弊社は、顧客に、注文をする前に最新の適切な製品情報を得るようにアドバイスします。回路図は典型的な半導体アプリケ
ーションを説明していますが、その使用から生ずる損害等の責任を一切負うものではありませんのでご了承下さい。
改訂
J0
発行日
2009年5月
12