Comments
Description
Transcript
I2C®互換 64ポジション、デジタル・ポテンショメータ
不揮発性、I2C®互換 64ポジション、デジタル・ポテンショメータ AD5258 機能ブロック図 特長 RDAC V DD RDAC EEPROM V LOGIC GND SCL SDA A RDAC REGISTER W B I2C SERIAL INTERFACE 6 DATA 6 CONTROL AD0 AD1 COMMAND DECODE LOGIC ADDRESS DECODE LOGIC POWERON RESET AD5258 05029-001 不揮発性メモリにワイパー設定値を保持 64ポジションのデジタル・ポテンショメータ 小型10ピンMSOPパッケージ（3mm×4.9mm） I2C互換インターフェース インターフェースの柔軟性を高めるVLOGICピン 1kΩ、10kΩ、50kΩ、100kΩの端子間抵抗値 抵抗偏差値（0.1％の精度）をEEPROMに保持 パワーオン時のEEPROMリフレッシュ時間：＜1ms ソフトウェア書込み保護コマンド 同一バス上に4個のデバイスを接続可能にするアドレス・ピン （AD0およびAD1） データ保持期間：100年間＠55℃（typ） 動作温度：−40∼＋85℃ 単電源動作：3∼5V CONTROL LOGIC 図1. ブロック図 V LOGIC V DD アプリケーション A EEPROM LCDパネルのVCOM調整 LCDパネルの輝度およびコントラスト調整 RDAC REGISTER AND LEVEL SHIFTER I2C SERIAL INTERFACE COMMAND DECODE LOGIC W ADDRESS DECODE LOGIC CONTROL LOGIC GND B 図2. 05029-002 新規デザインでの機械式ポテンショメータの置換 プログラマブル電源 RF基地局パワーアンプのバイアス制御 自動車のエレクトロニクス機器調整 ゲイン制御とオフセット調整 FTTH（ファイバー・ツー・ザ・ホーム・システム） 電子レベル設定 SCL SDA AD0 AD1 レベル・シフタを示すブロック図 概要 AD5258は、小型3mm×4.9mmパッケージを採用した、不揮発 性メモリを内蔵する64ポジションのデジタル・ポテンショメー タです。この製品は、機械式のポテンショメータ1または可変抵 抗器と同じ電子調節機能を実行するとともに、優れた分解能と 信頼性を提供します。 VLOGICピンが別個に用意されているので、インターフェースの 柔軟性が向上します。同一バス上に複数のデバイスを接続する 必要がある場合、アドレス・ビットの AD0 と AD1 により最大 4個のデバイスを使用できます。 1 I 2 C 互換のデジタル・インターフェースを介して、ワイパーの デジタル・ポテンショメータ、VR（可変抵抗器）、RDACの各用語は、それぞれ 同じ意味で使用しています。 設定を制御することが可能です。このインターフェースは、ワ イパー・レジスタと EEPROM のデータ内容のリードバックに も使用されます。 EEPROM のトレランス・レジスタに抵抗偏 差値を保持することによって、端子間で 0.1 ％の精度を実現し ています。 EEPROM レジスタに対するデータの書込みを禁止 するソフトウェア書込み保護機能も用意されています。 REV. A アナログ・デバイセズ株式会社 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2005–2007 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD5258 目次 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 電気的特性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 タイミング特性. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 ピン配置およびピン機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 テスト回路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 動作理論 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 可変抵抗器のプログラミング. . . . . . . . . . . . . . . . . . . . . . . . . 14 ポテンショメータ・デバイダのプログラミング. . . . . . . . . 14 I2Cインターフェース. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 書込み. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 保存／再生. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 読出し. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 I2Cフォーマット. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 汎用インターフェース. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 書込みモード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 読出しモード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 保存／再生モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 偏差値リードバック・モード. . . . . . . . . . . . . . . . . . . . . . . . . 18 デジタル・ピンと抵抗端子のESD保護 . . . . . . . . . . . . . . . . . 19 パワーアップ・シーケンス. . . . . . . . . . . . . . . . . . . . . . . . . . . 19 レイアウトと電源のバイパス処理. . . . . . . . . . . . . . . . . . . . . 19 同一バス上に複数デバイスを接続. . . . . . . . . . . . . . . . . . . . . 19 評価用ボード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 ディスプレイ・アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . 20 回路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 改訂履歴 3/07―Rev. 0 to Rev. A Updated Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Universal Changes to Features Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 Changes to General Description Section . . . . . . . . . . . . . . . . . . . . . . . 1 Changes to Table 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 Changes to I2C Interface Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 Changes to Table 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Changes to Multiple Devices on One Bus Section . . . . . . . . . . . . . . 19 3/05―Revision 0: Initial Version ―2― REV. A AD5258 仕様 電気的特性 特に指定のない限り、VDD＝VLOGIC＝5V±10％、または3V±10％、VA＝VDD、VB＝0V、−40℃＜TA＜＋85℃で仕様を規定。 表1 Parameter Symbol Conditions R-DNL RWB, VA = no connect Min Typ1 Max –1.5 –0.25 ±0.3 +1.5 ±0.1 +0.25 –5 –0.5 –0.25 ±0.5 +5 ±0.1 +0.5 ±0.1 +0.25 Unit DC CHARACTERISTICS―RHEOSTAT MODE Resistor Differential Nonlinearity 1 kΩ 10 kΩ/50 kΩ/100 kΩ Resistor Integral Nonlinearity R-INL LSB RWB, VA = no connect 1 kΩ 10 kΩ/100 kΩ 50 kΩ Nominal Resistor Tolerance LSB TA = 25°C, VDD = 5.5 V 1 kΩ RAB 0.9 1.5 kΩ 10 kΩ/50 kΩ/100 kΩ ∆RAB –30 +30 % Ω Resistance Temperature Coefficient (∆RAB x 106)/(RAB x ∆T) Code = 0x00/0x20 200/15 Total Wiper Resistance RWB Code = 0x00 75 350 –1 –0.25 ±0.3 +1 ±0.1 +0.25 –1 –0.25 ±0.3 +1 ±0.1 +0.25 –6 –1 –1 –3 –0.3 –0.1 0 1 kΩ 0 3 5 10 kΩ 0 0.3 1 50 kΩ/100 kΩ 0 0.1 0.5 ppm/°C DC CHARACTERISTICS―POTENTIOMETER DIVIDER MODE Differential Nonlinearity DNL LSB 1 kΩ 10 kΩ/50 kΩ/100 kΩ Integral Nonlinearity INL LSB 1 kΩ 10 kΩ/50 kΩ/100 kΩ Full-Scale Error VWFSE Code = 0x3F 1 kΩ 10 kΩ 50 kΩ/100 kΩ Zero-Scale Error Voltage Divider Temperature Coefficient VWZSE LSB 0 0 Code = 0x00 (∆VW x 106)/(VW x ∆T) LSB Code = 0x00/0x20 120/15 ppm/°C RESISTOR TERMINALS Voltage Range VA, VB, VW Capacitance A, Capacitance B CA, CB f = 1 MHz, measured to GND, code = 0x20 45 pF Capacitance W CW f = 1 MHz, measured to GND, code = 0x20 60 pF Common-Mode Leakage ICM VA = VB = VDD/2 10 nA GND VDD V DIGITAL INPUTS AND OUTPUTS Input Logic High VIH 0.7 x VL VL + 0.5 V Input Logic Low VIL –0.5 +0.3 x VL V Leakage Current IIL µA SDA, AD0, AD1 VIN = 0 V or 5 V SCL – Logic High VIN = 0 V SCL – Logic Low VIN = 5 V Input Capacitance REV. A CIL 0.01 –2.5 –1.4 +1 0.01 ±1 5 ―3― ±1 pF AD5258 Parameter Symbol Conditions Min Typ1 Max Unit 5.5 V 0.5 2 µA 5.5 V 6 µA POWER SUPPLIES 2.7 Power Supply Range VDD Positive Supply Current IDD Logic Supply VLOGIC Logic Supply Current ILOGIC VIH = 5 V or VIL = 0 V 3.5 Programming Mode Current (EEPROM) ILOGIC(PROG) VIH = 5 V or VIL = 0 V 35 Power Dissipation PDISS VIH = 5 V or VIL = 0 V, VDD = 5 V 20 40 µW Power Supply Rejection Ratio PSRR VDD = +5 V ± 10%, Code = 0x20 ±0.01 ±0.06 %/% BW Code = 0x20 2.7 mA DYNAMIC CHARACTERISTICS Bandwidth –3 dB 1 RAB = 1 kΩ 18000 RAB = 10 kΩ 1000 kHz RAB = 50 kΩ 190 kHz kHz RAB = 100 kΩ 100 kHz Total Harmonic Distortion THDW RAB = 10 kΩ, VA = 1 V rms, VB = 0, f = 1 kHz 0.1 % VW Settling Time tS RAB = 10 kΩ, VAB = 5 V, ±1 LSB error band 500 ns Resistor Noise Voltage Density eN_WB RWB = 5 kΩ, f = 1 kHz 9 nV/√Hz 代表値（typ）は、25℃およびVDD＝5Vでの測定値の平均値を表します。 ―4― REV. A AD5258 タイミング特性 特に指定のない限り、VDD＝VLOGIC＝5V±10％、または3V±10％、VA＝VDD、VB＝0V、−40℃＜TA＜＋85℃で仕様を規定。 表2 Parameter Symbol Conditions Min Typ Max Unit 400 kHz 2 I C INTERFACE TIMING CHARACTERISTICS SCL Clock Frequency fSCL 0 tBUF Bus-Free Time Between Stop and Start t1 1.3 µs tHD;STA Hold Time (Repeated start) t2 0.6 µs After this period, the first clock pulse is generated. tLOW Low Period of SCL Clock t3 1.3 µs tHIGH High Period of SCL Clock t4 0.6 µs tSU;STA Setup Time for Repeated Start Condition t5 0.6 tHD;DAT Data Hold Time t6 0 tSU;DAT Data Setup Time t7 100 tF Fall Time of Both SDA and SCL Signals t8 tR Rise Time of Both SDA and SCL Signals t9 tSU;STO Setup Time for Stop Condition t10 EEPROM Data Storing Time µs 0.9 µs 300 ns ns 300 ns 0.6 µs tEEMEM_STORE 26 ms tEEMEM_RESTORE1 VDD rise time dependant. Measure with-out decoupling capacitors at VDD and GND. 300 µs EEPROM Data Restoring Time upon Restore Command1 tEEMEM_RESTORE2 VDD = 5 V. 300 µs EEPROM Data Rewritable Time2 tEEMEM_REWRITE 540 µs EEPROM Data Restoring Time at Power On 1 FLASH/EE MEMORY RELIABILITY Endurance3 100 Data Retention4 700 kCycles 100 Years 1 パワーアップ時、出力が瞬間的にミッドスケールにプリセットされた後に、EEPROMのデータが復元されます。 パワーオン・リセットからEEPROMに新しいデータが書込み可能となるまでの遅延時間。 3 書込み可能回数は、「JEDEC規格22, Method A117」に基づき100,000回で評価し、−40℃、＋25℃、＋85℃で測定。＋25℃での書込み回数は700,000回（typ）。 4 「JEDEC規格22, Method A117」に基づくジャンクション温度（TJ）＝55℃と等価なデータ保持寿命。活性化エネルギー0.6eVに基づくデータ保持寿命は、ジャンクション温度 が上昇すると短くなります。 2 t8 t2 t4 t3 t8 t5 t10 t7 t9 t1 SDA P S P 図3. REV. A t6 t9 I2Cインターフェースのタイミング図 ―5― 05029-004 SCL AD5258 絶対最大定格 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 特に指定のない限り、TA＝25℃。 表3 Parameter Rating VDD to GND –0.3 V to +7 V VA, VB, VW to GND GND – 0.3 V, VDD + 0.3 V ESDに関する注意 IMAX Pulsed1 ±20 mA Continuous ±5 mA Digital Inputs and Output Voltage to GND ESD（静電放電）の影響を受けやすいデバイス です。電荷を帯びたデバイスや回路ボードは、 検知されないまま放電することがあります。本 製品は当社独自の特許技術であるESD保護回路 を内蔵してはいますが、デバイスが高エネル ギーの静電放電を被った場合、損傷を生じる可 能性があります。したがって、性能劣化や機能 低下を防止するため、ESDに対する適切な予防 措置を講じることをお勧めします。 0 V to 7 V Operating Temperature Range –40°C to +85°C Maximum Junction Temperature (TJMAX) 150°C Storage Temperature –65°C to +150°C Reflow Soldering Peak Temperature Time at Peak Temperature Thermal Resistance2 260°C 20 sec to 40 sec 200°C/W θJA: MSOP-10 1 2 最大端子電流は、スイッチの最大処理電流、パッケージの最大消費電力、および 特定の抵抗値のときにA端子、B端子、W端子のうちの任意の2端子間に入力され る最大電圧によって制限されます。 パッケージの消費電力＝（TJMAX−TA）/θJA ―6― REV. A AD5258 W 1 10 A 9 B TOP VIEW SDA 4 (Not to Scale) 8 V DD 7 GND SCL 5 6 V LOGIC AD0 2 AD1 3 AD5258 図5. 表4. 05029-005 ピン配置およびピン機能の説明 ピン配置 ピン機能の説明 ピン番号 名称 1 W W端子。GND≦VW≦VDD 2 AD0 複数デバイスの使用時にデコードするためのアドレス・ピン0。このピンの状態は、パワーアップ時に レジスタに格納されます。 3 AD1 複数デバイスの使用時にデコードするためのアドレス・ピン1。このピンの状態は、パワーアップ時に レジスタに格納されます。 4 SDA シリアル・データ入出力 5 SCL シリアル・クロック入力。立上がりエッジでトリガされます。 6 VLOGIC ロジック電源 7 GND デジタル・グラウンド 8 VDD 正側電源 9 B B端子。GND≦VB≦VDD 10 A A端子。GND≦VA≦VDD REV. A 説明 ―7― AD5258 代表的な性能特性 特に指定のない限り、VDD＝VLOGIC＝5.5V、RAB＝10kΩ、TA＝＋25℃。 0.10 0.4 0.08 0.2 2.7V 0.1 0 5.5V –0.1 –0.2 –0.3 05029-006 RHE OS TAT MODE INL ( L SB) 0.3 –0.4 –0.5 0 8 16 24 32 40 48 56 0.06 0.04 0.02 0 –0.02 –40°C +85°C –0.06 –0.08 –0.10 64 0 8 16 24 CODE (Decimal) 各電源電圧におけるコード 対 R-INL 図8. 0.10 0.20 0.08 0.15 0.10 5.5V 0.05 0 –0.05 –0.10 2.7V –0.15 –0.20 –0.25 8 16 24 32 40 48 56 2.7V 0.02 0 –0.02 5.5V –0.04 –0.06 –0.08 –0.10 64 0 8 16 0.06 0.04 +85ºC 0 –0.02 –0.04 +25ºC –0.08 –0.10 8 16 24 32 40 40 48 56 64 48 56 各電源電圧におけるコード 対 INL 0.06 2.7V 0.04 0.02 0 –0.02 –0.04 5.5V –0.06 –0.08 –0.10 64 0 8 CODE (Decimal) 図7. 32 05029-011 POT ENT IOMET E R MODE DNL ( L SB) 0.10 05029-008 POT ENT IOMET E R MODE INL ( L SB) 図9. 0.08 0 24 CODE (Decimal) 0.10 –0.06 64 0.04 0.08 –40°C 56 0.06 各電源電圧におけるコード 対 R-DNL 0.02 48 各温度におけるコード 対 DNL CODE (Decimal) 図6. 40 05029-010 POT ENT IOMET E R MODE INL ( L SB) 0.25 0 32 CODE (Decimal) 05029-007 RHE OS TAT MODE DNL ( L SB) 図5. +25°C –0.04 05029-009 POT ENT IOMET E R MODE DNL ( L SB) 0.5 16 24 32 40 48 56 64 CODE (Decimal) 各温度におけるコード 対 INL 図10. ―8― 各電源電圧におけるコード 対 DNL REV. A AD5258 0.25 0.50 0.20 0.45 0.15 0.40 0.10 0.35 0.05 ZSE ( L SB) –40°C +85°C 0 –0.05 –0.10 ZSE @ V DD = 5.5V 0.30 0.25 0.20 0.15 +25°C –0.15 05029-012 0.10 –0.20 –0.25 0 8 16 24 32 40 48 56 05029-015 RHEO S TAT MO DE INL ( L SB) ZSE @ V DD = 2.7V 0.05 0 –40 64 –20 0 CODE (Decimal) 図11. 20 40 60 80 TEMPERATURE (°C) 各温度におけるコード 対 R-INL 図14. 0.25 ゼロスケール誤差の温度特性 1 0.15 0.10 +85°C –40°C +25°C V DD = 5.5V IDD ( µA ) 0.05 0 –0.05 –0.10 –0.20 –0.25 0 8 16 24 32 40 48 56 0.1 –40 64 05029-016 –0.15 05029-013 RHE OS TAT MODE DNL ( L SB) 0.20 –20 0 CODE (Decimal) 図12. 20 40 60 80 60 80 TEMPERATURE (°C) 各温度におけるコード 対 R-DNL 図15. 電源電流の温度特性 6 0 –0.10 F S E ( L S B) –0.15 –0.20 –0.25 FSE @ V DD = 5.5V –0.30 –0.35 FSE @ V DD = 2.7V 05029-014 –0.40 –0.45 –0.50 –40 –20 0 20 40 60 5 V LOGIC = 5.5V 4 3 2 1 V LOGIC = 2.7V 0 –40 80 REV. A 0 20 40 TEMPERATURE (°C) TEMPERATURE (ºC) 図13. –20 05029-017 ILO G IC, L O G IC SUPPLY CURRE NT ( µA ) –0.05 図16. フルスケール誤差の温度特性 ―9― ロジック電源電流、温度、およびVLOGICの 関連特性 AD5258 250 100k R T @ V DD = 5.5V 100 TOTA L RE SISTA NCE ( kΩ) 150 1k 100 50k 50 10k 0 –50 100k –150 0 8 80 60 50k R T @ V DD = 5.5V 40 10k R T @ V DD = 5.5V 1k R T @ V DD = 5.5V 16 24 32 40 48 56 0 –40 64 05029-021 20 –100 05029-018 RHE OS TAT MODE T EMPCO ( ppm/°C) 120 200 –20 0 CODE (Decimal) 図17. 図20. コード 対 可変抵抗器モードでの温度係数 （ΔRAB×106）/（RAB×ΔT） 40 60 80 合計抵抗値の温度特性 0 120 0x20 –6 100 1k 0x10 –12 0x08 80 –18 G A I N ( d B) 60 40 50k 0x04 0x02 –24 0x01 –30 –36 –42 20 10k 100k –20 0 8 16 24 32 40 48 56 05029-022 –48 0 05029-019 POT E NT IOME TE R MO DE T E MPCO ( ppm/°C) 20 TEMPERATURE (°C) –54 –60 10k 64 100k CODE (Decimal) 図18. 1M 10M 100M FREQUENCY (Hz) 図21. コード 対 ポテンショメータ・モードの 温度係数（ΔVW×106）/（VW×ΔT） ゲイン、周波数、およびコードの関係 （RAB＝1kΩ） 0 350 0x20 –6 300 0x10 –12 RWB @ V DD = 2.7V 250 0x08 –18 G A IN ( dB) 150 –24 0x02 –30 0x01 –36 –42 100 0 –40 RWB @ V DD = 5.5V –20 0 20 40 60 05029-023 –48 50 05029-020 RWB @ 0x00 0x04 200 –54 –60 1k 80 10k TEMPERATURE (°C) 図19. 100k 1M 10M FREQUENCY (Hz) RWBの温度特性 図22. ― 10 ― ゲイン、周波数、およびコードの関係 （RAB＝10kΩ） REV. A AD5258 10k 0 0x20 –6 0x10 –12 0x08 V DD = VLOGIC = 5V 1k 0x04 –24 IL O G I C ( µ A ) G A I N ( d B) –18 0x02 –30 0x01 –36 V DD = VLOGIC = 3V 100 –42 –54 –60 1k 10k 100k 05029-026 05029-024 –48 10 0 1M 1 2 図23. 3 4 5 V IH (V) FREQUENCY (Hz) 図25. ゲイン、周波数、およびコードの関係 （RAB＝50kΩ） 入力電圧 対 ロジック電源電流 80 0 CODE = MIDSCALE, V A = VLOGIC, VB = 0V 0x20 –6 0x10 PSRR @ V LOGIC = 5V DC ± 10% p-p AC –12 60 0x08 –18 PSRR ( dB) G A I N ( d B) 0x04 –24 0x02 –30 0x01 –36 40 PSRR @ V LOGIC = 3V DC ± 10% p-p AC –42 20 –54 –60 1k 10k 100k 0 100 1M 05029-027 05029-025 –48 1k FREQUENCY (Hz) 図24. REV. A 図26. ゲイン、周波数、およびコードの関係 （RAB＝100kΩ） ― 11 ― 10k FREQUENCY (Hz) 100k PSRRの周波数特性 1M 2V /DIV 500mV /DIV AD5258 VW 1 VW 5V /DIV SCL 2 SCL 05029-030 2 05029-028 5V /DIV 1 200ns/DIV 400ns/DIV 図29. デジタル・ノイズ混入 大信号セトリング時間 VW 1 05029-029 200mV /DIV 図27. 1µs/DIV 図28. ミッドスケール・グリッチ （コード0x7Fから0x80への変化時） ― 12 ― REV. A AD5258 テスト回路 図31∼図36に、製品の仕様表で適用されたテスト条件を定義するテスト回路を示します。 VA W B V MS B V MS 図33. 電源電圧変動感度（PSS、PSSR）の測定用テスト回路 ポテンショメータ・デバイダの非直線性誤差 （INL、DNL）の測定用テスト回路 DUT NO CONNECT A DUT A W 図34. 抵抗ポジションの非直線性誤差の測定用テスト回路 （可変抵抗器動作時のR-INLとR-DNL） ゲイン周波数特性の測定用テスト回路 RSW = 0.1V ISW DUT A W IW = VDD/RNOMINAL ISW VW RW = [V MS1 – V MS2]/IW GND TO V DD 5029-033 V MS1 REV. A 0.1V B B 図32. CODE = 0x00 W DUT V OUT –5V +2.5V 05029-032 V MS V MS2 AD8610 B OFFSET GND B 図31. +5V W V IN IW 図35. ワイパー抵抗値の測定用テスト回路 ― 13 ― 05029-036 図30. W V+ 05029-035 V+ V+ = V DD ± 10% ∆V MS% PSSR (%/%) = ∆V DD% DUT ∆V DD A 05029-031 A 05029-034 V+ = VDD 1LSB = V+/2N DUT コモン・モード・リーク電流の測定用テスト回路 AD5258 動作理論 AD5258は、64 ポジションのデジタル制御可変抵抗（VR）デ バイスです。 EEPROM をプログラミングする前のワイパーの デフォルト値は、ミッドスケールです。 可変抵抗器のプログラミング 可変抵抗器動作 RDACの端子Aと端子B間の公称抵抗値（RAB）として、1kΩ、 10kΩ、50kΩ、100kΩの値を設定できます。VRの公称抵抗は 64個の接点をもち、ワイパー端子によってアクセスされます。 RDACラッチの6ビット・データがデコードされ、64通りの設 定のうちの1つを選択します。 A A 64−D ×RAB＋2×RW 64 （2） デバイス間のマッチングはプロセス・ロットに依存し、最大 ±30％の偏差をもちます。このため、抵抗偏差値がEEPROM に保存されているので、実際のRAB値が0.1％以内にあることを 確認できます。 B ポテンショメータ・デバイダのプログラミング W 電圧出力動作 05029-037 W 図36. RWA（D） ＝ A W B 機械式のポテンショメータと同様に、RDACのワイパーWと端 子A間の抵抗も、デジタル制御された相補抵抗RWAを発生しま す。RWAの抵抗値の設定は最大抵抗値から開始され、ラッチに ロードされたデータ値が大きくなると小さくなります。この動 作の一般式は次のようになります。 B 可変抵抗器モードの構成 デジタル的にプログラミングされる、ワイパーWと端子B間の 出力抵抗を求める一般式は、以下のとおりです。 デジタル・ポテンショメータは、端子 A と端子 B 間の入力電圧 に比例して分圧される電圧をワイパーWと端子B間およびワイ パーWと端子Aの間で容易に発生できます。正の極性であるこ とが要求されるVDDとGND間の電圧範囲で使用している限り、 端子Aと端子Bの電位はどちらが高くても使用できます。 VI D ×RAB＋2×RW 64 A （1） W ここで、 B D は、 6 ビット RDAC レジスタに保持されているバイナリ・ コードと等価な10進値です。 RABは、端子Aと端子B間の抵抗値です。 RWは、各内部スイッチのオン抵抗によって発生するワイパー抵 抗値です。 A RS D5 D4 D3 D2 D1 D0 図38. ポテンショメータ・モードの構成 概算のためにワイパー抵抗値の影響を無視する場合に、A端子 を5Vに接続し、B端子をグラウンドに接続すると、1LSBまで の精度で0Vから5Vまでの範囲の出力電圧がワイパーWと端子 B間で発生されます。端子Aと端子Bに有効な入力電圧が入力さ れる場合に、グラウンドを基準とする V W の出力電圧を定義す る一般式は、次のとおりです。 RS VW（D） ＝ D 64−D V＋ V 64 A 64 B （3） RS ワイパー抵抗値の影響を含めた、より正確な V W を求める式は 次のようになります。 W VW（D） ＝ 05029-038 B RWB（D） R （D） VA＋ WA VB RAB RAB （4） デジタル・ポテンショメータをデバイダ・モードで使用する と、全温度範囲にわたって優れた精度を実現します。可変抵抗 器モードとは異なり、出力電圧は主に内部抵抗のRWAとRWBの 比に依存し、絶対値に依存することはありません。 RS RDAC LATCH AND DECODER 図37. VO 05029-039 RWB（D） ＝ AD5258のRDAC等価回路 ゼロスケール状態では、ワイパー抵抗が比較的低い値となるこ とに注意してください。性能低下または内部スイッチの接点の 破壊を防止するため、この状態でのワイパーWと端子Bとの間 の電流レベルが20mAの最大パルス電流を超えないように注意 する必要があります。 ― 14 ― REV. A AD5258 I2Cインターフェース EEPROM をプログラミングする前のワイパーのデフォルト値 読出し が、ミッドスケールである点に注意してください。 読出し対象のレジスタにまだ書込みが行われていないと想定さ れる場合には、ダミー・アドレスと命令バイトを書き込む必要 があります。必要なデータがRDAC レジスタ、EEPROM レジ スタ、またはトレランス・レジスタのどれに格納されているか に応じて、命令バイトは異なります（表11∼表16を参照）。 マスターがスタート条件を設定してデータ転送を開始します。 SCLがハイレベルのときに、SDAラインがハイレベルからロー レベルに変化すると、スタート条件が設定されます（図3 を参 照）。次のバイトはスレーブ・アドレス・バイトで、スレー __ ブ・アドレス（最初の __ 7ビット）とR/Wビットで構成されます （表6を参照）。R/Wビットがハイレベルのときに、マスターは __ スレーブ・デバイスからデータを読み出し、R/Wビットがロー レベルのときに、マスターはスレーブ・デバイスにデータを書 き込みます。 デバイスのスレーブ・アドレスは、2 本の設定可能なスリース テート・アドレス・ピンのAD0とAD1によって決定されます。 この2本のピンの状態はパワーアップ時にレジスタに格納され、 対応するI2C 7ビット・アドレスにデコードされます（表5を参 照）。送信されたアドレス・ビットに対応するスレーブ・アド レスは、9番目のクロック・パルス時にSDAラインをローレベ ルにして応答します（これをスレーブ・アクノレッジ・ビット と呼びます）。 この時点で、バス上の他のデバイスはすべてアイドル状態に維 持されますが、選択されたデバイスはそのシリアル・レジスタ に対するデータの書込みまたは読出し動作の実行を待ちます。 書込み 書込みモード時には、スレーブ・アドレス・バイトの最後の __ ビット（R/W）がロジック・ローになります。2番目のバイト は命令バイトです。命令バイトの最初の 3 ビットは、コマン ド ・ ビ ッ ト で す （ 表 6 を 参 照 ）。 R D A C レ ジ ス タ ま た は EEPROM レジスタに書込みを行うか、あるいはソフトウェア 書込み保護をアクティブにするかを選択しなければなりません （表7∼表10を参照）。最後の5ビットはオール0です（表13と表 14を参照）。この場合も同様に、スレーブは9番目のクロック・ パルス時にSDAラインをローレベルにして応答します。 最後のバイトは、MSBファーストのデータ・バイトです。ドン ト・ケア・ビットは、ハイレベルまたはローレベルのいずれに も設定できます。書込み保護モードの場合には、データは保存 されません。すなわち、LSBがロジック・ハイのときに、書込 み保護がイネーブルされます。LSBがロジック・ローのときに は、書込み保護がディスエーブルされます。上記と同様に、ス レーブは9番目のクロック・パルス時にSDAラインをローレベ ルにして応答します。 ダミー・アドレスと命令バイトが送信された後で、繰返しス タートの手順が必要になります。繰返しスタートが完了した後 __ で、R/Wビットがロジック・ハイである場合を除き、さらにも う1 つのアドレス・バイトが必要になります。このアドレス・ バイトの後に、命令バイトで要求された情報を含むリードバッ ク・バイトが続きます。読出しビットは、クロックの立下がり エッジに現れます。ドント・ケア・ビットは、ハイレベルまた はローレベルのいずれの状態にも設定できます。 トレランス・レジスタからは、個別（表15を参照）または連続 的な（表16を参照）リードバックが可能です。トレランス・バ イトの解釈に関する詳細な説明については、「読出しモード」 の項を参照してください。 全データ・ビットの読出しまたは書込みが完了すると、マス ターはストップ条件を設定します。ストップ条件とは、SCLが ハイレベルのときに、SDAラインがローレベルからハイレベル に変化する動作として定義されます。書込みモードのときには、 マスターは10番目のクロック・パルス時にSDAラインをハイレ ベルにして、ストップ条件を設定します（表8を参照）。読出し モード時には、マスターは9 番目のクロック・パルスに対して ノー・アクノレッジを発行します（SDAラインはハイレベルに 維持されます）。その後、マスターは10番目のクロック・パル スの前に SDA ラインをローレベルにし、次に SDA ラインをハ イレベルにして、ストップ条件を設定します（表11を参照）。 繰返し書込み機能を使用すると、アドレス・バイトと命令バイ トを一度書き込むだけで、RDACの出力を何回でも更新できる ようになります。たとえば、書込みモード時にRDACがスレー ブ・アドレス・バイトと命令バイトのアクノレッジを実行した 後で、ストップ条件が受信されるまで、その後に続くバイトご とにRDACの出力が更新されます。異なる命令が必要となる場 合には、新しいスレーブ・アドレス・バイト、命令バイト、 データ・バイトを使用し、書込み／読出しモードを再度開始す る必要があります。これと同様に、RDACの繰返し読出し機能 を使用することも可能です。 保存／再生 このモード時に必要となるのは、アドレス・バイトと命令バイ __ トのみです。アドレス・バイトの最後のビット（ R/W ）がロ ジック・ローになります。命令バイトの最初の3 ビットはコマ ンド・ビット（表6を参照）で、RDACからEEPROM（保存）、 またはEEPROM からRDAC （再生）へのデータ転送を選択で きます。最後の5ビットはオール0です（表13と表14を参照）。 REV. A ― 15 ― AD5258 I2Cフォーマット 次に説明するAD5258の一般的な書込みコントロール・レジス タ、読出しコントロール・レジスタ、保存／再生コントロー ル・レジスタはすべて、表5 に記載するデバイス・アドレスと __ 下記のモード／状態参照キー（S、P、SA、MA、NA、W、R、 X）を参照します。 表5. デバイス・アドレスのルックアップ AD1 Address Pin AD0 Address Pin I2C Device Address 0 0 0011000 1 0 0011010 • S＝スタート条件 0 1 1001100 • P＝ストップ条件 1 1 1001110 • SA＝スレーブのアクノレッジ • MA＝マスターのアクノレッジ • NA＝ノー・アクノレッジ __ • W＝書込み • R＝読出し • X＝ドント･ケア • AD1とAD0はスリーステートのアドレス・ピンです。 汎用インターフェース 表6. S 表7. 汎用インターフェースのフォーマット 7-Bit Device Address (See Table 5) Slave Address Byte R/W SA C2 C1 C0 A4 A3 A2 A1 A0 SA D7 D6 D5 D4 D3 D2 D1 D0 SA P Instruction Byte Data Byte RDACとEEPROM間のインターフェース・コマンドの説明 C2 C1 C0 Command Description 0 0 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 Operation between I2C and RDAC Operation between I2C and EEPROM Operation between I2C and Write Protection Register. See Table 10. NOP Restore EEPROM to RDAC Store RDAC to EEPROM 書込みモード 表8. S 表9. S RDACレジスタへの書込み 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 0 0 0 0 0 Instruction Byte 0 SA X X SA X X D5 D5 D4 D3 D2 Data Byte D1 D0 SA P EEPROMレジスタへの書込み 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 1 0 0 0 0 Instruction Byte 0 D4 D3 D2 Data Byte D1 D0 SA P SA P EEPROMをプログラミングする前のワイパーのデフォルト値は、ミッドスケールです。 表10. S ソフトウェアによる書込み保護の設定法 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 1 0 0 0 0 Instruction Byte 0 0 SA 0 0 0 0 0 0 Data Byte 0 WP 書込み保護モードをアクティブにするときは、表10に示すWPビットをロジック・ハイに設定する必要があります。書込み保護モード を解除するときには、ロジック・ゼロの状態のWPビットを除いて、コマンドを再度送信する必要があります。 ― 16 ― REV. A AD5258 読出しモード 読出しモードは従来方式モードと呼ばれます。その理由は、3 つのすべてのケースで最初の2 バイトが、アドレス・ポインタ が正しいレジスタを示すように機能する「ダミー」バイトとし て使用されるためです。したがって、繰返しスタートが実行さ れます。理論上は、すでに書込みが行われたレジスタの読出し 表11. ミー・バイトをスキップして、スレーブ・アドレスとその後に 続く EEPROM リードバック・データに直接進むことができま す。 RDACレジスタ値の従来方式によるリードバック 7-Bit Device Address (See Table 5) Slave Address Byte S を実行したい場合、このステップは回避できます。たとえば、 EEPROMにデータが書き込まれたばかりだとすると、2つのダ 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 0 0 0 0 0 0 SA S Instruction Byte 1 SA X X D5 D4 D3 D2 D1 D0 NA P Read-back Data ← Repeat Start 表12. S EEPROM保存値の従来方式によるリードバック 7-Bit Device Address (See Table 5) Slave Address Byte 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 1 0 0 0 0 0 SA S Instruction Byte 1 SA X X D5 D4 D3 D2 D1 D0 NA P Read-back Data ← Repeat Start 保存／再生モード 表13. S EEPROMへのRDAC値の保存 7-Bit Device Address (See Table 5) 0 SA 1 1 0 Slave Address Byte 表14. S REV. A 0 0 0 0 0 SA P Instruction Byte EEPROM保存値のRDACへの再生 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA ― 17 ― 1 0 1 0 0 0 Instruction Byte 0 0 SA P AD5258 偏差値リードバック・モード 表15. 偏差値の従来方式によるリードバック（個別） 7-Bit Device Address (See Table 5) Slave Address Byte S 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 1 1 1 1 1 0 SA S Instruction Byte 1 SA D7 D6 D5 D4 D3 D2 D1 D0 NA P Sign + Integer Byte ← Repeat Start 7-Bit Device Address (See Table 5) Slave Address Byte S 7-Bit Device Address (See Table 5) Slave Address Byte 0 SA 0 0 1 1 1 1 1 1 SA S Instruction Byte 1 SA D7 D6 D5 D4 D3 D2 D1 D0 NA P Decimal Byte ← Repeat Start 表16. S 偏差値の従来方式によるリードバック（連続） 7-Bit Device Address 7-Bit Device Address (See Table 5) (See Table 5) 0 SA 0 0 1 1 1 1 1 0 SA S Slave Address Byte Instruction Byte 1 SA D7 D6 D5 D4 D3 D2 D1 D0 MA D7 D6 D5 D4 D3 D2 D1 D0 NA P Slave Address Byte Sign + Integer Byte Decimal Byte ← Repeat Start 読出し専用レジスタに保存されたRAB偏差値の計算 D7 D6 D5 D4 D3 D2 D1 D0 SIGN 26 25 24 23 22 21 20 SIGN A D6 D5 D4 D3 D2 D1 D0 2–1 2–2 2–3 2–4 2–5 2–6 2–7 2–8 EIGHT BITS FOR A DECIMAL NUMBER SEVEN BITS FOR AN INTEGER NUMBER 図39. D7 A 05029-040 A 符号付きフォーマットで保存された偏差値フォーマットとビット位置の説明 （単位は％値。データ・バイトのみを表示） AD5258は、不揮発性メモリへのRAB偏差値保存機能（特許取 得済み）を持っています。偏差値は出荷時にメモリに保存され ており、いつでも読み出すことができます。偏差値が保存され ているため、RABを正確に計算できます。この機能は高精度の 可変抵抗器モードや、絶対抵抗値がわかっていなければならな いオープン・ループのアプリケーションで非常に役立ちます。 偏差値は読出し専用レジスタに格納され、単位は％で表します。 偏差値は、符号付きバイナリ・フォーマットで2 つのメモリ・ ロケーション・バイトに格納されています（図39を参照）。2つ の EEPROM アドレス・バイトは、 11110 （符号＋整数）と 11111（小数）です。この2つのバイトは、2つの異なるコマン ドを使用して個別にアクセスできます（表 15 を参照）。また、 1つのコマンドで最初のバイトとその後に続く2番目のバイトを リードバックすることも可能です（表16を参照）。後者の連続 読出しの場合、メモリ・ポインタが最初の EEPROM ロケー ションから2 番目のロケーションに自動的にインクリメントし ます（11110から11111にインクリメント）。 最初のメモリ・ロケーションでは、MSBが符号（0＝＋、 1＝−）に、下位7ビットが偏差値の整数部分に割り当てられて います。2番目のメモリ・ロケーションでは、8データ・ビット のすべてが偏差値の小数部分に割り当てられています。小数部 分は 0.1 ％の精度に制限される点に注意してください。たとえ ば、 R AB の定格値を 10kΩ として、アドレス 11110 からリード バックされるデータが0001 1100で、アドレス11111からリー ドバックされるデータが0000 1111である場合、偏差値は次の ように計算できます。 MSB：0＝＋ 次の7ビット：001 1100＝28 次の8ビット：0000 1111＝15×2−8＝0.06 偏差値＝＋28.06％となり、 この偏差値を丸めると＋28.1％になるので、 RAB_ACTUAL＝12.810kΩとなります。 ― 18 ― REV. A AD5258 デジタル・ピンと抵抗端子のESD保護 AD5258のVDD、VLOGIC、GNDの各電源は、3端子動作およびデ ジタル入力動作が正常に行われるように制限されます。A、B、 Wの各端子上にVDDまたはGNDを超える電源電圧が加わると、 これらの電圧は順方向にバイアスされた内蔵の ESD 保護ダイ オードによってクランプされます（図40を参照）。デジタル入 力のSCLとSDAはVLOGICとGNDを基準として、ESD保護ダイ オードによってクランプされます（図41を参照）。 V DD 同様に、最適な安定性を確保するために、高品質のコンデンサ で電源をバイパスすることも重要です。0.01 ∼0.1µF のディス ク・セラミック・コンデンサまたはチップ・セラミック・コン デンサを外付けして、デバイスに接続する電源リードをバイパ スしてください。さらに、ESRが低い1∼10µFのタンタル・コ ンデンサまたは電解コンデンサを電源に接続し、過渡障害を抑 え、低周波リップルを除去する必要があります（図42を参照）。 デジタル・グラウンド・バウンスを最小にするため、デジタ ル・グラウンドとアナログ・グラウンドは1 ヶ所でリモート接 続してください。 A V DD W C2 10µF GND AD5258 GND VDDとGNDによって設定される最大端子電圧 05029-043 図40. V DD C1 0.1µF 05029-041 B + V LOGIC 図42. 電源のバイパス SCL 同一バス上に複数デバイスを接続 SDA 図41. 05029-042 GND AD5258には、2本の設定可能なスリーステートのアドレス・ピ ンAD0およびAD1があります。この2本のピンの状態はパワー アップ時にレジスタに格納され、対応するI2C 互換の7ビット・ アドレスにデコードされます（表5を参照）。したがって、同一 バス上に最大4 個のデバイスの書込みまたは読出し動作を個別 VLOGICとGNDによって設定される最大端子電圧 に実行できます。 パワーアップ・シーケンス ESD保護ダイオードはA、B、Wの各端子の電圧を制限するの で（図40を参照）、A、B、Wの各端子に電圧を入力する前に、 GND/VDD/VLOGICの電源を先に投入することが重要です。これ を順守しないと、ダイオードに順方向バイアスが加わることに よって、VDDおよびVLOGIC電源が偶発的に投入されて、回路の 他の部分に影響を与えることがあります。理想的なパワーアッ プ・シーケンスは、GND、VDD、VLOGIC、デジタル入力、そし てVA、VB、VWの順番です。GND/VDD/VLOGICの 投入後であれ ば、VA、VB、VW、デジタル入力の順は重要ではありません。 評価用ボード 評価用ボードを必要なソフトウェアとともに用意しております ので、Windows® 98/Windows 2000/Windows XPで動作する PCでAD5258のプログラミングを行うことができます。図43に 示すGUI（グラフィカル・ユーザ・インターフェース）はたい へん使いやすくなっています。詳細については、評価用ボード に同梱されている『ユーザ・マニュアル』を参照してくださ い。 レイアウトと電源のバイパス処理 05029-044 最小リード長のコンパクトなレイアウトにすることが重要で す。入力までのリード線は、最短で真っ直ぐにします。グラウ ンド・パスの抵抗とインダクタンスは小さくする必要がありま す。 図43. REV. A ― 19 ― AD5258評価用ボードのソフトウェア AD5258 ディスプレイ・アプリケーション 回路 AD5258はその特長として、VLOGICとVDDの電源ピンが分離され ています。この理由は、必要な電源電圧が必ずしも確保される とは限らないアプリケーションに柔軟に対応するためです。 特に LCD パネルでは、多くの場合 3 ∼ 5V の範囲の V COM 電圧が 要求されます。図 44 の回路は、 5V の電源がデジタル・ポテン ショメータに供給される稀なケースです。 5V 14.4V R1 70kΩ C1 1µF この理由により、VLOGICとVDDを2本の分離されたピンとして別 個に用意し、この各ピンを相互に接続するか、または個別に使 用できるようにしています。VLOGICはロジック／EEPROMの電 源供給に使用され、VDDはA、B、Wの各端子のバイアスに使用 できるので、柔軟性がさらに向上します。 AD5258 R6 10kΩ R5 10kΩ V DD V LOGIC A SCL MCU SDA SUPPLIES POWER VCC (~3.3V) TO BOTH THE MCU AND THE LOGIC SUPPLY OF THE DIGITAL POTENTIOMETER – B R2 10kΩ W U1 AD8565 + 3.5V < V COM < 4.5V C1 1µF R1 70kΩ AD5258 R6 10kΩ GND 14.4V R5 10kΩ – V DD V LOGIC 図44. A 05029-045 R3 25kΩ SCL MCU SDA B R2 10kΩ W U1 AD8565 + 3.5V < V COM < 4.5V GND VCOM調整アプリケーション より一般的なケース（図 45 ）では、 14.4V のアナログ電源と 3.3Vのデジタル・ロジック電源のみを使用しています。デジタ ル・ポテンショメータの上下にディスクリート抵抗を配置する ことによって、VDDを抵抗ストリングそのものから分岐させる ことが可能です。選択された抵抗値に基づくと、このケースで はVDDの電圧が4.8Vに等しくなるので、ワイパーは4.8Vまでの 任意の電圧で安全な動作が可能です。VDDの消費電流はわずか 数µAのレベルに過ぎないため、これがノードのバイアスに影響 を与えることはありません。 V LOGIC はマイクロコントローラ R3 25kΩ 図45. 05029-046 VCC (~3.3V) （MCU）の3.3Vデジタル電源に接続されています。その理由は、 EEPROMにデータを書き込む際に必要とされる35mAの電流を VLOGICが消費するためです。70kΩの抵抗を経由して35mAの電 流をソースすることは、実用的ではありません。そのために、 VLOGICをVDDと同じノードに接続していません。 VDDに個別の電源を使用できない回路 このアプリケーションについての詳細は、『EDN』誌の2004年 9月30日号に掲載された「Simple VCOM Adjustment uses any Logic Supply Voltage（任意のロジック電源電圧を使用した簡 単なVCOM調整）」の記事を参照してください。 ― 20 ― REV. A AD5258 外形寸法 3.10 3.00 2.90 10 3.10 3.00 2.90 1 6 5.15 4.90 4.65 5 D05029-0-3/07(A)-J PIN 1 0.50 BSC 0.95 0.85 0.75 0.15 0.05 1.10 MAX 0.33 0.17 SEATING PLANE 0.23 0.08 8° 0° 0.80 0.60 0.40 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 図46. 10ピンのミニ・スモール・アウトライン・パッケージ［MSOP］ （RM-10） 寸法単位：mm オーダー・ガイド Model RAB (kΩ) Temperature Range Package Description Package Option Branding AD5258BRMZ1 1 –40°C to +85°C 10-Lead MSOP RM-10 D4K AD5258BRMZ1-R71 1 –40°C to +85°C 10-Lead MSOP RM-10 D4K AD5258BRMZ10 10 –40°C to +85°C 10-Lead MSOP RM-10 D4L AD5258BRMZ10-R71 10 –40°C to +85°C 10-Lead MSOP RM-10 D4L AD5258BRMZ50 50 –40°C to +85°C 10-Lead MSOP RM-10 D4M AD5258BRMZ50-R71 50 –40°C to +85°C 10-Lead MSOP RM-10 D4M AD5258BRMZ100 100 –40°C to +85°C 10-Lead MSOP RM-10 D4N AD5258BRMZ100-R71 100 –40°C to +85°C 10-Lead MSOP RM-10 D4N 1 1 1 1 AD5258EVAL 1 2 2 Evaluation Board Z＝RoHS準拠製品 評価用ボードには10kΩバージョンの製品が実装されていますが、他の抵抗も使用できます。 アナログ・デバイセズ社またはその二次ライセンスを受けた関連会社からライセンスの対象となるI2Cコンポーネントを購入した場合、購入者にはこれらのコンポーネントをI2Cシ ステムで使用するフィリップス社のI2Cの特許権に基づくライセンスが許諾されます。ただし、フィリップス社が規定するI2C規格仕様に準拠したシステムが必要です。 REV. A ― 21 ―