V - Hi-HO

２００５年度秋期実用マイクロ波講座
無線機設計におけるＲＦ技術のすべて
無線機設計におけるＲＦ技術のすべて
２００５年 ９月∼１２月
松下電器産業（株） 上野 伴希（工学博士）
研修アジェンダ
１．システム設計概要
２．低雑音アンプ(LNA)その１
３．低雑音アンプ(LNA)その２
４．ミクサ
５．ローカル発振器
６．変復調その１
７．変復調その２
８．パワーアンプ(PA)
９．その他の回路
１０．ダイレクトコンバージョンＲＸ／ＴＸ
８．パワーアンプ（PA）
８．パワーアンプ（PA）
２００５年 １２月１４日（水）
１．整合回路設計
２．A級／B級動作
３．D，E，F級動作
４．AB級リニアアンプ
５．ACPR
６．プッシュプル回路
７．パワーコントロール回路
８．電力合成
９．線形補償PA
整合回路設計
ロードプル測定
Vdd
Vg
FET
Pin
Pout
設計の基本
入力Γsはインピーダンス整合（小信号）
出力ΓLは測定で決定
Γs
入力電力
モニタ
高出力
SG
Zs
入力
チューナ
アイソレータ
反射電力
モニタ
ΓL
ZL
出力
チューナ
D.U.T.
PA
トランジスタ
基準面A
基準面B
ロードプル測定セットアップ
出力
負荷
出力
電力計
整合回路設計
ロードプル線図
特性インピーダンス40∼70Ω
> 3λ/4∼λ/2
複数の
トリマコンデンサ
トリマチューナ
ロードプル線図の例
[dB]
[%]
65
MRF873
6
5
Vce = 12.5V
7
7.5
55
45
75
Pin =2.4W
870MHz
35
4.5
3Ω
正規化
等利得曲線
等電力効率曲線
A級／B級動作
電力効率
ドレイン電流
Vdd
Id
Vg = 0
Idd
RFC
結合
コンデンサ
ゲートバイアス
Pout
Pin
L
Aクラス
動作点
Idd
RL
C
（同調負荷）
Vth
0
ゲート電圧 Vg
Vdd
ドレイン電圧 Vd
FETのVd-Id特性
電力効率計算モデル
Pout
Pdc
電力効率
η dc =
電力付加効率
η add =
Pout − Pin
Pdc
Pdc = Vdd I dd
A級／B級動作
A級増幅回路
Id
Id
Vg = 0
Idss
RL
η dc =
Pout
Pdc
出力電流
Vg = 0.5Vth
Vg
Vth
0
0
Vsat
Vc
入力電圧
2Vc −Vsat
Vd
出力電圧
Vd-Id特性のモデル
1
Pdc = Vc I dss
2
V
I
VI
Pout = c × dd = c dd
4
2 2 2
電力効率
50%max
A級／B級動作
B級増幅回路
Id
η dc =
Vd-Id特性のモデル
Id
Vg = 0
Pout
Pdc
出力電流
Id
Id
Idss
Idss
RL
Idss
負荷直線
0
Vth
RL
Idss
負荷直線
π
π
0
Vsat
Vc
Vx
π
Vx = π−1 Vc
入力電圧
基本波電圧電流成分
I (1) =
1
I dss
2
η dc =
I (1)V(1) / 2
Pdc
V(1) = −
Vsat
Vc
2Vc −Vsat
1
入力電圧
Pdc =
π
Vc
2(π − 1)
π2
=
= 0.576
8(π − 1)
電力効率
0
π−1 Vsat
出力電圧
抵抗負荷
0
Vth
Vd
出力電流
Vg = 0
57.6%max
Vc I dss
出力電圧
同調負荷
π
基本波電圧電流成分
I (1) =
1
I dss
2
η dc =
I (1)V(1) / 2
Pdc
V(1) = Vc
=
電力効率
π
4
= 0.785
78.5%max
Vd
D，E，F級動作
D級回路
Vdd
S1オン
S1
C
S2
S2オン
L
R
D級アンプの概念的回路
S2電流 S オン S オフ
2
2
t
S2電圧
Vdd
t
D，E，F級動作
E級回路
iR
i R + I o = i s + ic
Vdd
L
iR
Lo
Co
is
is
vs
Tr
π
0
Io
RFC
ic
C
2π
R
Io
ic
E級アンプの概念的回路
位相角∆θを，デューティ50%のπとしたとき
L=
C=
R
ω
tan 49.052°
1
8
1
=
ωR π (π 2 + 4) 5.4466ωR
Vdd2
8 Vdd2
R= 2
= 0.5768
Pout
π + 4 Pout
1
1
Co =
Lo = 2
ωRQL
ω Co
vs
Tr
オン
θ1 ∆θ
θ2
電圧電流の様子
ωt
D，E，F級動作
F級回路
Vdd
Z = 0, n =1
∞, n:odd
Id
Z
Vd
Z
オーバラップ
R
t
Z = 0, n:even
∞, n:odd
B級
原理的回路
Vdd
Id
3f o
Vd
t
F級
電圧波形の修正
fo
３倍重畳回路
R
AB級リニアアンプ
標準回路
Id
y
Idss
y
yg=yf +yd
yg
yd=yev +yod
yf
yd
yev
Io
Vg Vth Vp Vb
p b
x
p b
yod x
入力波形
AB級動作とVg-I特性の解析
ゲート
バイアス
Vdd 6V
35
30
@950MHz
30
20
RFC
入力
チューナ
出力
出力
チューナ
GaAs-FET
テスト回路と特性
位相
25
1
10
20
0
0
ゲート電流
15
0
5
10
15
入力 [dBm]
20
-1
-10
AB級リニアアンプ
実際の回路
Vd2
Vd1
Vg1
Vg2
T1, T2 : GaAs-FET
T1
T2
AB級GaAs-FETパワーアンプ回路
35
30
2.0
20
1.5
10
1.0
G = 23dB @1.5GHz
@950MHz
30
出力
25
80
20
40
0
0.5
ηadd
15
0
5
0
入力 -6dBm
2dBm
位相
10
15
入力 [dBm]
位相特性の改善
Vg = 0.6V
-0.6
バイアス
-1.2
6dBm
10dBm
20
0
-10
0
0
1
-1.8
2
3
4
5
ドレイン電圧 [V]
6
7
実際のA級動作の負荷曲線
ACPR
Adjacent channel power ratio
隣接チャネルへのスペクトルの広がり
ACPR
周波数
チャネル
帯域制限QPSK
隣接
チャネル
隣接
チャネル
３次，５次歪みによる隣接妨害
プッシュプル回路
AB級の差動合成
Idss
yg1
バイアス
Vb
T1
T1
出力電流
RL
2RL : R
t
出力負荷
RL
Vb
Vc
yg2
R
T2
t
RL
T2
0 Vsat
T1
Vc
電源電圧
T2
T2
T1
原理的回路
t
出力電圧
V-I特性
y g1
yf1
yd1
yd2
yf2
yd1
yg1 +yg2
=yf1 +yd1+y f2+yd2
y d2 yd1 +yd2
yg2
歪み特性の抜き出し
パワーコントロール回路
負帰還形
（アイソレータ）
PA
信号
入力
カップラ
利得制御
バイアス
検波
SBD
負荷
（アンテナ）
OPA
レベルコントロール電圧
標準的構成
（ランピング制御）
28µs
542.8µs
28µs
時間
ＧＳＭのバーストのレベルタイムマスク
電力合成
分配器／合成器形
PA
分配器
合成器
0
o
入力
o
0
PA
0o
90o
180o
0o
-90o
-180o
出力
0o ： ウィルキンソン分配器
n−分配形
90o ： ハイブリッド回路
180o ： バラン
トーナメント形
線形補償PA
２つの方式
１．フィードフォワード方式
PAで発生する歪み成分を，予測や抜き出しで生成
これを最後に逆位相で加えてキャンセル
２．フィードバック方式
入力信号を復調し，ベースバンドの基準信号とする
PAの出力信号を復調し，基準信号と比較する
この差がゼロになるよう，新たな変調回路で変調信号をつくる
３．PA高効率化（低消費電力）
高効率（非線形飽和）動作で線形な出力を得る。
線形補償PA
フィードフォワード方式
メインPA
入力
Vin
遅延回路
P
Av τ1
τ1
τ2
+
−
1
Av
S
+ Q
−
R
遅延回路
Av τ2
補助PA
原理的な回路
V p = AvVin + Vd
Vq = Vin + Vd / Av
Vr = Vd / Av
Vs = Vd
出力
Vout
線形補償PA
フィードバック方式
ベースバンド
+
信号
変調器
OPA
−
sin ωct
LPF
復調器
原理的な構成図
PA
変調波
出力
線形補償PA
フィードバック方式２
デジタル変調への応用
PA
fc
OPAs
I
DBM
＋
PA
VCO
fc
出力
−
Q
位相
π/2
＋
−
fc
I
Q
Lo Freq.
Synth.
IF
変調信号
SSB
gen
DBM
DBM
LPF
デジタルプリディストーション方式
⇒ LUT
逆歪みのI，Q信号波形を作り出す
−
DBM
Freq.
Synth.
PD
fi
Limiter
Limiter
Polar loop法
Cartesian feedback
原則的にオープンループ
OPA
＋
ATT
出力
振幅
Loop
amp
π/2
PAのAM-AM（AM抑圧）情報
PAのAM-PM歪み情報
fc
fi
Mixer
線形補償PA
EER（Envelope elimination and restoration）
包絡線信号
包絡線
I
検波
電源電圧
制御
入力
変調信号
信
号
処
理
飽和
PA
電源電圧
制御
DAC
I
DAC
リミタ
アナログ方式
Q
DAC
Q
Freq.
Synth.
π/2
Lo
飽和
PA
デジタル方式（ポーラ変調）
線形補償PA（高効率化）
ドハティアンプ
メインPA
2Zo
λ/4 線路
Zo
AB級
Drive controlオフ
Zo
2
Pout
電力の合計
Main+Aux
λ /4
補助PA
Main amp.
Zo
Zo
Aux. amp.
Zo
Pin
Drive controlオン
Zo
Zo
2
補助（ピーク）PAオンで主PAの負荷インピーダンスが低くなる
PAE重視の高効率化
線形補償PA（高効率化）
LINC方式
PM
Vin
PM
ベースバンド
信号処理
入力
v1
飽和PA1
V1
Vo
Vo
V1
v2
V2
飽和PA2
V2
φ
φ
θ
θ
信号ベクトル図
ブロック図
v1 (t ) = 0.5V0 sin(ω c t + φ (t ) + θ (t ))
v2 (t ) = 0.5V0 sin(ω c t + φ (t ) + π − θ (t ))
合成電圧は
vo (t ) = v1 + v2 = a(t ) cos(ω c t + φ (t ))
ただし
a (t ) = V0 sin θ (t )
線形補償PA（高効率化）
バイアスコントロール
ピーク検波
Bias cont.
電源電圧
バイアス
コントロール
飽和PA
原理的な構成
携帯電話の最大出力： 0.5∼1W
通話時平均電力： 10∼20mW