JEITA PKG電気特性評価用基板 TDR測定結果 測定環境

[ 00PGE-019 ]
Semiconductor Package Electrical Characterization PG
JEITA PKG電気特性評価用基板 TDR測定結果
(株)東芝 セミコンダクター社
システムLSIパッケージ担当 加藤 克人
◆測定環境
測定器 ：digitizing oscilloscope HP54750 differential TDR module HP54754
プローブ ：WPH-002-250 （S/N 21346） CASCADE MICROTECH 製
ケーブル ：SUCOFLEX 104 ( 1.5m )
標準基板 ：P/N 103-726 （S/N 20080） CASCADE MICROTECH 製
測定基板 ：TP-BGA1.27-4L-SGGS ｘ4samples ( 未実装品 )
TP-BGA0.80-4L-SGGS ｘ4samples ( 未実装品 )
測定箇所 : 基板内のZ0測定基準パターン
◆測定条件
normalize time (rise time) 機能を使用 ( =40ps )、
#1
2001/3/13
Averaging 回数 : 16
[ 00PGE-019 ]
Semiconductor Package Electrical Characterization PG
◆ 特性インピーダンス（Z0）測定結果
ⅰ．ソルダーレジストあり実装基板の測定結果
【ソルダーレジストあり】
n= 8pattern
Trace Width
0.15[mm]
0.11[mm]
probe point
Average
min.
max.
63.46
62.53
65.09
open end
65.23
64.25
66.41
probe point
0.25[mm]
open end
54.61
53.84
55.69
probe point
56.02
55.06
57.06
41.50
40.63
42.19
open end
42.42
41.59
43.19
unit : ohm
TDR実測波形
ソルダーレジストあり
100
ｲﾝﾋﾟｰﾀﾞﾝｽ [ohm]
90
80
70
0.11[mm］
60
0.15[mm］
50
0.25[mm］
40
30
20
57.2
57.4
57.6
Time [nsec］
#2
2001/3/13
57.8
58
[ 00PGE-019 ]
Semiconductor Package Electrical Characterization PG
◆ 特性インピーダンス（Z0）測定結果
ⅱ．ソルダーレジストなし実装基板の測定結果
【ソルダーレジストなし】
n= 8pattern
Trace Width
0.15[mm]
0.11[mm]
probe point
Average
min.
max.
66.92
63.84
68.56
open end
69.49
67.59
71.13
probe point
0.25[mm]
open end
57.40
55.94
59.53
probe point
59.33
58.59
60.41
43.29
42.22
44.59
open end
44.33
43.28
45.19
unit : ohm
TDR実測波形
ソルダーレジストなし
100
90
ｲﾝﾋﾟｰﾀﾞﾝｽ [ohm]
80
0.11[mm］
70
60
0.15[mm］
50
0.25[mm］
40
30
20
57.2
57.4
57.6
Time [nsec］
#3
2001/3/13
57.8
58
[ 00PGE-019 ]
Semiconductor Package Electrical Characterization PG
◆ 特性インピーダンス（Z0）測定結果
ⅲ．ホールあり実装基板の測定結果
【ホールあり】
n= 8pattern
Trace Width
0.15[mm]
0.11[mm]
probe point
Average
min.
max.
hole zone
63.36
62.41
64.22
80.09
78.78
81.34
open end
65.22
64.09
66.19
probe point
hole zone
54.99
54.22
55.50
0.25[mm]
open end
70.35
68.84
71.47
56.61
55.69
57.47
probe point
41.65
40.75
42.31
TDR実測波形
ホールあり
100
90
Hole zone
ｲﾝﾋﾟｰﾀﾞﾝｽ [ohm]
80
70
0.11[mm］
60
0.15[mm］
50
0.25[mm］
40
30
20
57.2
57.4
57.6
Time [nsec]
#4
2001/3/13
57.8
58
hole zone
54.34
53.50
54.84
open end
43.01
42.06
43.66
unit : ohm
[ 00PGE-019 ]
Semiconductor Package Electrical Characterization PG
◆ 考察
ⅰ． ソルダーレジストなし実装基板測定結果から簡易計算により基板の比誘電率を合わせ込んでみ
ると、
比誘電率（εr)=3.565 （実効誘電率（
εr _eff）＝2.655） での計算結果
width [mm]
0.11
0.15
0.25
Z0 [ohm]
66.35
57.41
43.29
Rdc [ohm]
2.5
1.5
0.9
Z0_open [ohm]
68.85
59.91
44.19
（Ｌ= 50mm ）
となり、
“比誘電率（εr）が、合っている場合”とすると測定結果は良好と考えられる。
＊ソルダーレジストの情報が仕様書上に記載がないので、ソルダーレジストの情報も必要です。
◆ 今後 ( Z0 基準パターンについて )
ⅰ．ネットワークアナライザーによる Ｓパラメータ、delayの測定。
＊ delayについては、比誘電率（εr）
＝３．５６５の相関とりを行う。
#5
2001/3/13