Comments
Description
Transcript
SystemIOテクノロジが複数I/O標準の 高速相互接続性を保証
Innovations - Networking SystemIOテクノロジが複数I/O標準の 高速相互接続性を保証 Rina Raman / APG Director of Applications Engineering, Xilinx Inc. [email protected] Virtex-II Platform FPGAによってインプリメントされるSystemIOテクノロジが、高バンド幅の接続と 高スループットを実現するために物理的インターフェイスとネットワーク・プロトコルに対応。 ムーアの法則によると、コンピュータ・プロセッサの速度は約1 スの予測性とともに低下します。そのため、業界は共用バスから、 年半ごとに2倍スピードアップすると予測しましたが、その驚くべ 一般的にはスイッチ・ファブリックとしてコンフィギュレーショ き的確さは35年以上の年月を経て今も変わりません。プロセッサ ンされるpoint-to-point リンクへと移行する傾向にあります。 速度が指数関数的に向上することにより、より高いバンド幅での ネットワーキングが可能となりました。しかし、目下の問題は、 共用PCIバスに勝る選択 I/Oバスの周波数は2倍になるのに3年かかることです。そのため、 最もよく使用されている共用バスはPCI(Peripheral ボードレベルでのシステム性能は、プロセッサの速度ではなく、 Component Interconnect)バスです。このバスは、多様なアプ I/Oバスの限界によって決められているのが現状です。RapidIOTM、 リケーションをサポートするパーソナルコンピュータやエンベデッ POS-PHY TM Level 4、 10Gb/s Ethernet、 XAUI、 ドシステム用の汎用バスとなっています。33MHz速度で32ビッ HyperTransportTM、Fibre Channelをはじめとする多くの新しい トのPCIバスは、全体で1Gb/sのバンド幅を使用して1つのソース I/O規格は、より高いバンド幅を提供する一方で、さまざまな選択 と5つのデスティネーションをサポートできます。速度が66MHz 肢とアーキテクチャのオプションを提供します。ザイリンクスの で64ビットのバスでは、バンド幅は4Gb/sに増加しますが、サ ® Virtex -II Platform FPGAは、物理的I/Oインターフェイスとネッ ポート範囲はソース1個とデスティネーション2個にとどまりま トワーク・プロトコルの両方のレベルでシステムの相互接続性を す。PCI共有バス構成は、パフォーマンスの見返りが悪くなる上、 提供するSystemIOTMソリューションにより、この規格の拡散に point-to-point ソリューションよりも予測性が低く、使用対象も 対応しています。 内部システムに限定されます。 理想的には、リンクを確立してから実際に幅の広いデータバス I/Oシグナリングの標準規格 Virtex-IIデバイスは、高性能システムに対する重要なインター フェイスを含めた、多数の信号標準をサポートします。例えば、 180MHz以上のクロック速度で動作するメモリデバイスは、 上でデータを“バースト”することです。これにより、バス効率 は最大限に向上します。バス効率が最大になるのはロング・バー スト時です。 バス効率の低下には多くの原因があります。ほとんどのアプリ SSTL(Stub Series Terminated Logic)かHSTL(High Speed ケーションではその厳密な評価は難しいのですが、共有PCIバスに Transceiver Logic)のどちらかのI/O規格しか使用できません。 よってグラフィックス性能が低下します。たとえば、PCIグラ 従来のスイッチング規格であるLVCMOS(Low Voltage CMOS)、 フィックス・カードを使用すると、それを数ミリ秒ごとにリフ メモリ・インターフェイスのHSTLとSSTL、さらにLVDS(Low レッシュする必要があります。リフレッシュを実行するには、PCI Voltage Differential Signaling)を含めた多くのI/O規格は、ます バスに直接頻繁にアクセスしなければなりません。その結果、他 ます増大するバンド幅要求を満たすことができずにいます。設計 のPCIカードは大量データをバースト送信できなくなります。これ 者はピン数を増やしたりバス幅を拡大することにより、このよう は、PCIアービタが、どのコンポーネントに対しても大規模なデー なバンド幅の限界を克服しようと努めてきました。その結果、従 タ・バースト送信を禁止するよう設計されているためです。 来のI/O規格はより“多数のピンを使用する”ことになりました。 大量のグラフィックスを扱うアプリケーションでは、PCIバスよ ピン数が数百本、数千本にまで増加すると、プリント基板上の配 りもAGP(Advanced Graphics Port)のほうが選択肢としてはる 線が密集するという重大な問題が生じてきます。Virtex-II Platform かに優れています。AGPはPCIテクノロジをベースとしています FPGAは全ての信号をデバイス内に取り込めますが、PC基板上の が、特に3Dグラフィックスの高スループット要求に対応するよう すべてのピンとインターフェイスするのはきわめて困難です。PC 設計されています。グラフィックス・データ伝送に共有PCIバスで 基板上で相互接続配線層の数を増やすと、ボード全体のコストが はなくAGPを使用すると、グラフィックス・コントローラがメイ 大幅に増加します。上記の標準規格に適合させるためのピン数も、 ンメモリを直接アクセスできるように専用のpoint-to-point チャ 問題となる電磁干渉（EMI）を引き起こすことになります。 さらに、最もよく使用されるバス・アーキテクチャは「共用」 ネルが提供されます。Virtex-II Platform FPGAは、PCIとAGPの 両I/O規格はもちろん、他のI/O規格も多数サポートしています。 媒体ですが、そこでは複数のエンティティがそれぞれ順番に処理 PCIバスのもう1つの欠点は、終端がないこと―― より正確に言 を完了する機会を待ちながら同じバスを使用します。その待ち時 えば、直列終端であることです。すなわち、PCIバスは反射波ス 間は、オーディオやビデオのデータストリームのサイズが増大す イッチングに依存していることを意味します。この反射波スイッ るにつれ長くなります。結果的に、全体的な性能がパフォーマン チングは、低コストで消費電力が比較的低いものの、直列終端の 5-1 場合システムが反射の発生を待つ必要があるため、貴重な時間を 浪費することになります。 ので、ネットワーキング分野での採用が進んでいます。 ● OIF - SPI4(Optical Internetworking Forum - System Packet Interface Level 4) − この規格は、OC-192のパフォー マンスが求められる10Gb/s Ethernetアプリ システム同期 パラレル 先進のメモリ・ インターフェイス ケーションや光ネットワーク・アプリケー ション用に制定されたものです。 ●10 Gb/s Ethernet − XGMIIインターフェイ スを使用するこのIEEE標準は、LANおよび WANテクノロジの統合を促進するものと位置 付けられています。 このほかにも、新たにシリアル・チャネル規 ソース同期 パラレル 格が制定されつつあります。その中で最も普及 マルチギガビット シリアル* している2つの規格を以下に示します。 ●Fibre Channel − 記憶領域ネットワーキング (SAN)市場で広く浸透しているFibre Channelは、光ファイバ、同軸ケーブル、あ るいはツイスト・ペアより線対電話線を使用 します。 ●XAUI(ザウィと発音します。) *次世代で採用可 − この新しい 規格は、4個の3.125Gb/sトランシーバを結 合して、10Gb/sのシリアル・チャネルを ターゲットとします。XAUIはWANおよび スイッチ・ファブリックの利点 スイッチ・ファブリックは、高性能のスケーラビリティを持ち、 LANルータ用OC-192と10Gb/s Ethernet市場をターゲットに しています。 最終的に高バンド幅のアプリケーションに対して低コストのソ リューションを提供します。以前は、スイッチ・ファブリックを 結 論 システム内で使用するにしては、システムのデータ速度はあまり ここで述べた各種のシステム・インターフェイスを残らずサ 速くありませんでした。スイッチ・ファブリックをシステム内で ポートするソリューションを手に入れることが、市場での成功の 使用するには多数のpoint-to-point接続が必要となり、システムが 決 め 手 で す 。 Virtex-II Platform FPGAの SystemIOソ より複雑になるからでした。しかし、新しいインターフェイス規 リューションは、まさにこれを提供するものです。すなわち、物 格によってパフォーマンスが大幅に向上したことで、スイッチ・ 理的インターフェイスはもちろん、一般的なI/Oインターフェイス ファブリック・ソリューションは費用対効果の高いものとなりつ や最新のシステムI/Oインターフェイス向けネットワーク・プロト つあります。 コルをサポートする各種IPコアをサポートします。Virtex-II 膨大なPCIインフラが存在することを考えると、各種の高性能I/O FPGAにより、Cypress社、IDT社、Micron社、SiberCore社、 規格を相互接続するためのブリッジが必要です。Virtex-II GSI Technology社などのメモリ製品に対する高性能なインター Platform FPGAは、共用バスからスイッチ・ファブリックへの移 フェイスはもとより、AMCC社、PMC Sierra社、Vitesse社な 行の鍵となるのはビルディング・ブロックです。Virtex-IIアーキテ どのベンダのネットワーキングASSP(特定用途用標準部品)向けイ クチャは、そうした新しい標準規格に対して汎用のスイッチング ンターフェイスも可能となります。Virtex-II SystemIOソ 機能をサポートしますので、システム設計者がこれを選択するこ リューションによって今や、あらゆる標準規格を採用することが とは論理に適うことです。 可能となり、またその規格を自社のASSPに採用しているあらゆ すでに述べたように、SystemIOテクノロジの重要なメリット るベンダを選択することができます。その後は、ザイリンクスの は、物理的インターフェイスだけでなくネットワーク・プロトコ Virtex-II Platform FPGAがその標準規格を確実にサポートするの ルをサポートする各種IPコアも提供することです。共用バスから を安心して見ていられるのです。 スイッチ・ファブリックへの移行に伴い、多様なソース同期（パ ラレル）プロトコルが登場しています。新たに制定された主要な ソース同期規格を以下にいくつか紹介します。 ●RapidIO − もともとプロセッサやローカルバスの市場をサポー トするために考案されたRapidIO相互接続アーキテクチャは、 ネットワーキングやストレージの市場で採用されています。 ● InfiniBand TM − 業界のコンソーシアムによって考案された InfiniBandは、リモート・ストレージ、サーバ、ネットワーキ ング・デバイスをターゲットとしています。 ●HyperTransport − 以前はLDT(Lightning Data Transport) として知られたHyperTransportは、高速計算アプリケーショ ンでPCIに代わるものとしてAMD社とAPI社が共同開発したも 5-2