Comments
Description
Transcript
MB91460N Series
本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス CM71-10149-2S FR60 32 ビット・マイクロコントローラ MB91460N Series ハードウェアマニュアル （追補資料） はじめに ■ 目的 本資料は , 『MB91460N Series ハードウェアマニュアル』に関する追補資料です。 『MB91460N Series ハードウェアマニュアル』の「第 42 章フラッシュメモリ」「第 43 章フラッシュセキュリティ」については , 本追補版に差し換えてご使用戴きたくよろし くお願いします。 ■ 対象ドキュメント 名称 : FR60 32 ビット・マイクロコントローラ MB91460Ｎ Series ハードウェアマニュアル ドキュメントコード : CM71-10149-2 i 主な変更内容 ページ - 変更内容（詳細は本文を参照してください。 第 42 章 , 第 43 章を全面改訂 ii 第 42 章 フラッシュメモリ 42.1 概要 MB91460N Series 第 42 章 フラッシュメモリ フラッシュメモリについて説明します。 42.1 概要 フラッシュメモリは , 書換えが可能な内蔵プログラムメモリです。 ■ 概要 フラッシュメモリは , 内蔵プログラムメモリとして動作します。ワード , ハーフワード , バイト単位でのデータ 読出しが可能です。CPU は , フラッシュメモリからの命令読出しが可能であり , フラッシュメモリ上のプログ ラムを実行できます。 フラッシュメモリは書換えが可能です。データ書込み機能により , ハーフワード単位でデータの書込みができ ます。データ書込みで書き込まれたデータは , フラッシュメモリに記憶され , 電源を切っても保持されます。 フラッシュメモリは , セクタに分かれており , セクタ単位でデータを消去できます。全セクタを一括して , 消去 することもできます。 フラッシュセキュリティ機能により , セクタ単位で書込み保護および読出し保護が設定できます。書込み保護 されたセクタは , データ書込みおよび消去から保護されます。フラッシュセキュリティ機能については「第 43 章 フラッシュセキュリティ」を参照してください。 ■ 特長 以下に , フラッシュメモリの特長を示します。 • CPU のプログラム実行により , データ書込み / 消去が可能 • 自動アルゴリズム (Embedded Algorithm に相当 ) によるコマンドの自動実行 • ハードウェアシーケンスフラグにより自動アルゴリズムの実行状態を検出 • ハーフワード (16 ビット ) 単位でのデータ書込み • セクタ単位または全セクタ一括 ( チップ ) の消去が可能 • パラレルフラッシュプログラマにより外部端子からのデータ書込み / 消去が可能 ■ フラッシュメモリの容量と品種 表 42.1-1 に , フラッシュメモリの品種構成を示します。 表 42.1-1 フラッシュメモリの品種構成 品種 MB91F463NC MB91F463NA/F463NB フラッシュメモリ容量 288 K バイト 288 K バイト フラッシュメモリ領域 000C:0000H ∼ 000F:FFFFH 0014:8000H ∼ 0014:FFFFH 000C:0000H ∼ 000F:FFFFH 0014:8000H ∼ 0014:FFFFH セクタ構成 8 K バイト × 4 セクタ 64 K バイト × 4 セクタ 8 K バイト × 4 セクタ 64 K バイト × 4 セクタ MB91F463NC と MB91F463NA/F463NB では , フラッシュメモリのセクタ構成が異なります。 管理番号 : CM71-00502-2 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 1 第 42 章 フラッシュメモリ 42.1 概要 MB91460N Series ■ ブロックダイヤグラム 図 42.1-1 に , フラッシュメモリのブロックダイヤグラムを示します。 図 42.1-1 フラッシュメモリのブロックダイヤグラム CPU フラッシュメモリインタフェース CPUコア フラッシュメモリ 制御信号 制御信号 A0～A20 A0～A20 制御信号 アドレス DQ0～DQ31 32ビット DQ0～DQ31 データ 32ビット 制御信号 アドレス 16ビット データ フラッシュ ライタ インタ フェース （フラッシュ メモリ モード時） ■ 動作クロック 表 42.1-2 に , フラッシュメモリの動作クロックを示します。この動作クロックは , CPU モードにおいて CPU からフラッシュメモリをアクセスするときのフラッシュメモリインタフェースの動作クロックです。フラッ シュメモリモードにおいて , 外部端子からフラッシュメモリをアクセスするときは適用されません。 表 42.1-2 フラッシュメモリの動作クロック 動作クロック 動作モード 2 CPU モード CPU クロック (CLKB) フラッシュメモリモード 適用外 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.2 アドレスマップとセクタ構成 MB91460N Series 42.2 アドレスマップとセクタ構成 フラッシュメモリ領域はセクタごとに分割されています。 ■ フラッシュメモリ領域 図 42.2-1 に , フラッシュメモリ領域のアドレスマップを示します。 図 42.2-1 フラッシュメモリ領域のアドレスマップ FFFF:FFFFH 0014:FFFFH フラッシュメモリ （32Kバイト） 8Kバイトセクタ領域 フラッシュメモリ （256Kバイト） 64Kバイトセクタ領域 0014:8000H 000F:FFFFH 000C:0000H 0000:0000H CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 3 第 42 章 フラッシュメモリ 42.2 アドレスマップとセクタ構成 MB91460N Series ■ セクタ構成 表 42.2-1 に , MB91F463NC のセクタ構成を示します。SA7 ∼ SA4 と SA19 ∼ SA16 の 288K バイトが使用で きます。 表 42.2-1 MB91F463NC のセクタ構成 セクタ アドレス範囲 adrs+3 adrs+2 adrs+1 0014:FFFFH ∼ 0014:E000H SA7 (8K バイト ) 0014:DFFFH ∼ 0014:C000H SA6 (8K バイト ) 0014:BFFFH ∼ 0014:A000H SA5 (8K バイト ) 0014:9FFFH ∼ 0014:8000H SA4 (8K バイト ) 0014:7FFFH ∼ 0014:0000H 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 0013:FFFFH ∼ 0010:0000H 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 000F:FFFFH ∼ 000F:0000H SA19 (64K バイト ) 000E:FFFFH ∼ 000E:0000H SA18 (64K バイト ) 000D:FFFFH ∼ 000D:0000H SA17 (64K バイト ) 000C:FFFFH ∼ 000C:0000H SA16 (64K バイト ) 000B:FFFFH ∼ 0004:0000H 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) adrs+0 adrs : アドレス範囲内の 4 の倍数のアドレス ( 注意事項 ) 予約の領域 4 は使用できません。 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.2 アドレスマップとセクタ構成 MB91460N Series 表 42.2-2 に , MB91F463NA/NB のセクタ構成を示します。MB91F463NA/NB はワードごとにセクタが切り替 わります。SA7 ∼ SA4 と SA19 ∼ SA16 の 288K バイトが使用できます。 表 42.2-2 MB91F463NA/NB のセクタ構成 セクタ アドレス範囲 adrs+7 adrs+6 adrs+5 adrs+4 adrs+3 adrs+2 adrs+1 0014:FFFFH ∼ 0014:C000H SA6 (8K バイト ) SA7 (8K バイト ) 0014:BFFFH ∼ 0014:8000H SA4 (8K バイト ) SA5 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 000F:FFFFH ∼ 000E:0000H SA18 (64K バイト ) SA19 (64K バイト ) 000D:FFFFH ∼ 000C:0000H SA16 (64K バイト ) SA17 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) 0014:7FFFH ∼ 0014:0000H 0013:FFFFH ∼ 0010:0000H 000B:FFFFH ∼ 0004:0000H adrs+0 adrs : アドレス範囲内の 8 の倍数のアドレス ( 注意事項 ) 予約の領域 CM71-10149-2S は使用できません。 FUJITSU MICROELECTRONICS LIMITED 5 第 42 章 フラッシュメモリ 42.3 レジスタ MB91460N Series 42.3 レジスタ フラッシュメモリはデータ書込み / 消去を制御するレジスタを持っています。 ■ フラッシュメモリのレジスタ 表 42.3-1 に , フラッシュメモリインタフェースのレジスタを示します。 表 42.3-1 フラッシュメモリインタフェースのレジスタ ニーモニック レジスタ名 アドレス サイズ FMCS フラッシュメモリ制御ステータスレジスタ 0000:7000H バイト FMCR フラッシュメモリ制御レジスタ 0000:7001H バイト 本章では , フラッシュメモリのデータ書込み / 消去に使用する以下のビットのみ説明します。フラッシュメモ リ制御ステータスレジスタ (FMCS) とフラッシュメモリ制御レジスタ (FMCR) については , 「第 11 章 メモリ コントローラ」を参照してください。 • RDY ステータス保持ビット : (FMCS:RDYEG) • 自動アルゴリズムのレディ状態ビット : (FMCS:RDY) 6 • 16 ビットアクセス許可ビット : (FMCS:RW16) • 64 ビット読出しモード許可ビット : (FMCR:RD64) FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.3 レジスタ MB91460N Series 42.3.1 フラッシュメモリ制御ステータスレジスタ (FMCS) フラッシュメモリの制御とステータスを示すレジスタです。 ■ フラッシュメモリ制御ステータスレジスタ (FMCS) 図 42.3-1 に , フラッシュメモリ制御ステータスレジスタ (FMCS) のビット構成を示します。 図 42.3-1 フラッシュメモリ制御ステータスレジスタ (FMCS) のビット構成 bit 7 6 5 4 3 2 1 0 FMCS 予約 予約 予約 RDYEG RDY 予約 RW16 予約 ビット属性 R/W0 R/W1 R/W1 R,WX R,WX R/W0 R/W R/W0 0 1 1 0 1 0 0 0 初期値 [bit4] RDYEG : RDY ステータス保持 フラッシュメモリの自動アルゴリズムが終了したことを示します。FMCS:RDY ビットの値が "0" から "1" に変化したときに , RDYEG ビットはセットされます。FMCS レジスタを読み出すと , 読み出したあとにク リアされます。RDYEG ビットの初期値は "0" です。 RDYEG RDY ステータス保持 0 自動アルゴリズムを起動していないか完了していない 1 前回の読出し以降に自動アルゴリズムが完了した RDYEG ビットの機能は , CPU クロック (CLKB) の周波数が 1 MHz 未満のときには , 動作保証されません。 [bit3] RDY : 自動アルゴリズムのレディ状態 フラッシュメモリの自動アルゴリズムの実行状態を示します。RDY ビットは , ハードウェアにてフラッ シュメモリの状態を検出します。RDY ビットは読出し専用ビットです。書込みは , RDY ビットの値に影響 しません。RDY ビットの初期値は "1" です。 RDY 自動アルゴリズムのレディ状態 0 読出し / リセット状態 ( レディ状態 ) 1 自動アルゴリズム実行中 ( ビジー状態 ) CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 7 第 42 章 フラッシュメモリ 42.3 レジスタ MB91460N Series [bit1] RW16 : 16 ビットアクセス許可 フラッシュメモリの 16 ビットアクセスを許可します。RW16 ビットを "1" に設定すると , フラッシュメモ リのアクセスはハーフワード単位で行われます。RW16 ビットを "1" に設定した場合は , フラッシュメモリ 上での命令実行 ( 命令の読み取り ) ができません。RW16 ビットの初期値は "0" です。 8 RW16 16 ビットアクセス許可 0 32 ビットアクセス 1 16 ビットアクセス FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.3 レジスタ MB91460N Series 42.3.2 フラッシュメモリ制御レジスタ (FMCR) フラッシュメモリの制御レジスタです。 ■ フラッシュメモリ制御レジスタ (FMCR) 図 42.3-2 に , フラッシュメモリ制御レジスタ (FMCR) のビット構成を示します。 図 42.3-2 フラッシュメモリ制御レジスタ (FMCR) のビット構成 bit 7 6 5 4 3 2 1 0 ― ― ― ― LOCK 予約 PF2I RD64 RX,WX RX,WX RX,WX RX,WX R/W R/W0 R/W R/W0 X X X X 0 0 0 0 FMCR ビット属性 初期値 [bit0] RD64 : 64 ビット読出しモード許可 フラッシュメモリの 64 ビット読出しアクセスを許可します。本シリーズでは , 常に "0" を書き込んでくだ さい。読出し値は , 書き込んだ値の "0" です。RD64 ビットの初期値は "0" です。 RD64 64 ビット読出しモード許可 0 64 ビット読出しモード禁止 1 64 ビット読出しモード許可 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 9 第 42 章 フラッシュメモリ 42.4 アクセスモードの設定 MB91460N Series 42.4 アクセスモードの設定 フラッシュメモリのアクセスモードを設定できます。フラッシュメモリへデータ書込み / 消 去を行う前に , アクセスモードを設定してください。 ■ アクセスモード 16 ビットアクセス許可ビット (FMCS:RW16) と 64 ビット読出しモード許可ビット (FMCR:RD64) を設定して , アクセスモードを選択できます。表 42.4-1 に , アクセスモードの設定を示します。 表 42.4-1 フラッシュメモリのアクセスモードの設定 FMCS:RW16 FMCR:RD64 アクセスモード 読出し 書込み 命令実行 1 0 16 ビット CPU モード ○ ○ × 0 0 32 ビット CPU モード ○ × ○ 1 1 設定禁止 ― ― ― 0 1 設定禁止 ― ― ― ○：アクセス可 ×：アクセス不可 ■ 16 ビット CPU モード フラッシュメモリをハーフワード (16 ビット ) 単位でアクセスします。フラッシュメモリの読出しと書込みが できます。 フラッシュメモリ上でのプログラム実行はできません。データ書込み / 消去を行うときには , 16 ビッ ト CPU モードに設定してください。 ■ 32 ビット CPU モード フラッシュメモリをワード (32 ビット ) 単位でアクセスします。フラッシュメモリの読出しと命令実行ができ ます。MCU がリセットされると , 32 ビット CPU モードに初期化されます。データ書込み / 消去を終えて , プ ログラム実行に戻るときには , 32 ビット CPU モードに設定してください。 ■ アクセスモードの変更 アクセスモードの変更は , ID-RAM 上のプログラムで行ってください。アクセスモードを変更するプログラム を ID-RAM にコピーして , ID-RAM 上で実行してください。 以下に , アクセスモードの設定手順を示します。 1. フラッシュ命令キャッシュを禁止 2. プログラムコードを ID-RAM にコピーする 3. コピーした ID-RAM 上のプログラムに分岐 4. アクセスモードを 16 ビット CPU モードに設定 5. フラッシュメモリのアクセスタイミング設定を変更 6. フラッシュメモリのデータ書込み / 消去を実行 7. アクセスモードを 32 ビット CPU モードに設定 8. フラッシュメモリのアクセスタイミング設定を戻す 10 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.4 アクセスモードの設定 MB91460N Series 9. フラッシュ命令キャッシュのすべてのエントリをフラッシュ (flush) してから , フラッシュ命令キャッシュ を許可 10.フラッシュメモリ上のプログラムに復帰 フラッシュメモリにデータ書込み / 消去を行うときは , フラッシュメモリのアクセスタイミング設定を変更し てください。フラッシュメモリのアクセス設定およびフラッシュ命令キャッシュについては , 「第 11 章 メ モリコントローラ」を参照してください。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 11 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5 自動アルゴリズム フラッシュメモリは , データ書込み / 消去を自動アルゴリズムで行います。 42.5.1 コマンドシーケンス フラッシュメモリは , コマンドシーケンスを書き込むことにより , 自動アルゴリズムを実行 します。 ■ コマンドシーケンス フラッシュメモリにコマンドシーケンスを書き込むことにより , コマンドを発行してください。コマンドが発行 されると , 自動アルゴリズムが起動されます。自動アルゴリズムは , データ書込み / 消去を実行したあと自動 的に終了し , フラッシュメモリは読出し / リセット状態に戻ります。フラッシュメモリには , 以下のコマンド があります。 (1) リセットコマンド (2) データ書込みコマンド (3) チップ消去コマンド (4) セクタ消去コマンド (5) セクタ消去一時停止コマンド (6) セクタ消去再開コマンド コマンドシーケンスは , フラッシュメモリ領域に , 続けて書き込んでください。コマンドシーケンスの途中で , フラッシュメモリ領域にコマンドシーケンス以外の書込みを行うと , コマンドの発行が正しく行われません。 コマンドシーケンスは , アドレスとデータの両方に意味があります。コマンドシーケンスは , フラッシュメモ リ領域の書込み許可されているセクタに書き込んでください。 フラッシュメモリを 16 ビット CPU モードに設定して , コマンドシーケンスをハーフワードアクセスで書き込 んでください。データ書込みコマンドの書込みデータ (PD) を除いて , データの上位バイトは無視されます。例 えば , AAAAH のように上位バイトを下位バイト (AAH) と同じ値にしてください。 コマンドシーケンスは正しく書き込んでください。不正なアドレスにデータを書き込んだり , 誤った順番で書 き込むと , フラッシュメモリは読出し / リセット状態に戻ります。 表 42.5-1 に , MB91F463NC のコマンドシーケンスを示します。表 42.5-2 に , MB91F463NA/NB のコマンド シーケンスを示します。 12 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 表 42.5-1 MB91F463NC のコマンドシーケンス コマンド 第 1 書込み 第 2 書込み 第 3 書込み 第 4 書込み 第 5 書込み 第 6 書込み アドレス XXXXXXXeH ― ― ― ― ― データ F0F0H ― ― ― ― ― アドレス XXXXeAAAH XXXXo554H XXXXeAAAH ― ― ― データ AAAAH 5555H F0F0H ― ― ― データ書込 アドレス み データ XXXXeAAAH XXXXo554H XXXXeAAAH PA ― ― AAAAH 5555H A0A0H PD ― ― アドレス XXXXeAAAH XXXXo554H XXXXeAAAH XXXXeAAAH XXXXo554H XXXXeAAAH データ AAAAH 5555H 8080H AAAAH 5555H 1010H アドレス XXXXeAAAH XXXXo554H XXXXeAAAH XXXXeAAAH XXXXo554H SA データ AAAAH 5555H 8080H AAAAH 5555H 3030H セクタ消去 アドレス 一時停止 データ XXXXXXXeH ― ― ― ― ― B0B0H ― ― ― ― ― セクタ消去 アドレス 再開 データ XXXXXXXeH ― ― ― ― ― 3030H ― ― ― ― ― リセット リセット チップ消去 セクタ消去 PA : データ書込みアドレス ( ハーフワードアドレス ) PD : 書込みデータ ( ハーフワードデータ ) SA : 消去セクタアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) o : 16 進数奇数値 (1, 3, 5, 7, 9, B, D, F) CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 13 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 表 42.5-2 MB91F463NA/NB コマンドシーケンス コマンド 第 1 書込み 第 2 書込み 第 3 書込み 第 4 書込み 第 5 書込み 第 6 書込み アドレス XXXXXXXeH ― ― ― ― ― データ F0F0H ― ― ― ― ― アドレス XXXXm55sH XXXXnAAsH XXXXm55sH ― ― ― データ AAAAH 5555H F0F0H ― ― ― データ書込 アドレス み データ XXXXm55sH XXXXnAAsH XXXXm55sH PA ― ― AAAAH 5555H A0A0H PD ― ― アドレス XXXXm55sH XXXXnAAsH XXXXm55sH XXXXm55sH XXXXnAAsH XXXXm55sH データ AAAAH 5555H 8080H AAAAH 5555H 1010H アドレス XXXXm55sH XXXXnAAsH XXXXm55sH XXXXm55sH XXXXnAAsH SA データ AAAAH 5555H 8080H AAAAH 5555H 3030H セクタ消去 アドレス 一時停止 データ XXXXXXXeH ― ― ― ― ― B0B0H ― ― ― ― ― セクタ消去 アドレス 再開 データ XXXXXXXeH ― ― ― ― ― 3030H ― ― ― ― ― リセット リセット チップ消去 セクタ消去 PA : データ書込みアドレス ( ハーフワードアドレス ) PD : 書込みデータ ( ハーフワードデータ ) SA : 消去セクタアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) m : 16 進数で 1, 5, 9, D のいずれか n : 16 進数で 2, 6, A, E のいずれか s : 16 進数で 0, 4, 8, C のいずれか 14 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5.2 リセットコマンド リセットコマンドを発行することにより , フラッシュメモリを読出し / リセット状態にでき ます。 ■ リセットコマンド 表 42.5-3 と表 42.5-4 に , リセットコマンドのコマンドシーケンスを示します。リセットコマンドには , 2 パ ターンのコマンドシーケンスがありますが , 両者は同じ機能です。 表 42.5-3 リセットコマンドのコマンドシーケンス 1 MB91F463NC MB91F463NA/NB アドレス アドレス データ 第 1 書込み 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH F0F0H データ 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH F0F0H adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) 表 42.5-4 リセットコマンドのコマンドシーケンス 2 MB91F463NC MB91F463NA/NB アドレス アドレス データ 計算式 値 第 1 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 第 2 書込み (adrs & FFFF:E000H) + 1554H 第 3 書込み (adrs & FFFF:E000H) + 0AAAH データ 計算式 値 AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H XXXXeAAAH F0F0H (adrs & FFFF:C004H) + 1550H XXXXm55sH F0F0H adrs: フラッシュメモリ領域の書込み許可セクタのアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) o : 16 進数奇数値 (1, 3, 5, 7, 9, B, D, F) m : 16 進数で 1, 5, 9, D のいずれか n : 16 進数で 2, 6, A, E のいずれか s : 16 進数で 0, 4, 8, C のいずれか CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 15 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5.3 データ書込みコマンド データ書込みコマンドを発行することにより , フラッシュメモリにハーフワードデータを 書き込めます。 ■ データ書込みコマンド 表 42.5-5 に , データ書込みコマンドのコマンドシーケンスを示します。 表 42.5-5 データ書込みコマンドのコマンドシーケンス MB91F463NC MB91F463NA/NB アドレス アドレス データ 計算式 値 第 1 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 第 2 書込み (adrs & FFFF:E000H) + 1554H 第 3 書込み 第 4 書込み データ 計算式 値 AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH A0A0H (adrs & FFFF:C004H) + 1550H XXXXm55sH A0A0H (adrs & FFFF:FFFEH) PA PD (adrs & FFFF:FFFEH) PA PD adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス PA : データ書込みアドレス ( ハーフワードアドレス ) PD : 書込みデータ ( ハーフワードデータ ) e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) o : 16 進数奇数値 (1, 3, 5, 7, 9, B, D, F) m : 16 進数で 1, 5, 9, D のいずれか n : 16 進数で 2, 6, A, E のいずれか s : 16 進数で 0, 4, 8, C のいずれか コマンドシーケンスの第 4 書込みのアドレスとデータを書き込むと , フラッシュメモリはデータ書込みの自動 アルゴリズムを開始します。データ書込みの自動アルゴリズム実行中は , リセットコマンドのみ発行できます。 リセットコマンド以外のフラッシュメモリへの書込み ( コマンド発行 ) を無視します。 16 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5.4 チップ消去コマンド チップ消去コマンドを発行することにより , フラッシュメモリのすべてのセクタを一括し て消去できます。 ■ チップ消去コマンド 表 42.5-6 に , チップ消去コマンドのコマンドシーケンスを示します。 表 42.5-6 チップ消去コマンドのコマンドシーケンス MB91F463NC MB91F463NA/NB アドレス アドレス データ 計算式 値 第 1 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 第 2 書込み (adrs & FFFF:E000H) + 1554H 第 3 書込み データ 計算式 値 AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 8080H (adrs & FFFF:C004H) + 1550H XXXXm55sH 8080H 第 4 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH 第 5 書込み (adrs & FFFF:E000H) + 1554H XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H 第 6 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 1010H (adrs & FFFF:C004H) + 1550H XXXXm55sH 1010H adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) o : 16 進数奇数値 (1, 3, 5, 7, 9, B, D, F) m : 16 進数で 1, 5, 9, D のいずれか n : 16 進数で 2, 6, A, E のいずれか s : 16 進数で 0, 4, 8, C のいずれか コマンドシーケンスの第 6 書込みを書き込むと , フラッシュメモリはチップ消去の自動アルゴリズムを開始し ます。チップ消去の自動アルゴリズム実行中は , リセットコマンドのみ発行できます。リセットコマンド以外 のフラッシュメモリへの書込み ( コマンド発行 ) を無視します。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 17 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5.5 セクタ消去コマンド セクタ消去コマンドを発行することにより , フラッシュメモリのセクタ単位で消去できま す。 ■ セクタ消去コマンド 表 42.5-7 に , セクタ消去コマンドのコマンドシーケンスを示します。 表 42.5-7 セクタ消去コマンドのコマンドシーケンス MB91F463NC MB91F463NA/NB アドレス アドレス データ 計算式 値 第 1 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 第 2 書込み (adrs & FFFF:E000H) + 1554H 第 3 書込み データ 計算式 値 AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH 8080H (adrs & FFFF:C004H) + 1550H XXXXm55sH 8080H 第 4 書込み (adrs & FFFF:E000H) + 0AAAH XXXXeAAAH AAAAH (adrs & FFFF:C004H) + 1550H XXXXm55sH AAAAH 第 5 書込み (adrs & FFFF:E000H) + 1554H XXXXo554H 5555H (adrs & FFFF:C004H) + 2AA8H XXXXnAAsH 5555H 第 6 書込み (adrs & FFFF:FFFEH) SA 3030H (adrs & FFFF:FFFEH) SA 3030H adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス SA : 消去セクタアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) o : 16 進数奇数値 (1, 3, 5, 7, 9, B, D, F) m : 16 進数で 1, 5, 9, D のいずれか n : 16 進数で 2, 6, A, E のいずれか s : 16 進数で 0, 4, 8, C のいずれか コマンドシーケンスを書き込むと , フラッシュメモリはセクタ消去の自動アルゴリズムを開始します。 コマンドシーケンスの第 6 書込みは , セクタ消去コードです。コマンドシーケンスのセクタ消去コードを書き 込むと , セクタ消去タイムアウト期間になります。このセクタ消去タイムアウト期間に , 次のセクタ消去コー ドを書き込むことができます。セクタ消去コードを複数回書き込むことにより , 複数の消去対象セクタを指定 できます。表 42.5-8 に , セクタ消去コードを示します。 18 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 表 42.5-8 セクタ消去コード アドレス データ 第 7 書込み以降 計算式 値 (adrs & FFFF:FFFEH) SA 3030H adrs : フラッシュメモリ領域の書込み許可セクタ内のアドレス SA : 消去セクタアドレス セクタ消去の自動アルゴリズム実行中は , セクタ消去一時停止コマンドとリセットコマンドのみ発行できま す。 42.5.6 セクタ消去一時停止コマンド セクタ消去一時停止コマンドを発行することにより , セクタ消去を一時停止できます。 ■ セクタ消去一時停止コマンド 表 42.5-9 に , セクタ消去一時停止コマンドのコマンドシーケンスを示します。 表 42.5-9 セクタ消去一時停止コマンドのコマンドシーケンス MB91F463NC MB91F463NA/NB アドレス アドレス データ 第 1 書込み 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH B0B0H データ 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH B0B0H adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) セクタ消去の自動アルゴリズム実行中に , セクタ消去一時停止コマンドを発行すると , フラッシュメモリはセ クタ消去を一時停止します。セクタ消去一時停止中は , 直前のセクタ消去コマンドで指定した消去対象セクタ 以外の , セクタからの読出しおよびデータ書込みが可能です。セクタ消去一時停止中に , 再度セクタ消去一時 停止コマンドを発行しても無視されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 19 第 42 章 フラッシュメモリ 42.5 自動アルゴリズム MB91460N Series 42.5.7 セクタ消去再開コマンド セクタ消去再開コマンドを発行することにより , 一時停止したセクタ消去を再開できます。 ■ セクタ消去再開コマンド 表 42.5-10 に , セクタ消去再開コマンドのコマンドシーケンスを示します。 表 42.5-10 セクタ消去再開コマンドのコマンドシーケンス MB91F463NC MB91F463NA/NB アドレス アドレス データ 第 1 書込み 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH 3030H データ 計算式 値 (adrs & FFFF:FFFEH) XXXXXXXeH 3030H adrs: フラッシュメモリ領域の書込み許可セクタ内のアドレス e : 16 進数偶数値 (0, 2, 4, 6, 8, A, C, E) セクタ消去一時停止中に , セクタ消去再開コマンドを発行すると , フラッシュメモリはセクタ消去を再開しま す。セクタ消去一時停止中以外に , セクタ消去再開コマンドを発行しても無視されます。 20 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6 ハードウェアシーケンスフラグ データ書込み / 消去の自動アルゴリズムの実行中において , フラッシュメモリ領域の読出し は , ハードウェアシーケンスフラグの読出しです。このハードウェアシーケンスフラグによ り , 自動アルゴリズムの進行状況と完了を知ることができます。 42.6.1 ハードウェアシーケンスフラグの読出し 自動アルゴリズムを起動したあとにフラッシュメモリ領域を読み出すことにより , ハード ウェアシーケンスフラグが読み出せます。 ■ ハードウェアシーケンスフラグ ハードウェアシーケンスフラグは , 以下のビットで構成されます。 • データポーリングフラグ (DQ7) • トグルビットフラグ (DQ6) • タイミングリミット超過フラグ (DQ5) • セクタ消去タイマフラグ (DQ3) • トグルビット 2 フラグ (DQ2) ■ ハードウェアシーケンスフラグのビット構成 図 42.6-1 に , ハードウェアシーケンスフラグのビット構成を示します。ハードウェアシーケンスフラグの未定 義ビットの読出し値は不定です。 図 42.6-1 ハードウェアシーケンスフラグのビット構成 bit ハードウェア シーケンスフラグ 7 6 5 4 3 2 1 0 DPOLL (DQ7) TOGGLE (DQ6) TLOVER (DQ5) 未定義 SETIMR (DQ3) TOGGL2 (DQ2) 未定義 未定義 R R R R R R R R 表 42.6-1 に , ハードウェアシーケンスフラグの状態一覧を示します。表 42.6-1 の実行終了 ( 読出し / リセット 状態 ) は , 正しくはハードウェアシーケンスフラグではなく通常の読出しです。比較しやすくするために , 状 態一覧に示しています。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 21 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 表 42.6-1 ハードウェアシーケンスフラグの状態一覧 自動アルゴリズム実行状態 DPOLL (DQ7) TOGGLE (DQ6) TLOVER (DQ5) SETIMR (DQ3) TOGGL2 (DQ2) 実行終了 ( 読出し / リセット状態 ) DATA[7] DATA[6] DATA[5] DATA[3] DATA[2] データ書込み PD[7] トグル 0 0 1 チップ消去 0 トグル 0 1 トグル タイムアウト期間 1 トグル 0 0 トグル 消去中 0 トグル 0 1 トグル 読出し ( 消去されるセクタ ) 1 1 0 0 トグル DATA[7] DATA[6] DATA[5] DATA[3] DATA[2] PD[7] トグル 0 0 1 データ書込み PD[7] トグル 1 0 1 チップ消去 0 トグル 1 1 トグル セクタ消去 0 トグル 1 1 トグル セクタ消去 実行中 セクタ消去 読出し 一時停止 ( 消去されないセクタ ) データ書込み タイミング リミット超過 PD[7] : データ書込みコマンドで指定した書込みデータの bit7 の反転値 DATA : 読出しアドレスに書き込まれていたデータ ■ ハードウェアシーケンスフラグの読出し ハードウェアシーケンスフラグは , ハーフワードアクセスまたはバイトアクセスで読み出してください。ハー フワードアクセスで読み出した場合は , 下位バイトがハードウェアシーケンスフラグです。バイトアクセスの 場合は , 奇数アドレスから読み出してください。図 42.6-2 に , ハードウェアシーケンスフラグの位置を示しま す。 図 42.6-2 ハードウェアシーケンスフラグの位置 bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 ハーフワードアクセス （不定） ハードウェアシーケンスフラグ bit 7 6 5 4 3 2 1 0 バイトアクセス（奇数アドレス） ハードウェアシーケンスフラグ ハードウェアシーケンスフラグを続けて読み出す場合 , ハードウェアシーケンスフラグを読み出す命令 (LD 命 令など ) の間に , 1 つ以上ほかの命令を置いてください。ほかの命令とは , NOP 命令 , またはハードウェアシー ケンスフラグの読出しを行わない命令です。ほかの命令を置かないで , CPU がハードウェアシーケンスフラグ を読み出す命令を連続して実行した場合には , トグルビットフラグ (DQ6) とトグルビット 2 フラグ (DQ2) が正 22 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series しく読み出せません。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 23 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6.2 データポーリングフラグ (DQ7) データポーリングフラグ (DQ7) は , 自動アルゴリズムの実行中を示します。 ■ データ書込み時 データ書込みの自動アルゴリズム実行中に , フラッシュメモリ領域を読み出すと , データポーリングフラグ (DQ7)が読み出せます。図 42.6-3に, データ書込み時のデータポーリングフラグ(DQ7)の状態遷移を示します。 図 42.6-3 データ書込み時のデータポーリングフラグ (DQ7) の状態遷移 データ書込み コマンド 読出し/リセット状態 データ書込み DQ7=DATA[7] DQ7=PD[7] 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ7=PD[7] 自動アルゴリズム実行中に読み出すと , データポーリングフラグ (DQ7) の読出し値は書込みデータ (PD) の bit7 の反転値です。読出しアドレスは , フラッシュメモリ領域の任意のアドレスです。書込みデータ (PD) は , デー タ書込みコマンドで指定したデータです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値はそのアドレスのデータの bit7 です。フラッシュメモ リは読出し / リセット状態に戻っています。通常の読出しデータとして , フラッシュメモリに書き込まれてい るデータが読み出されます。 データポーリングフラグ (DQ7) として , データ書込みコマンドで指定したアドレス (PA) を読み出してくださ い。自動アルゴリズム実行中は書込みデータ (PD) の bit7 の反転値を示します。自動アルゴリズムの実行終了 後は , 書込みデータ (PD) の bit7 の値を示します。実際には , 自動アルゴリズムの実行終了後は書き込まれた データ (DATA) が読み出されますが , その値は書込みデータ (PD) と同じです。 24 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ チップ消去時 チップ消去の自動アルゴリズム実行中に, フラッシュメモリ領域を読み出すと, データポーリングフラグ(DQ7) が読み出せます。図 42.6-4 に , チップ消去時のデータポーリングフラグ (DQ7) の状態遷移を示します。 図 42.6-4 チップ消去時のデータポーリングフラグ (DQ7) の状態遷移 チップ消去 コマンド 読出し/リセット状態 チップ消去 DQ7=DATA[7] DQ7= 0 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ7= 0 自動アルゴリズム実行中に読み出すと , データポーリングフラグ (DQ7) の読出し値は "0" です。読出しアドレ スは , フラッシュメモリ領域の任意のアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値は "1" です。フラッシュメモリは読出し / リセット状態 に戻っています。実際には , 自動アルゴリズムの実行終了後はフラッシュメモリの消去されたデータとして "1" が読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 25 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去時 セクタ消去の自動アルゴリズム実行中に , フラッシュメモリ領域の消去するセクタを読み出すと , データポー リングフラグ (DQ7) が読み出せます。図 42.6-5 に , セクタ消去時のデータポーリングフラグ (DQ7) の状態遷 移を示します。 図 42.6-5 セクタ消去時のデータポーリングフラグ (DQ7) の状態遷移 セクタ消去 コマンド セクタ消去タイム 読出し/リセット状態 アウト期間 DQ7= 1 DQ7=DATA[7] リセット コマンド 正常終了 異常状態 DQ7= 0 タイムアウト期間 終了 セクタ消去期間 DQ7= 0 タイミングリミット 超過 自動アルゴリズム実行中に消去対象のセクタを読み出すと , データポーリングフラグ (DQ7) が読み出せます。 本シリーズでは , セクタ消去コマンドを発行すると , データポーリングフラグ (DQ7) の読出し値が "1" になり ます。その後 , セクタ消去タイムアウト期間が終了したときに読出し値が "0" に変わります。セクタ消去タイ ムアウト期間終了後 , 自動アルゴリズム実行中の読出し値は "0" です。 自動アルゴリズムの実行終了後に読み出すと , 読出し値は "1" です。フラッシュメモリは読出し / リセット状態 に戻っています。実際には , 自動アルゴリズムの実行終了後はフラッシュメモリの消去されたデータとして "1" が読み出されます。 26 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去一時停止時 セクタ消去一時停止中に , フラッシュメモリ領域の消去するセクタを読み出すと , データポーリングフラグ (DQ7) が読み出せます。図 42.6-6 に , セクタ消去一時停止時のデータポーリングフラグ (DQ7) の状態遷移を 示します。 図 42.6-6 セクタ消去一時停止時のデータポーリングフラグ (DQ7) の状態遷移 データ書込み セクタ消去一時 停止コマンド セクタ消去 セクタ消去一時停止 DQ7= 1 タイムアウト期間 DQ7= 1 セクタ消去 一時停止 コマンド セクタ消去 DQ7= 0 セクタ消去 再開コマンド 読出し （消去対象でないセクタ） DQ7=DATA[7] セクタ消去一時停止中に読み出すと , データポーリングフラグ (DQ7) の読出し値は "1" です。読出しアドレス は , フラッシュメモリ領域の消去対象セクタのアドレスです。セクタ消去を再開すると , データポーリングフ ラグ (DQ7) の読出し値は "0" に変化します。 セクタ消去一時停止中に , 消去対象ではないセクタを読み出すと , 読出し値はそのアドレスのデータの bit7 で す。通常の読出しデータとして , フラッシュメモリに書込まれているデータが読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 27 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6.3 トグルビットフラグ (DQ6) トグルビットフラグ (DQ6) は , 自動アルゴリズムの実行中をトグル動作によって示します。 ■ データ書込み時 データ書込みの自動アルゴリズム実行中に , フラッシュメモリ領域を読み出すと , トグルビットフラグ (DQ6) が読み出せます。図 42.6-7 に , データ書込み時のトグルビットフラグ (DQ6) の状態遷移を示します。 図 42.6-7 データ書込み時のトグルビットフラグ (DQ6) の状態遷移 データ書込み コマンド 読出し/リセット状態 データ書込み DQ6=DATA[6] DQ6=トグル 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ6=トグル 自動アルゴリズム実行中に読み出すと , トグルビットフラグ (DQ6) は , 読出しごとに "1" と "0" の値を交互に 示すトグル動作をします。読出しアドレスは , フラッシュメモリ領域の任意のアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値はそのアドレスのデータの bit6 です。フラッシュメモ リは読出し / リセット状態に戻っています。通常の読出しデータとして , フラッシュメモリに書き込まれてい るデータが読み出されます。 28 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ チップ消去 / セクタ消去時 チップ消去またはセクタ消去の自動アルゴリズム実行中に , フラッシュメモリ領域の消去するセクタを読み出 すと , トグルビットフラグ (DQ6) が読み出せます。図 42.6-8 に , チップ消去 / セクタ消去時のトグルビットフラ グ (DQ6) の状態遷移を示します。 図 42.6-8 チップ消去 / セクタ消去時のトグルビットフラグ (DQ6) の状態遷移 チップ消去/セクタ消去 コマンド 読出し/リセット状態 チップ消去／セクタ消去 DQ6=DATA[6] DQ6=トグル 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ6=トグル 自動アルゴリズム実行中に読み出すと , トグルビットフラグ (DQ6) は , 読出しごとに "1" と "0" の値を交互に 示すトグル動作をします。チップ消去時の読出しアドレスは , フラッシュメモリ領域の任意のアドレスです。 セクタ消去時の読出しアドレスは , フラッシュメモリ領域の消去対象セクタのアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値は "1" です。フラッシュメモリは読出し / リセット状態 に戻っています。実際には , 自動アルゴリズムの実行終了後はフラッシュメモリの消去されたデータとして "1" が読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 29 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去一時停止時 セクタ消去一時停止中に , フラッシュメモリ領域の消去するセクタを読み出すと , トグルビットフラグ (DQ6) が読み出せます。図 42.6-9 に , セクタ消去一時停止時のトグルビットフラグ (DQ6) の状態遷移を示します。 図 42.6-9 セクタ消去一時停止時のトグルビットフラグ (DQ6) の状態遷移 データ書込み セクタ消去一時 停止コマンド セクタ消去 DQ6=トグル セクタ消去一時停止 DQ6= 1 セクタ消去 再開コマンド 読出し （消去対象でないセクタ） DQ6=DATA[6] セクタ消去一時停止中に読み出すと , トグルビットフラグ (DQ6) の読出し値は "1" です。読出しアドレスは , フラッシュメモリ領域の消去対象セクタのアドレスです。セクタ消去を再開すると, トグルビットフラグ(DQ6) の読出し値はトグル動作をします。 セクタ消去一時停止中に , 消去対象ではないセクタを読み出すと , 読出し値はそのアドレスのデータの bit6 で す。通常の読出しデータとして , フラッシュメモリに書き込まれているデータが読み出されます。 30 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6.4 タイミングリミット超過フラグ (DQ5) タイミングリミット超過フラグ (DQ5) は , 自動アルゴリズムの実行がフラッシュメモリ内 部に規定された時間を超えたことを示します。 ■ データ書込み / チップ消去 / セクタ消去時 自動アルゴリズム実行中に , フラッシュメモリ領域を読み出すと , タイミングリミット超過フラグ (DQ5) が読 み出せます。図 42.6-10 に , タイミングリミット超過フラグ (DQ5) の状態遷移を示します。 図 42.6-10 タイミングリミット超過フラグ (DQ5) の状態遷移 コマンド 読出し/リセット状態 自動アルゴリズム実行 DQ5=DATA[5] DQ5= 0 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ5= 1 自動アルゴリズム実行中に読み出すと , 規定時間 ( データ書込み / 消去に要する時間 ) 内であれば , 読出し値は "0" です。規定時間を超えた場合は , 読出し値は "1" です。 タイミングリミット超過フラグ (DQ5) が "1" になったときに , データポーリングフラグ (DQ7) またはトグル ビットフラグ (DQ6) が自動アルゴリズム実行中を示している場合には , データ書込み / 消去に失敗していると 判断できます。フラッシュメモリにリセットコマンドを発行してください。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 31 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6.5 セクタ消去タイマフラグ (DQ3) セクタ消去タイマフラグ (DQ3) は , セクタ消去タイムアウト期間の終了を示します。 ■ データ書込み時 データ書込みの自動アルゴリズム実行中に , フラッシュメモリ領域を読み出すと , セクタ消去タイマフラグ (DQ3)が読み出せます。図 42.6-11に, データ書込み時のセクタ消去タイマフラグ(DQ3)の状態遷移を示します。 図 42.6-11 データ書込み時のセクタ消去タイマフラグ (DQ3) の状態遷移 データ書込み コマンド 読出し/リセット状態 データ書込み DQ3=DATA[3] DQ3= 0 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ3= 0 自動アルゴリズム実行中に読み出すと , セクタ消去タイマフラグ (DQ3) の読出し値は "0" です。読出しアドレ スは , フラッシュメモリ領域の任意のアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値はそのアドレスのデータの bit3 です。フラッシュメモ リは読出し / リセット状態に戻っています。通常の読出しデータとして , フラッシュメモリに書き込まれてい るデータが読み出されます。 32 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ チップ消去時 チップ消去の自動アルゴリズム実行中に, フラッシュメモリ領域を読み出すと, セクタ消去タイマフラグ(DQ3) が読み出せます。図 42.6-12 に , チップ消去時のセクタ消去タイマフラグ (DQ3) の状態遷移を示します。 図 42.6-12 チップ消去時のセクタ消去タイマフラグ (DQ3) の状態遷移 チップ消去 コマンド 読出し/リセット状態 チップ消去 DQ3=DATA[3] DQ3= 1 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ3= 1 自動アルゴリズム実行中に読み出すと , セクタ消去タイマフラグ (DQ3) の読出し値は "1" です。読出しアドレ スは , フラッシュメモリ領域の任意のアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値は "1" です。フラッシュメモリは読出し / リセット状態 に戻っています。通常の読出しデータとして , フラッシュメモリの消去されたデータが読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 33 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去時 セクタ消去の自動アルゴリズム実行中に, フラッシュメモリ領域を読み出すと, セクタ消去タイマフラグ(DQ3) が読み出せます。図 42.6-13 に , セクタ消去時のセクタ消去タイマフラグ (DQ3) の状態遷移を示します。 図 42.6-13 セクタ消去時のセクタ消去タイマフラグ (DQ3) の状態遷移 セクタ消去 コマンド セクタ消去タイム アウト期間 読出し/リセット状態 DQ3=DATA[3] DQ3= 0 リセット コマンド 正常終了 異常状態 DQ3= 1 タイムアウト期間 終了 セクタ消去期間 DQ3= 1 タイミングリミット 超過 セクタ消去コマンドを発行すると , セクタ消去タイマフラグ (DQ3) の読出し値が "0" になります。その後 , セ クタ消去タイムアウト期間が終了したときに , 読出し値が "1" に変わります。セクタ消去タイムアウト期間終 了後 , 自動アルゴリズム実行中の読出し値は "1" です。 自動アルゴリズムの実行終了後に読み出すと , 読出し値は "1" です。フラッシュメモリは読出し / リセット状態 に戻っています。通常の読出しデータとして , フラッシュメモリの消去されたデータが読み出されます。 34 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去一時停止時 セクタ消去一時停止中に , フラッシュメモリ領域の消去するセクタを読み出すと , セクタ消去タイマフラグ (DQ3) が読み出せます。図 42.6-14 に , セクタ消去一時停止時のセクタ消去タイマフラグ (DQ3) の状態遷移を 示します。 図 42.6-14 セクタ消去一時停止時のセクタ消去タイマフラグ (DQ3) の状態遷移 データ書込み セクタ消去一時 停止コマンド セクタ消去 セクタ消去一時停止 DQ3= 0 タイムアウト期間 DQ3= 0 セクタ消去 一時停止 コマンド セクタ消去 DQ3= 1 セクタ消去 再開コマンド 読出し （消去対象でないセクタ） DQ3=DATA[3] セクタ消去一時停止中に読み出すと , セクタ消去タイマフラグ (DQ3) の読出し値は "0" です。読出しアドレス は , フラッシュメモリ領域の消去対象セクタのアドレスです。セクタ消去を再開すると , セクタ消去タイマフ ラグ (DQ3) の読出し値は "1" に変化します。 セクタ消去一時停止中に , 消去対象ではないセクタを読み出すと , 読出し値はそのアドレスのデータの bit3 で す。通常の読出しデータとして , フラッシュメモリに書き込まれているデータが読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 35 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series 42.6.6 トグルビット 2 フラグ (DQ2) トグルビット 2 フラグ (DQ2) は , 自動アルゴリズムの実行中および消去中のセクタをトグ ル動作によって示します。 ■ データ書込み時 データ書込みの自動アルゴリズム実行中に, フラッシュメモリ領域を読み出すと, トグルビット2フラグ (DQ2) が読み出せます。図 42.6-15 に , データ書込み時のトグルビット 2 フラグ (DQ2) の状態遷移を示します。 図 42.6-15 データ書込み時のトグルビット 2 フラグ (DQ2) の状態遷移 データ書込み コマンド 読出し/リセット状態 データ書込み DQ2=DATA[2] DQ2= 1 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ2= 1 自動アルゴリズム実行中に読み出すと , トグルビット 2 フラグ (DQ2) の読出し値は "1" です。読出しアドレス は , フラッシュメモリ領域の任意のアドレスです。 自動アルゴリズムの実行終了後に読み出すと , 読出し値はそのアドレスのデータの bit2 です。フラッシュメモ リは読出し / リセット状態に戻っています。通常の読出しデータとして , フラッシュメモリに書き込まれてい るデータが読み出されます。 36 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ チップ消去 / セクタ消去時 チップ消去およびセクタ消去の自動アルゴリズム実行中に , フラッシュメモリ領域を読み出すと , トグルビッ ト 2 フラグ (DQ2) が読み出せます。図 42.6-16 に , チップ消去 / セクタ消去時のトグルビット 2 フラグ (DQ2) の状態遷移を示します。 図 42.6-16 チップ消去 / セクタ消去時のトグルビット 2 フラグ (DQ2) の状態遷移 チップ消去/セクタ消去 コマンド 読出し/リセット状態 チップ消去/セクタ消去 DQ2=DATA[2] DQ2=トグル 正常終了 タイミングリミット 超過 リセット コマンド 異常状態 DQ2=トグル 自動アルゴリズム実行中に同じアドレスを複数回読み出すと , トグルビット 2 フラグ (DQ2) は , 読出しごとに "1" と "0" の値を交互に示すトグル動作をします。読出しアドレスは , フラッシュメモリ領域の任意のアドレス です。 自動アルゴリズムの実行終了後に読み出すと , 読出し値はそのアドレスのデータの bit2 です。フラッシュメモ リは読出し / リセット状態に戻っています。通常の読出しデータとして , フラッシュメモリの消去されたデー タが読み出されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 37 第 42 章 フラッシュメモリ 42.6 ハードウェアシーケンスフラグ MB91460N Series ■ セクタ消去一時停止時 セクタ消去一時停止中に, フラッシュメモリ領域の消去するセクタを読み出すと , トグルビット2フラグ (DQ2) が読み出せます。 図 42.6-17 に , セクタ消去一時停止時のトグルビット 2 フラグ (DQ2) の状態遷移を示します。 図 42.6-17 セクタ消去一時停止時のトグルビット 2 フラグ (DQ2) の状態遷移 データ書込み セクタ消去一時 停止コマンド セクタ消去 DQ2=トグル セクタ消去一時停止 DQ2=トグル セクタ消去 再開コマンド 読出し （消去対象でないセクタ） DQ2=DATA[2] セクタ消去一時停止中に消去対象セクタの同じアドレスを複数回読み出すと , トグルビット 2 フラグ (DQ2) は , 読出しごとに "1" と "0" の値を交互に示すトグル動作をします。このとき , トグルビットフラグ (DQ6) の 読出し値は"1"です。セクタ消去を再開すると, トグルビット2フラグ(DQ2)の読出し値はトグル動作をします。 セクタ消去一時停止中に消去対象ではないセクタを読み出すと, 読出し値はそのアドレスのデータのbit2です。 通常の読出しデータとして , フラッシュメモリに書き込まれているデータが読み出されます。 セクタ消去一時停止中にデータ書込みのコマンドを発行して , データ書込みの自動アルゴリズム実行中に消去 対象ではないセクタを読み出すと , トグルビット 2 フラグ (DQ2) の読出し値は "1" です。このとき , トグルビッ トフラグ (DQ6) はトグル動作をします。 38 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7 動作説明 フラッシュメモリの動作と使い方を示します。 42.7.1 読出し フラッシュメモリが読出し/リセット状態のときに, フラッシュメモリの読出しが行えます。 読出しにコマンドの発行は必要ありません。フラッシュメモリにリードアクセスして読み 出してください。 ■ 読出し フラッシュメモリが 32 ビット CPU モードのときは , フラッシュメモリからのデータアクセスと , フラッシュ メモリ上のプログラム実行が可能です。フラッシュメモリが 16 ビット CPU モードのときは , フラッシュメモ リからのデータアクセスのみが可能です。 電源投入時 , MCU のリセット , 自動アルゴリズムの終了 , リセットコマンドの発行により , フラッシュメモリ は読出し / リセット状態になります。 42.7.2 フラッシュメモリのリセット フラッシュメモリにリセットコマンドを発行することにより , 読出し / リセット状態になり ます。 ■ フラッシュメモリのリセット データ書込み / 消去が , 規定時間内に終了しないで , タイミングリミット超過フラグ (DQ5) が "1" を示してい る場合には , エラーが起きたと判断できます。 フラッシュメモリにリセットコマンドを発行して , 読出し / リセッ ト状態に戻してください。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 39 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7.3 データ書込み フラッシュメモリにデータ書込みコマンドを発行して , ハーフワードデータを書き込むこ とができます。 ■ データ書込み データ書込みは , ハーフワード単位です。1 回のデータ書込みコマンドの発行で , 1 ハーフワードが書き込まれ ます。データを書き込むアドレスの順番に制約はありません。フラッシュメモリのセクタを変えて , 異なるセ クタへの書込みも可能です。 フラッシュメモリは , データ書込みによって , ビットの値を変えないか , 値 "1" のビットを値 "0" にすることが できます。値 "0" のビットを値 "1" にすることはできません。データ書込みは , 上書きが可能です。表 42.7-1 に , データ書込みで書き込めるビットパターンの例を示します。 表 42.7-1 データ書込みで書き込めるビットパターンの例 旧データ 書込みデータ 旧データ 書込みデータ 1111111111111111B 0000000000000000B 1111111111000000B 1111111110000000B 1111111111111111B 1111111111111111B 1111111110000000B 1111101000000000B 1111111111111010B 1010111111111010B 1100101010101100B 0100101010101100B 0000000000010000B 0000000000000000B 1111111111111111B 1111111111101111B ■ 書込み保護 フラッシュメモリの書込み許可されたセクタのみ , データ書込みが可能です。 ■ データ書込みの手順 フラッシュメモリが読出し / リセット状態のときに , データ書込みコマンドを発行してください。データ書込 みコマンドを発行すると, フラッシュメモリは自動アルゴリズムを実行して, 自動的にデータを書き込みます。 フラッシュメモリにデータ書込みコマンドを発行したあと , ハードウェアシーケンスフラグを読み出して , 自 動アルゴリズムの終了を確認してください。データ書込みの終了判定は , データポーリングフラグ (DQ7) また はトグルビットフラグ (DQ6) が使用できます。 タイミングリミット超過フラグ(DQ5)を参照して, データ書込みが正しく行われなかったことを検出できます。 データポーリングフラグ (DQ7) は , タイミングリミット超過フラグ (DQ5) とほぼ同時に変化する場合がありま す。タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度データポーリングフラグ (DQ7) を確認 してください。 同様にトグルビットフラグ (DQ6) も , タイミングリミット超過フラグ (DQ5) とほぼ同時にトグル動作を止める 場合があります。 タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度トグルビットフラグ (DQ6) を確認してください。 図 42.7-1 に , データポーリングフラグ (DQ7) を使用したデータ書込み手順の例を示します。 40 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 図 42.7-1 フラッシュメモリのデータ書込み手順の例 開始 データ書込みコマンド発行 ハードウェアシーケンスフラグ 読出し（DQ7, DQ5） YES DQ7=PD[7]? NO YES DQ5= "0" ? NO ハードウェアシーケンスフラグ 読出し（DQ7） NO DQ7=PD[7]? YES 全データ終了? NO YES 書込みエラー CM71-10149-2S 終了 PD[7]：データ書込みコマンド で指定したデータのbit7 FUJITSU MICROELECTRONICS LIMITED 41 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7.4 チップ消去 フラッシュメモリにチップ消去コマンドを発行して , すべてのセクタの内容を消去できま す。 ■ チップ消去 チップ消去は , フラッシュメモリのすべてのセクタの内容を消去します。セクタを消去すると , そのセクタのす べてのビットが値 "1" になります。 ■ 書込み保護 フラッシュメモリの書込み許可されたセクタに , チップ消去のコマンドシーケンスを書き込むことにより , チップ消去が可能です。 書込み保護されたセクタからは , チップ消去のコマンドシーケンスを書き込んでも , チップ消去は行えません。 書込み許可されたセクタからチップ消去が実行されると , 書込み保護されたセクタも含めてセクタの内容が消 去されます。 ■ チップ消去の手順 フラッシュメモリが読出し / リセット状態のときに , チップ消去コマンドを発行してください。チップ消去コ マンドを発行すると , フラッシュメモリは自動アルゴリズムを実行して , 自動的にすべてのセクタの内容を消 去します。 フラッシュメモリにチップ消去コマンドを発行したあと , ハードウェアシーケンスフラグを読み出して , 自動 アルゴリズムの終了を確認してください。チップ消去の終了判定は , データポーリングフラグ (DQ7) またはト グルビットフラグ (DQ6) が使用できます。 タイミングリミット超過フラグ (DQ5) を参照して , チップ消去が正しく行われなかったことを検出できます。 データポーリングフラグ (DQ7) は , タイミングリミット超過フラグ (DQ5) とほぼ同時に変化する場合がありま す。タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度データポーリングフラグ (DQ7) を確認 してください。 同様にトグルビットフラグ (DQ6) も , タイミングリミット超過フラグ (DQ5) とほぼ同時にトグル動作を止める 場合があります。 タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度トグルビットフラグ (DQ6) を確認してください。 42 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 図 42.7-2 に , トグルビットフラグ (DQ6) を使用したチップ消去の例を示します。 図 42.7-2 フラッシュメモリのチップ消去手順の例 開始 チップ消去コマンド発行 ハードウェアシーケンスフラグ 読出し（DQ6） temp←DQ6 ハードウェアシーケンスフラグ 読出し（DQ6,DQ5） YES DQ6=temp? NO（トグル） YES DQ5= "0" ? NO temp←DQ6 ハードウェアシーケンスフラグ 読出し（DQ6） NO（トグル） DQ6=temp? YES 消去エラー CM71-10149-2S 終了 temp：トグル動作検出用の 一時変数 FUJITSU MICROELECTRONICS LIMITED 43 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7.5 セクタ消去 フラッシュメモリにセクタ消去コマンドを発行して , セクタの内容を消去できます。 ■ セクタ消去 セクタ消去は , フラッシュメモリの指定したセクタ内容を消去します。セクタは 1 セクタまたは複数セクタを 指定できます。セクタを消去すると , そのセクタのすべてのビットが値 "1" になります。 ■ 書込み保護 フラッシュメモリの書込み許可されたセクタに , セクタ消去のコマンドシーケンスを書き込むことにより , セ クタ消去が可能です。 ■ セクタ消去の手順 フラッシュメモリが読出し / リセット状態のときに , セクタ消去コマンドを発行してください。セクタ消去コ マンドを発行すると , フラッシュメモリは自動アルゴリズムを実行して , 自動的に指定したセクタの内容を消 去します。 セクタ消去コマンドを発行すると , フラッシュメモリはセクタ消去タイムアウト期間を開始します。セクタ消 去タイムアウト期間は , 最短で 50μs です。複数セクタを消去する場合には , セクタ消去タイムアウト期間内に セクタ消去コードを書き込んで , 消去するセクタを指定してください。セクタ消去コードは , 消去するセクタ に書き込んでください。 セクタ消去タイムアウト期間は , ハードウェアシーケンスフラグのセクタ消去タイマフラグ (DQ3) を調べるこ とで確認できます。複数セクタを指定する場合には , 追加のセクタ消去コードを書き込んだあとに , 毎回セク タ消去タイマフラグ (DQ3) が "0" であることを確認してください。もし , セクタ消去タイマフラグ (DQ3) が "1" になっていた場合には , 最後のセクタ消去コードの書込みがセクタ消去タイムアウト期間を過ぎていた可能性 があります。 消去するセクタの指定中に , セクタ消去タイマフラグ (DQ3) が "1" になった場合は , 消去するセクタの指定を 止めてください。最後に指定したセクタを含めて , 自動アルゴリズムの終了後に , 改めてセクタ消去コマンド を発行してください。 フラッシュメモリにセクタ消去コマンドおよびセクタ消去コードを発行したあと , ハードウェアシーケンスフ ラグを読み出して , 自動アルゴリズムの終了を確認してください。セクタ消去の終了判定は , データポーリン グフラグ (DQ7) またはトグルビットフラグ (DQ6) が使用できます。 本シリーズでは , データポーリングフラグ (DQ7) はセクタ消去コマンドを発行したあとに "1" になります。そ の後 , セクタ消去タイムアウト期間が終了したときに , "0" になります。自動アルゴリズムが終了すると "1" に なります。データポーリングフラグ (DQ7) にて , セクタ消去の終了判定をする場合には , データポーリングフ ラグ (DQ7) が "1" → "0" → "1" と変化したことを確認してください。または , セクタ消去タイマフラグ (DQ3) が "1" になった後に , データポーリングフラグ (DQ7) が "0" → "1" と変化したことを確認してください。 タイミングリミット超過フラグ (DQ5) を参照して , セクタ消去が正しく行われなかったことを検出できます。 データポーリングフラグ (DQ7) は , タイミングリミット超過フラグ (DQ5) とほぼ同時に変化する場合がありま す。タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度データポーリングフラグ (DQ7) を確認 してください。 44 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 同様にトグルビットフラグ (DQ6) も , タイミングリミット超過フラグ (DQ5) とほぼ同時にトグル動作を止める 場合があります。 タイミングリミット超過フラグ (DQ5) が "1" を示したあとに , 再度トグルビットフラグ (DQ6) を確認してください。 図 42.7-3 に , トグルビットフラグ (DQ6) を使用したセクタ消去手順の例を示します。 図 42.7-3 フラッシュメモリのセクタ消去手順の例 開始 セクタ消去コマンド発行 YES 消去セクタがほかにあるか? NO セクタ消去コード書込み ハードウェアシーケンスフラグ 読出し1（DQ6_1） ハードウェアシーケンスフラグ 読出し（DQ3） ハードウェアシーケンスフラグ 読出し2（DQ6_2, DQ5） YES NO DQ3= "1" ? YES DQ6_1=DQ6_2? NO（トグル） FLAG←"1" NO DQ5= "1" ? YES ハードウェアシーケンスフラグ 読出し1（DQ6_1） FLAG：消去するセクタの追加が, セクタ消去タイムアウト期間 中に行えなかったことを示す フラグ。 ハードウェアシーケンスフラグ 読出し2（DQ6_2） NO DQ6_1=DQ6_2? YES FLAG= "1" ? YES NO 消去エラー CM71-10149-2S 終了 FUJITSU MICROELECTRONICS LIMITED 45 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7.6 セクタ消去一時停止 セクタ消去中に , フラッシュメモリへセクタ消去一時停止コマンドを発行することで , セク タ消去を一時停止できます。 ■ セクタ消去一時停止 セクタ消去一時停止中は , 消去対象セクタ以外のセクタの読出しができます。また , 消去対象セクタ以外のセ クタにデータ書込みコマンドを発行して , データを書き込むことができます。 ■ セクタ消去一時停止の手順 セクタ消去一時停止コマンドは , セクタ消去タイムアウト期間を含む , セクタ消去の自動アルゴリズム実行中 のみ有効です。セクタ消去タイムアウト期間中に , セクタ消去一時停止コマンドが発行されると , 直ちにセク タ消去タイムアウト期間を終了して , セクタ消去を一時停止します。 セクタ消去タイムアウト期間後のセクタ消去動作中に , セクタ消去一時停止コマンドが発行されると , セクタ 消去を一時停止するまでに最大 20μs かかります。セクタ消去コマンドあるいはセクタ消去再開コマンド発行 後 , 20μs 以上経過してから , セクタ消去一時停止コマンドを発行してください。 セクタ消去一時停止中に消去対象セクタを読み出すと , ハードウェアシーケンスフラグが読み出せます。セク タ消去一時停止中 , データポーリングフラグ (DQ7) の読出し値は "1", トグルビットフラグ (DQ6) の読出し値は "1"です。 セクタ消去一時停止コマンドを発行したあとに, セクタ消去が一時停止したことを確認してください。 図 42.7-4 に , トグルビットフラグ (DQ6) を使用したセクタ消去一時停止手順の例を示します。 46 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 図 42.7-4 フラッシュメモリのセクタ消去一時停止手順の例 開始 20μ s経過を確認 NO 20μs経過? YES セクタ消去一時停止コマンド 発行 ハードウェアシーケンスフラグ 読出し（DQ6） temp←DQ6 ハードウェアシーケンスフラグ 読出し（DQ6） DQ6=temp? NO（トグル） YES セクタ消去一時停止 temp：トグル動作検出用の 一時変数 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 47 第 42 章 フラッシュメモリ 42.7 動作説明 MB91460N Series 42.7.7 セクタ消去再開 セクタ消去一時停止中に , フラッシュメモリへセクタ消去再開コマンドを発行することで , セクタ消去を再開できます。 ■ セクタ消去再開 セクタ消去を再開すると , セクタ消去の自動アルゴリズム実行中に戻ります。 ■ セクタ消去再開の手順 セクタ消去一時停止中で , データ書込みコマンドの自動アルゴリズムが実行中でないときに , セクタ消去再開 コマンドを発行してください。フラッシュメモリは , セクタ消去の自動アルゴリズムを再開して , 自動的に残 りのセクタの内容を消去します。 フラッシュメモリにセクタ消去再開コマンドを発行したあと , ハードウェアシーケンスフラグを読み出して , セクタ消去の自動アルゴリズムの再開と終了を確認してください。セクタ消去の終了判定は , 「42.7.5 セクタ 消去」と同じ手順です。 48 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.8 フラッシュメモリモード MB91460N Series 42.8 フラッシュメモリモード フラッシュメモリモードに設定すると , 外部端子から内蔵フラッシュメモリを制御できま す。フラッシュメモリモードは , パラレルフラッシュプログラマを使用してデータ書込み / 消去を行うときに使用します。 ■ フラッシュメモリモードの設定 モード設定端子 (MD2 ∼ MD0) の信号レベルを設定して MCU を再起動すると , フラッシュメモリモードに切 り替わります。表 42.8-1 に , フラッシュメモリモードのモード設定端子の設定を示します。 表 42.8-1 フラッシュメモリモードのモード設定端子の設定 モード設定端子 信号レベル MD2 1 (high) MD1 1 (high) MD0 1 (high) CM71-10149-2S モード フラッシュメモリモード FUJITSU MICROELECTRONICS LIMITED 49 第 42 章 フラッシュメモリ 42.8 フラッシュメモリモード MB91460N Series ■ フラッシュメモリモード制御信号と外部端子の対応 フラッシュメモリモードでは MCU の機能は停止します。内蔵フラッシュメモリと外部端子が関連づけられて , 外部端子から内蔵フラッシュメモリを制御できます。外部端子から , フラッシュメモリの自動アルゴリズムを 起動して , データ書込み / 消去を行います。表 42.8-2 に , フラッシュメモリモード制御信号と外部端子の対応 を示します。 表 42.8-2 フラッシュメモリモード制御と外部端子の対応 フラッシュメモリ モードの端子機能 MCU 動作時の端子機能 端子番号 CPU モードの 該当する機能 単体フラッシュメモリ の該当端子 * ― INITX 40 INITX ― FRSTX P22_0 21 ― RESET MD3 MD3 36 ― ― MD2 MD2 37 ― ― MD1 MD1 38 ― ― MD0 MD0 39 ― ― RY/BYX P21_2 56 FMCS:RDY ビット RY/BY BYTEX P21_5 54 内部で "H" 固定 BYTE WEX P22_3 24 WE 内部制御信号＋インタ フェース回路による制御 OEX P22_2 23 OE CEX P22_1 22 CE FA0 P17_3 47 A-1 FA1 ∼ FA4 P29_0 ∼ P29_3 2∼5 A0 ∼ A3 FA5 ∼ FA8 P29_4 ∼ P29_7 6∼9 A4 ∼ A7 内部アドレスバス FA9 ∼ FA12 P17_4 ∼ P17_7 46 ∼ 43 A8 ∼ A11 FA13 ∼ FA16 P15_2, P15_3, P24_4, P24_5 41, 42, 14, 15 A12 ∼ A15 FA17, FA18 P24_6, P24_7 19, 20 A16, A17 D0 ∼ D7 P20_0 ∼ P20_2, P20_4 ∼ P20_6, P15_0, P15_1 25 ∼ 27, 28 ∼ 30, 31, 32 DQ0 ∼ DQ7 D8 ∼ D15 P24_0 ∼ P24_3, P14_2, P14_3, P21_0, P21_1 10 ∼ 13, 60, 59 58, 57 内部データバス DQ8 ∼ DQ15 * : 単体フラッシュメモリは , MBM29LV400TC の場合です。 50 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.8 フラッシュメモリモード MB91460N Series ■ フラッシュメモリモードのセクタ構成 フラッシュメモリモードのセクタ構成は , CPU モードのセクタ構成と異なります。表 42.8-3 に , フラッシュメ モリモードのセクタ構成を示します。 表 42.8-3 フラッシュメモリモードのセクタ構成 アドレス範囲 FA[18:0] セクタ adrs+3 adrs+2 adrs+1 CPU モードのアドレス範囲 ( 参考 ) adrs+0 MB91F463NC MB91F463NA/NB 7:FFFFH ∼ 7:E000H SA7 (8K バイト ) 0014:FFFFH ∼ 0014:E000H 0014:FFFFH ∼ 0014:C004H 7:DFFFH ∼ 7:C000H SA6 (8K バイト ) 0014:DFFFH ∼ 0014:C000H 0014:FFFBH ∼ 0014:C000H 7:BFFFH ∼ 7:A000H SA5 (8K バイト ) 0014:BFFFH ∼ 0014:A000H 0014:BFFFH ∼ 0014:8004H 7:9FFFH ∼ 7:8000H SA4 (8K バイト ) 0014:9FFFH ∼ 0014:8000H 0014:BFFBH ∼ 0014:8000H ― ― 7:0000H 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 予約 (8K バイト ) 6:FFFFH ∼ 4:0000H 予約 (64K バイト ) 予約 (64K バイト ) 予約 (64K バイト ) ― ― 3:FFFFH ∼ 3:0000H SA19 (64K バイト ) 000F:FFFFH ∼ 000F:0000H 000F:FFFFH ∼ 000E:0004H 2:FFFFH ∼ 2:0000H SA18 (64K バイト ) 000E:FFFFH ∼ 000E:0000H 000F:FFFBH ∼ 000E:0000H 1:FFFFH ∼ 1:0000H SA17 (64K バイト ) 000D:FFFFH ∼ 000D:0000H 000D:FFFFH ∼ 000C:0004H 0:FFFFH ∼ 0:0000H SA16 (64K バイト ) 000C:FFFFH ∼ 000C:0000H 000D:FFFBH ∼ 000C:0000H 7:7FFFH ∼ adrs : アドレス範囲内の 4 の倍数のアドレス ( 注意事項 ) 予約の領域 CM71-10149-2S は使用できません。 FUJITSU MICROELECTRONICS LIMITED 51 第 42 章 フラッシュメモリ 42.8 フラッシュメモリモード MB91460N Series ■ アドレス変換 CPU モードのアドレスから , フラッシュメモリモードのアドレスは , 変換式で計算できます。 ● MB91F463NA/NB の場合 MB91F463NA/NB のアドレス変換式を以下に示します。CPU モードのアドレスが adrs, フラッシュメモリ モードのアドレスが FA です。 SA4, SA6 (0014:8000H ≦ adrs ≦ 0014:FFFFH; adrs[2] = 0): FA = adrs - adrs % 0000:4000H + (adrs % 0000:4000H) / 2 - (adrs / 2) % 4 + adrs % 4 - 000D:0000H SA5, SA7 (0014:8000H ≦ adrs ≦ 0014:FFFFH; adrs[2] = 1): FA = adrs - adrs % 0000:4000H + (adrs % 0000:4000H) / 2 - (adrs / 2) % 4 + adrs % 4 - 000C:E000H SA16, SA18 (000C:0000H ≦ adrs ≦ 000F:FFFFH; adrs[2] = 0): FA = adrs - adrs % 0002:0000H + (adrs % 0002:0000H) / 2 - (adrs / 2) % 4 + adrs % 4 - 000C:0000H SA17, SA19 (000C:0000H ≦ adrs ≦ 000F:FFFFH; adrs[2] = 1): FA = adrs - adrs % 0002:0000H + (adrs % 0002:0000H) / 2 - (adrs / 2) % 4 + adrs % 4 - 000B:0000H 計算式中の演算子の定義は以下のとおりです。 / : 整数除算 % : 剰余演算 ● MB91F463NC の場合 MB91F463NC のアドレス変換式を以下に示します。CPU モードのアドレスが adrs, フラッシュメモリモー ドのアドレスが FA です。 SA4, SA5, SA6, SA7 (0014:8000H ≦ adrs ≦ 0014:FFFFH): FA = adrs - 000D:0000H SA16, SA17, SA18, SA19 (000C:0000H ≦ adrs ≦ 000F:FFFFH): FA = adrs + 000C:0000H 計算式中の演算子の定義は以下のとおりです。 / : 整数除算 % : 剰余演算 52 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.9 注意事項 MB91460N Series 42.9 注意事項 フラッシュメモリに関する注意事項を示します。 ■ 注意事項 ● 値が "0" のビットへのデータ書込み データ書込みによって , 値が "0" のビットを "1" にすることはできません。値 "0" が書き込まれているビッ トに "1" を書き込もうとすると , フラッシュメモリはロックされて自動アルゴリズムは終了しません。まれ に , "1" が書き込めたように正常終了する場合もあります。 フラッシュメモリがロックされると , タイムリミットを超えて , タイミングリミット超過フラグ (DQ5) が "1" を示します。この状態は , フラッシュメモリが不良ということではなく , 正しく使用されなかったこと を表しています。タイミングリミット超過フラグ (DQ5) が "1" を示した場合には , フラッシュメモリにリ セットコマンドを発行してください。 ● CPU モードとフラッシュメモリモードのアドレスの相違 フラッシュメモリは , CPU モードとフラッシュメモリモードで , アドレスマップおよびセクタの配置が異 なります。アドレス変換については , 「■ アドレス変換」を参照してください。 ● 書込み保護セクタへのコマンド発行 コマンドシーケンスは , フラッシュメモリ領域の書込み許可されているセクタに書き込んでください。コマ ンドシーケンスは正しく書き込んでください。書込み保護セクタへのコマンド発行 , 不正なアドレスへの書 込み , 誤った順番での書込みは , フラッシュメモリの誤動作の原因になり得ます。 ● チップ消去 書込み保護セクタと書込み保護されていないセクタが混在している状態で , 書込み保護されていないセクタ にチップ消去コマンドを発行した場合 , 書込み保護セクタも含めて全セクタの内容が消去されます。 ● 自動アルゴリズム実行中の MCU のリセット データ書込みの自動アルゴリズム実行中に , MCU がリセットされると , 書き込んでいるアドレスのデータ は保証されません。 ● アクセスモードの変更 アクセスモードの変更は , ID-RAM 上のプログラムで行ってください。アクセスモードを変更するプログラム を ID-RAM にコピーして , ID-RAM 上で実行してください。フラッシュメモリ上でプログラムを実行中に ,16 ビットアクセス許可ビット (FMCS: RW16) を "1" に設定すると , 命令フェッチができなくなりプログラムが 暴走します。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 53 第 42 章 フラッシュメモリ 42.9 注意事項 MB91460N Series ● ハードウェアシーケンスフラグの連続したアクセス トグルビットフラグ (DQ6) とトグルビット 2 フラグ (DQ2) を正しく読み出すために , ハードウェアシーケ ンスフラグを読み出す命令を連続させないようにしてください。例えば , 次のような命令の配置では , これ らのフラグのトグル動作を正しく読み出せません。 LD @R4, R0 ; R4 holds the address of flash sector LD @R4, R1 この問題を回避するために , ハードウェアシーケンスフラグを読み出す命令の間に , NOP 命令を挿入して ください。 LD @R4, R0 ; R4 holds the address of flash sector NOP LD @R4, R1 この問題は , データポーリングフラグ (DQ7), タイミングリミット超過フラグ (DQ5) とセクタ消去タイマフ ラグ (DQ3) には適用されません。この問題は , CPU クロック (CLKB) の周波数とは独立しています。 ● セクタ消去時のデータポーリングフラグ (DQ7) の制約について 本シリーズでは , セクタ消去コマンドを発行したときのデータポーリングフラグ (DQ7) の値が , 自動アルゴ リズムの本来の値の変化とは異なります。本来の仕様では , セクタ消去コマンドを発行したときに "0" を示 し , 自動アルゴリズム終了時に "1" に変化します。本シリーズでは , セクタ消去コマンドを発行したときに "1" を示し , セクタ消去タイムアウト期間終了時に "0" に変化して , 自動アルゴリズム終了時に "1" に変化し ます。図 42.9-1 に , セクタ消去時のデータポーリングフラグ (DQ7) の値の相違を示します。 54 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 42 章 フラッシュメモリ 42.9 注意事項 MB91460N Series 図 42.9-1 セクタ消去時のデータポーリングフラグ (DQ7) の値の相違 コマンドシーケンス セクタ消去コード セクタ消去 コマンドシーケンス の書込み DQ7 （本来の仕様） DQ7 （本シリーズ） DQ3 セクタ消去 自動アルゴリズム タイムアウト期間 起動 終了 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 自動アルゴリズム 終了 55 第 42 章 フラッシュメモリ 42.9 注意事項 56 MB91460N Series FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 43 章 フラッシュセキュリティ 43.1 概要 MB91460N Series 第 43 章 フラッシュセキュリティ フラッシュセキュリティについて説明します。 43.1 概要 フラッシュセキュリティは , フラッシュメモリの書込み保護および読出し保護を設定しま す。 ■ 書込み保護 フラッシュメモリのセクタ単位で , 書込み保護の設定が可能です。書込み保護されたセクタは , データ書込 み / 消去を行えません。 書込み保護の保護レベルは , 「内部リセットベクタで起動した場合のみ保護を解除するレベル」と「例外な く保護をかけるレベル」の 2 つがあります。保護レベルは , 全セクタ一括で指定します。 ■ 読出し保護 読出し保護の設定が可能です。読出し保護を行うと , 外部端子からフラッシュメモリの内容を読み出せなく なります。読出し保護は , 全セクタ一括で指定します。 読出し保護の保護レベルは , 「内部リセットベクタで起動した場合のみ保護を解除するレベル」に固定され ています。 ■ セキュリティ状態の更新 フラッシュセキュリティは , フラッシュセキュリティベクタで設定します。フラッシュセキュリティベクタ は , フラッシュメモリ上に割り当てられた 8 バイトのデータです。 設定初期化リセット (INIT) により , セキュリティベクタが取り込まれて , フラッシュセキュリティのセキュ リティ状態が設定されます。レジスタ設定により , セキュリティベクタを再度取り込んで , セキュリティ状 態を更新できます。 管理番号 : CM71-00503-2 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 57 第 43 章 フラッシュセキュリティ 43.2 フラッシュセキュリティベクタ MB91460N Series 43.2 フラッシュセキュリティベクタ フラッシュセキュリティベクタは , フラッシュセキュリティを設定するために , フラッシュ メモリ上に割り当てられたデータです。 ■ フラッシュセキュリティベクタ フラッシュセキュリティベクタで , 書込み保護 , 読出し保護 , 保護レベルを設定します。フラッシュセキュ リティベクタは , フラッシュメモリ上に割り当てられたセキュリティベクタの一つです。表 43.2-1 に , MB91F463NC のセキュリティベクタを示します。表 43.2-2 に , MB91F463NA/NB のセキュリティベクタ を示します。 表 43.2-1 MB91F463NC のセキュリティベクタ アドレス ベクタ名 サイズ セクタ 0014:800CH ∼ 0014:800FH ブートセキュリティベクタ 2 (BSV2) ワード SA4 0014:8008H ∼ 0014:800BH ブートセキュリティベクタ 1 (BSV1) ワード SA4 0014:8004H ∼ 0014:8007H フラッシュセキュリティベクタ 2 (FSV2) ワード SA4 0014:8000H ∼ 0014:8003H フラッシュセキュリティベクタ 1 (FSV1) ワード SA4 表 43.2-2 MB91F463NA/NB のセキュリティベクタ アドレス ベクタ名 サイズ セクタ 0014:800CH ∼ 0014:800FH ブートセキュリティベクタ 2 (BSV2) ワード SA5 0014:8008H ∼ 0014:800BH フラッシュセキュリティベクタ 2 (FSV2) ワード SA4 0014:8004H ∼ 0014:8007H ブートセキュリティベクタ 1 (BSV1) ワード SA5 0014:8000H ∼ 0014:8003H フラッシュセキュリティベクタ 1 (FSV1) ワード SA4 本シリーズでは , ブートセキュリティベクタを使用しません。ブートセキュリティベクタのアドレスは予約領 域です。ほかの用途に使用しないでください。 セキュリティベクタの含まれるセクタは , 書込み保護セクタに設定してください。書込み保護セクタに設定す ることで , セキュリティベクタが誤って書き換えられることを防止できます。 58 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 43 章 フラッシュセキュリティ 43.2 フラッシュセキュリティベクタ MB91460N Series 43.2.1 フラッシュセキュリティベクタ 1 (FSV1) フラッシュセキュリティベクタ 1 (FSV1) は , 読出し保護 , 書込み保護 , 保護レベルと , 8K バイトセクタの個別書込み保護を設定します。 ■ フラッシュセキュリティベクタ 1 (FSV1) 図 43.2-1 に , フラッシュセキュリティベクタ 1 (FSV1) のビット構成を示します。 図 43.2-1 フラッシュセキュリティベクタ 1 (FSV1) のビット構成 bit FSV1 31 30 29 28 27 26 25 24 予約 予約 予約 予約 予約 予約 予約 予約 23 22 21 20 19 18 17 16 予約 予約 予約 予約 予約 D18 D17 D16 15 14 13 12 11 10 9 8 予約 予約 予約 予約 予約 予約 予約 予約 7 6 5 4 3 2 1 0 SA7 SA6 SA5 SA4 予約 予約 予約 予約 bit FSV1 bit FSV1 bit FSV1 [bit31 ∼ bit19] 予約 予約ビットです。必ず "0" を書き込んでください。 [bit18] D18 : 保護レベル設定 書込み保護の保護レベルを設定するビットです。 D18 保護レベル設定 1 内部リセットベクタで起動した場合のみ保護を解除するレベル 0 例外なく保護をかけるレベル CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 59 第 43 章 フラッシュセキュリティ 43.2 フラッシュセキュリティベクタ MB91460N Series [bit17] D17 : 書込み保護設定 書込み保護を設定するビットです。このビットを "1" に設定すると , 64K バイトセクタおよび 8K バイト セクタの個別書込み保護の設定が有効になります。 D17 書込み保護設定 1 フラッシュメモリを書込みから保護します 0 フラッシュメモリを書込みから保護しません [bit16] D16 : 読出し保護設定 読出し保護を設定するビットです。 D16 読出し保護設定 1 フラッシュメモリを読出しから保護します 0 フラッシュメモリを読出しから保護しません [bit15 ∼ bit0] SAx : 8K バイトセクタ個別書込み保護 8K バイトセクタの個別書込み保護を行うビットです。書込み保護を設定 (FSV1:D17=1) したときは , SAx ビットで書込み保護対象にしたセクタに対してのみ書込み保護が有効になります。 SAx 8K バイトセクタ個別書込み保護 1 対象セクタを書込み保護対象にしません 0 対象セクタを書込み保護対象にします 表 43.2-3 に , 8K バイトセクタの書込み保護対象設定ビットを示します。対象セクタのないビットは , 予 約ビットです。予約ビットには , 必ず "1" を書き込んでください。 表 43.2-3 8K バイトセクタの書込み保護対象設定ビット 60 FSV1 のビット 対象セクタ 備考 15 ∼ 8 なし 予約ビット 7 SA7 6 SA6 5 SA5 4 SA4 3∼0 なし 個別に書込み保護できます。 FUJITSU MICROELECTRONICS LIMITED 予約ビット CM71-10149-2S 第 43 章 フラッシュセキュリティ 43.2 フラッシュセキュリティベクタ MB91460N Series 43.2.2 フラッシュセキュリティベクタ 2 (FSV2) フラッシュセキュリティベクタ 2 (FSV2) は , 64K バイトセクタの個別書込み保護を設定し ます。 ■ フラッシュセキュリティベクタ 2(FSV2) 図 43.2-2 に , フラッシュセキュリティベクタ 2 (FSV2) のビット構成を示します。 図 43.2-2 フラッシュセキュリティベクタ 2 (FSV2) のビット構成 bit FSV2 bit FSV2 bit FSV2 31 30 29 28 27 26 25 24 予約 予約 予約 予約 予約 予約 予約 予約 23 22 21 20 19 18 17 16 予約 予約 予約 予約 予約 予約 予約 予約 15 14 13 12 11 10 9 8 予約 予約 予約 予約 SA19 SA18 SA17 SA16 7 6 5 4 3 2 1 0 予約 予約 予約 予約 予約 予約 予約 予約 bit FSV2 [bit31 ∼ bit0] SAx : 64K バイトセクタ個別書込み保護 64K バイトセクタの個別書込み保護を行うビットです。書込み保護を設定 (FSV1:D17=1) したときは , SAx ビットで書込み保護対象にしたセクタに対してのみ書込み保護が有効になります。 SAx 64K バイトセクタ個別書込み保護 1 対象セクタを書込み保護対象にしません 0 対象セクタを書込み保護対象にします 表 43.2-4 に , 64K バイトセクタの書込み保護対象設定ビットを示します。対象セクタのないビットは , 予約ビットです。予約ビットには , 必ず "1" を書き込んでください。 表 43.2-4 64K バイトセクタの書込み保護対象設定ビット FSV2 のビット 対象セクタ 備考 31 ∼ 12 なし 予約ビット 11 SA19 10 SA18 9 SA17 8 SA16 7∼0 なし CM71-10149-2S 個別に書込み保護できます。 FUJITSU MICROELECTRONICS LIMITED 予約ビット 61 第 43 章 フラッシュセキュリティ 43.3 レジスタ MB91460N Series 43.3 レジスタ フラッシュセキュリティは , 制御用のレジスタを持っています。 ■ フラッシュセキュリティのレジスタ 表 43.3-1 に , フラッシュセキュリティのレジスタを示します。 表 43.3-1 フラッシュセキュリティのレジスタ ニーモニック レジスタ名 アドレス サイズ FSCR0 フラッシュセキュリティ制御レジスタ 0000:7100H バイト 43.3.1 フラッシュセキュリティ制御レジスタ (FSCR0) セキュリティベクタ再取り込みのシーケンスを起動するレジスタです。 ■ フラッシュセキュリティ制御レジスタ (FSCR0) 図 43.3-1 に , フラッシュセキュリティ制御レジスタ (FSCR0) のビット構成を示します。 図 43.3-1 フラッシュセキュリテイ制御レジスタ (FSCR0) のビット構成 bit FSCR0 ビット属性 初期値 7 6 5 4 3 2 1 0 S7 S6 S5 S4 S3 S2 S1 S0 RX,W RX,W RX,W RX,W RX,W RX,W RX,W RX,W X X X X X X X X フラッシュセキュリティ制御レジスタ (FSCR0) は , バイトアクセスで書き込んでください。本シリーズは , フラッシュメモリの CRC チェック機能を持っていません。フラッシュセキュリティ制御レジスタ (FSCR0) は書込み専用のレジスタです。 [bit7 ∼ bit0] S[7:0] : シーケンス起動 これらのビットに A5H と 5AH のバイトデータを続けて書き込むと , フラッシュセキュリティベクタの 再取り込みのシーケンスが起動されます。シーケンスは , 5AH を書き込んだ直後に起動されます。 S[7:0] A5H 62 シーケンス起動 5AH フラッシュセキュリティベクタ再取り込みのシーケンスを起動 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 第 43 章 フラッシュセキュリティ 43.4 フラッシュセキュリティの設定 MB91460N Series 43.4 フラッシュセキュリティの設定 フラッシュセキュリティベクタに , フラッシュメモリのデータ書込みで値を設定すること により書込み保護と読出し保護を設定します。 ■ 書込み保護の設定 書込み保護設定ビット (FSV1:D17) に "1" を設定してください。保護レベル設定ビット (FSV1:D18) で保護 レベルを選択できます。表 43.4-1 に , 書込み保護と保護レベルの組み合わせを示します。 表 43.4-1 書込み保護と保護レベルの組み合わせ 書込み保護設定ビット (FSV1:D17) 保護レベル設定ビット (FSV1:D18) 0 0 0 1 1 0 フラッシュメモリモード 1 1 内部リセットベクタ起動フラッシュメモリモード 保護レベル ( 書込みが保護される動作モード ) ― 書込み保護は , セクタごとに設定できます。個別書込み保護設定ビットが "0", 書込み保護設定ビット (FSV1:D17) が "1", 保護レベルが一致したときに , 対象セクタが書込み保護セクタになります。表 43.4-2 に , セクタごとの書込み保護を示します。 表 43.4-2 セクタごとの書込み保護 個別書込み保護設定ビット (FSV1:SAx/FSV2:SAx) 書込み保護設定ビット (FSV1:D17) 保護レベル設定ビット (FSV1:D18) セクタの書込み保護 0 1 一致 書込み禁止 0 1 不一致 0 0 一致 0 0 不一致 1 1 一致 1 1 不一致 1 0 一致 1 0 不一致 書込み許可 ■ 読出し保護の設定 読出し保護設定ビット (FSV1:D16) に "1" を設定してください。内部リセットベクタで起動した場合のみ保 護が解除されて , フラッシュメモリ上のプログラム実行 , データ読出しが行えます。フラッシュメモリモー ドでは , 保護が解除されないためフラッシュメモリの読出しができません。 ■ セキュリティ状態の更新 設定初期化リセット (INIT) により , セキュリティベクタが取り込まれて , フラッシュセキュリティのセキュ リティ状態が設定されます。 CM71-10149-2S FUJITSU MICROELECTRONICS LIMITED 63 第 43 章 フラッシュセキュリティ 43.5 セキュリティベクタの再取り込み MB91460N Series 43.5 セキュリティベクタの再取り込み レジスタの操作により , セキュリティベクタの再取り込みを行います。セキュリティ状態を 更新できます。 ■ セキュリティベクタの再取り込み フラッシュセキュリティ制御レジスタ (FSCR0) のシーケンス起動ビット (S[7:0]) に , A5H と 5AH のバイト データを続けて書き込むと , フラッシュセキュリティベクタの再取り込みのシーケンスが起動されます。 A5H を書き込んでから , 5AH を書き込むまでの時間的な制約はありません。ただし , A5H を書き込んでから 5AH 以外が書き込まれた場合は , 再度 A5H から書き込む必要があります。 フラッシュセキュリティベクタの再取り込みは , フラッシュメモリのセキュリティベクタ内容を更新したあ とに , セキュリティ状態を更新するために使用できます。 ■ シーケンス起動時の注意事項 フラッシュセキュリティベクタの再取り込みのシーケンスが起動すると , CPU からはフラッシュメモリの 読み出しができなくなります。再取り込みのシーケンス起動中に , CPU がフラッシュメモリ上の命令を実 行 , またはデータを読み出そうとすると , シーケンスが完了するまで CPU の動作がロックされます。 フラッシュセキュリティベクタの再取り込みは , ID-RAM 上のプログラムで行うことをお勧めします。再取 り込みのシーケンスを起動するプログラムを , ID-RAM にコピーして , ID-RAM 上で実行してください。 64 FUJITSU MICROELECTRONICS LIMITED CM71-10149-2S 索引 索引 Numerics 16 ビット 16 ビット CPU モード ............................................10 32 ビット 32 ビット CPU モード ............................................10 C CPU モード 16 ビット CPU モード ............................................10 32 ビット CPU モード ............................................10 F FMCR フラッシュメモリ制御レジスタ (FMCR) ..............9 FMCS フラッシュメモリ制御ステータスレジスタ (FMCS) .................................................................7 FSCR フラッシュセキュリティ制御レジスタ (FSCR0) ... 62 FSV フラッシュセキュリティベクタ 1 (FSV1) ...........59 フラッシュセキュリティベクタ 2 (FSV2) ...........61 あ アクセスモード アクセスモード .......................................................10 アクセスモードの変更 ...........................................10 アドレス変換 アドレス変換 ...........................................................52 か 外部端子 フラッシュメモリモード制御信号と外部端子の 対応 ....................................................................50 概要 概要 .............................................................................1 書込み 書込み保護 ...............................................................57 書込み保護の設定 ...................................................63 書込み保護 書込み保護 ...................................................40, 42, 44 こ コマンド セクタ消去一時停止コマンド ...............................19 セクタ消去コマンド ...............................................18 セクタ消去再開コマンド .......................................20 チップ消去コマンド ...............................................17 データ書込みコマンド .......................................... 16 コマンドシーケンス コマンドシーケンス .............................................. 12 さ 再取り込み セキュリティベクタの再取り込み ...................... 64 し シーケンス起動 シーケンス起動時の注意事項 ..............................64 シーケンスフラグ ハードウェアシーケンスフラグ .......................... 21 ハードウェアシーケンスフラグのビット構成 .. 21 ハードウェアシーケンスフラグの読出し ..........22 せ 制御ステータスレジスタ フラッシュメモリ制御ステータスレジスタ (FMCS) .................................................................7 制御レジスタ フラッシュメモリ制御レジスタ (FMCR) ..............9 セキュリティ セキュリティ状態の更新 ................................ 57, 63 セキュリティベクタ セキュリティベクタの再取り込み ...................... 64 セクタ構成 セクタ構成 ................................................................ 4 フラッシュメモリモードのセクタ構成 ..............51 セクタ消去 セクタ消去 .............................................................. 44 セクタ消去コマンド .............................................. 18 セクタ消去の手順 ..................................................44 セクタ消去一時停止 セクタ消去一時停止 .............................................. 46 セクタ消去一時停止コマンド ..............................19 セクタ消去一時停止の手順 ..................................46 セクタ消去一時停止時 セクタ消去一時停止時 ..............................30, 35, 38 セクタ消去再開 セクタ消去再開コマンド ...................................... 20 セクタ消去再開 ......................................................48 セクタ消去再開の手順 .......................................... 48 セクタ消去時 セクタ消去時 .................................................... 26, 34 チップ消去 / セクタ消去時 ............................. 29, 37 データ書込み / チップ消去 / セクタ消去時 ........ 31 ち チップ消去 チップ消去 .............................................................. 42 65 索引 チップ消去 / セクタ消去時 .............................29, 37 チップ消去コマンド ...............................................17 チップ消去の手順 ...................................................42 データ書込み / チップ消去 / セクタ消去時 ........31 チップ消去時 チップ消去時 .....................................................25, 33 注意事項 注意事項 ...................................................................53 て データ書込み データ書込み ...........................................................40 データ書込み / チップ消去 / セクタ消去時 ........31 データ書込みコマンド ...........................................16 データ書込みの手順 ...............................................40 データ書込み時 データ書込み時 .....................................32, 36, 24, 28 手順 セクタ消去一時停止の手順 ...................................46 セクタ消去再開の手順 ...........................................48 セクタ消去の手順 ...................................................44 チップ消去の手順 ...................................................42 データ書込みの手順 ...............................................40 と 動作クロック 動作クロック .............................................................2 特長 特長 .............................................................................1 は ハードウェア ハードウェアシーケンスフラグ ...........................21 ハードウェアシーケンスフラグのビット構成 ...21 ハードウェアシーケンスフラグの読出し ...........22 ひ (FMCS) .................................................................7 フラッシュメモリの容量と品種 ............................ 1 フラッシュメモリのリセット ..............................39 フラッシュメモリのレジスタ ................................6 フラッシュメモリモード制御信号と外部端子の 対応 .................................................................... 50 フラッシュメモリモードの設定 .......................... 49 フラッシュメモリ領域 ............................................ 3 フラッシュメモリモード フラッシュメモリモードのセクタ構成 ..............51 ブロックダイヤグラム ブロックダイヤグラム ............................................ 2 へ ベクタ セキュリティベクタの再取り込み ...................... 64 フラッシュセキュリティベクタ .......................... 58 フラッシュセキュリティベクタ 1 (FSV1) ..........59 フラッシュセキュリティベクタ 2 (FSV2) ..........61 ほ 保護 書込み保護 .............................................................. 57 書込み保護の設定 ..................................................63 読出し保護 .............................................................. 57 読出し保護の設定 ..................................................63 も モード制御信号 フラッシュメモリモード制御信号と外部端子の 対応 .................................................................... 50 モードの設定 フラッシュメモリモードの設定 .......................... 49 よ ビット構成 ハードウェアシーケンスフラグのビット構成 ...21 読出し ハードウェアシーケンスフラグの読出し ..........22 読出し ......................................................................39 読出し保護 ........................................................ 57, 63 ふ り フラッシュセキュリティ フラッシュセキュリティのレジスタ ...................62 フラッシュセキュリティベクタ ...........................58 フラッシュセキュリティベクタ 1 (FSV1) ...........59 フラッシュセキュリティベクタ 2 (FSV2) ...........61 フラッシュセキュリティ制御レジスタ フラッシュセキュリティ制御レジスタ (FSCR0) ... 62 フラッシュセキュリティベクタ フラッシュセキュリティベクタ ...........................58 フラッシュセキュリティベクタ 1 (FSV1) ...........59 フラッシュセキュリティベクタ 2 (FSV2) ...........61 フラッシュメモリ フラッシュメモリ制御レジスタ (FMCR) ..............9 フラッシュメモリ制御ステータスレジスタ リセット フラッシュメモリのリセット ..............................39 リセットコマンド リセットコマンド ..................................................15 66 れ レジスタ フラッシュセキュリティのレジスタ .................. 62 フラッシュメモリのレジスタ ................................6