Spartan-6 FPGA

ホワ イ ト ペーパー : Spartan-6 FPGA
WP396 (v1.1) 2016 年 6 月 1 日
Spartan‐6 FPGA : コ ス ト 重視ア プ リ
ケーシ ョ ン向けに最適化 さ れた
性能、 消費電力、 I/O を提供
著者 : Maureen Smerdon
急速に変化す る 今日の設計環境では、 コ ス ト 重視のシ ス テ ム要件に
応え る ため、 最小限の コ ス ト で高性能 と 低消費電力を実現す る プ ロ
グ ラ マブル ソ リ ュ ーシ ョ ンが必要です。
こ のホ ワ イ ト ペーパーでは、Spartan®-6 FPGA で コ ス ト 重視のシ ス テ
ム のニーズに ど の よ う に対応す る か を説明 し ま す。 高性能、 低消費
電力、 低 コ ス ト を実現す る Spartan-6 FPGA は、 汎用 メ モ リ への高効
率かつ低 コ ス ト での接続、 高性能なチ ッ プ間 イ ン タ ー フ ェ イ ス、 革
新的なパ ワーダ ウ ン モー ド な ど の課題を解決 し ます。
© Copyright 2011–2016 Xilinx, Inc. Xilinx、 Xilinx のロ ゴ、 Artix、 ISE、 Kintex、 Spartan、 Virtex、 Vivado、 Zynq、 お よ び こ の文書に含まれる その他の指定 さ れた ブ ラ ン ド
は、 米国お よ びその他各国のザ イ リ ン ク ス社の商標です。 PCI、 PCIe、 お よ び PCI Express は、 PCI-SIG の商標で あ り 、 ラ イ セ ン ス に基づいて使用 さ れて い ま す。 すべての
その他の商標は、 それぞれの保有者に帰属 し ま す。
本資料は表記のバー ジ ョ ンの英語版 を 翻訳 し た も ので、 内容に相違が生 じ る 場合には原文 を 優先 し ま す。 資料に よ っ ては英語版の更新に対応 し て い な い も のがあ り ま す。
日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
1
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
は じ めに
シ ス テ ム市場は劇的に変化 し てお り 、 コ ス ト 重視の製品に携わ る 設計者は一層厳 し い予算 と 日程で革新的なシ ス テ ム を提供す
る 必要に迫 ら れてい ます。 こ れを受けて、 柔軟で使いやすいシ ス テ ム オン チ ッ プ型の ソ リ ュ ーシ ョ ンが求め ら れてい ます。
ザ イ リ ン ク ス は こ の よ う な ニ ー ズ に応 え る た め、 定評 あ る Virtex®-5 FPGA ア ー キ テ ク チ ャ の設計上の イ ノ ベー シ ョ ン を
Spartan-6 FPGA に引 き 継 ぐべ く 統合 し ま し た。 Spartan-6 フ ァ ミ リ は、 コ ス ト を重視 し たシ ス テ ム開発者に、 競合製品にはない
さ ま ざ ま な利点を提供 し ます。 こ れ ら の利点には、 次の も のがあ り ます。
•
45nm プ ロ セ ス ノ ー ド
o
•
高速 I/O
o
•
高速 ウ ェー ク ア ッ プが可能なサ スペン ド モー ド に よ っ て コ ン フ ィ ギ ュ レーシ ョ ン と ス テー ト を維持 し 、 ス タ テ ィ ッ ク
消費電力を 20 ～ 30% 削減
内蔵 メ モ リ コ ン ト ロ ー ラ ー
o
•
1,080Mb/s の LVDS と 3.2Gb/s のシ リ アル ト ラ ンシーバーに よ る、 ク ラ ス最高の性能を備えたチ ッ プ間イ ン ターフ ェ イ ス
パ ワーダ ウ ン モー ド
o
•
ク ラ ス最高の コ ス ト 、 消費電力、 性能を実現す る 、 45nm プ ロ セ ス ノ ー ド の FPGA フ ァ ミ リ
一般的な速度の メ モ リ イ ン タ ーフ ェ イ ス (800Mb/s の DDR3 な ど) を提供
包括的なデザ イ ン キ ッ ト
o
イ ーサネ ッ ト お よ びエンベデ ッ ド 開発用の完全な開発プ ラ ッ ト フ ォーム
o
MicroBlaze™ プ ロ セ ッ サ デザ イ ン キ ッ ト
o
デザ イ ン ク ロ ージ ャ を容易にす る 、 手順を追っ た詳細なチ ュ ー ト リ アル
Spartan-6 FPGA は、 多機能プ リ ン タ ー、 産業用/ホーム ネ ッ ト ワ ーキ ン グ、 コ ンパ ク ト なプ ロ グ ラ マブル ロ ジ ッ ク コ ン ト ロ ー
ラ ー、 車載 イ ン フ ォ テ イ ン メ ン ト 、 モー タ ー制御、 医療用/産業用ポー タ ブル測定機器、 D-SLR カ メ ラ /ビデオ カ メ ラ 、 ソ フ ト
ウ ェ ア定義無線、 ビデオ監視 と いっ た コ ス ト 重視アプ リ ケーシ ョ ンの要件を満た し ます。
ローエ ン ド FPGA の課題を解決
Spartan-6 フ ァ ミ リ での飛躍的な技術革新に よ り 、 コ ス ト 重視の FPGA で消費電力 と 性能の最適なバ ラ ン ス が提供 さ れ る よ う に
な り ま し た。 Spartan-6 FPGA を使用す る こ と で設計者は、 ト ラ ン シーバー、 DSP、 高速 I/O、 ク ロ ッ ク マネージ メ ン ト 、 セキ ュ
リ テ ィ 、 メ モ リ 容量、 制御に関連す る さ ま ざ ま な機能を活用で き ます。 Spartan-6 FPGA を使用すれば、 低コ ス ト だが性能面で
劣 る FPGA と 機能豊富だが コ ス ト の高い FPGA のいずれを選択する か悩む必要は ません。
Spartan-6 FPGA は、 顔認識、 高度な ア イ ト ラ ッ キ ン グ、 高解像度画像な ど の演算負荷の高い処理を最適に実行で き る 理想的な
プ ロ グ ラ マブル プ ラ ッ ト フ ォーム を提供 し 、 直感的で適応性 と 臨場感に優れたデジ タ ル サ イ ネージ アプ リ ケーシ ョ ン を実現
し ます。
緊密に統合 さ れたプ ロ グ ラ マブル ロ ジ ッ ク と I/O の最適化に よ っ て、豊富な機能の実装お よ びハー ド ウ ェ ア ア ク セ ラ レーシ ョ
ン を利用 し た ビデオ処置機能が可能にな り 、 BOM (部品) コ ス ト と 消費電力を抑えなが ら 高性能を達成で き ます。
デジ タ ル サ イ ネージ アプ リ ケーシ ョ ンで使用 さ れ る Spartan-6 FPGA には次の よ う な利点があ り ます。
•
メ タ デー タ 取得/ タ グ付け、 自動顔認識ア イ コ ン タ ク ト 、 オブジ ェ ク ト ト ラ ッ キ ン グ な ど の演算負荷の高い機能に、 ハー
ド ウ ェ ア ア ク セ ラ レーシ ョ ン を使用 し てシ ス テ ム性能を向上
•
フル HD 画像/ビデオ処理機能を備え た完全にプ ロ グ ラ ム可能なプ ラ ッ ト フ ォームに よ り 、 カ ス タ マ イ ズ し た画質の差別化
が可能
•
SD/HD/3G-SDI、 DisplayPort、 HDMI と い っ た最新の イ ン タ ーフ ェ イ ス テ ク ノ ロ ジ を統合 し 、 I/O を最適化
•
Ethernet AVB な ど の Video over IP 接続規格をサポー ト
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
2
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
図 1 に、 デジ タ ル サ イ ネージ アプ リ ケーシ ョ ンにおけ る Spartan-6 FPGA の使用例を示 し ます。
X-Ref Target - Figure 1
Transmitter
Display Wall
Video Server
Camera
Spartan-6 FPGA
Video Dispatcher
Processing
Encoder
Spartan-6 FPGA
Display
Controller
(Scaler)
Spartan-6 FPGA
Display
Controller
(Scaler)
Spartan-6 FPGA
Display
Controller
(Scaler)
Spartan-6 FPGA
Display
Controller
(Scaler)
Receiver
Spartan-6 FPGA
Video Decoder
and Splitter
Full HD Resolution
WP396_01_042616
図 1 : Spartan‐6 FPGA を使用 し た フ ル HD イ ン テ リ ジ ェ ン ト デジ タ ル サイ ネージ
統合 さ れた高速シ リ アル ト ラ ン シーバーによ る コ ス ト
削減
今日のシ ス テ ムでは、 複数のバ ッ ク プ レーンにわた る チ ッ プ間 イ ン タ ーフ ェ イ スや光フ ァ イ バーを使用 し た長距離伝送用に高
帯域幅が求め ら れます。 パ ラ レル I/O は、 最新の規格で も シ ン グルエン ド ピ ンでは約 1GHz、 LVDS 差動ピ ン ペアでは 1.5GHz
未満で速度の限界に達 し ます。
広帯域の並列接続では数多 く の I/O が使用 さ れ、 レ シーバーで大量の電力が消費 さ れます。 こ の よ う な接続は、 デー タ レーン
間や ク ロ ッ ク レーン と デー タ レーン間に ス キ ュ ーを発生 さ せ、 最終的には ク ロ ス ト ー ク やその他のシ グナル イ ン テ グ リ テ ィ
の問題を引 き 起 こ し ます。 こ う い っ た問題は、 Spartan-6 LXT FPGA に統合 さ れた高速シ リ アル ト ラ ン シーバーに よ っ て解決で
き ます。
Spartan-6 LXT FPGA は、 低 コ ス ト の ロ ジ ッ ク 機能を、 最大 8 つの GTP ト ラ ン シーバー ( ラ イ ン レー ト 3.2Gb/s) を備えた高速シ
リ アル接続で補い ます。 Spartan-6 LXT デバ イ ス は、 Virtex FPGA フ ァ ミ リ の強力な SerDes 機能を利用 し て、 3.2Gb/s お よ びそ
れ以下のプ ロ ト コ ルをサポー ト し ます。 主な ト ラ ン シーバー プ ロ ト コ ルでサポー ト さ れ る 伝送速度の比較は、 表 1 を参照 し て
く だ さ い。
表 1 : 各 ト ラ ン シーバー プ ロ ト コルでサポー ト さ れる伝送速度
ス ピー ド
Spartan‐6 FPGA の高速シ リ アル ト ラ ン シーバー規格
3.125Gb/s
XAUI、 SRIO
3.072Gb/s
OBSAI、 CPRI
3.0Gb/s
SAS II、 SATA II、 V-by-One
2.97Gb/s
3G-SDI
2.7Gb/s
DisplayPort
2.5Gb/s
PCIe® G1.1、 Infiniband
2.488Gb/s
OC-48
2.125Gb/s
2G フ ァ イ バー チ ャ ネル
1.485Gb/s
HD-SDI
1.25Gb/s
1GbE
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
3
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
Spartan-6 LXT FPGA 独自の も う 1 つの利点 と し て、 ロ ジ ッ ク イ ン タ ー フ ェ イ ス が Virtex-5 FPGA GTP ト ラ ン シーバーの イ ン
タ ーフ ェ イ ス と ほぼ同 じ であ る ため、 低 コ ス ト Spartan-6 FPGA へのデザ イ ンの移植が容易であ る こ と が挙げ ら れます。 表 1 に
示す よ う に、 Spartan-6 LXT FPGA は広範な規格をサポー ト し 、 最新の高性能デザ イ ンに対応 し ます。
高性能 I/O 規格によ る シ ス テム デザイ ンの簡素化
Spartan-6 FPGA は、 その ク ラ ス で最 も 幅広い I/O 規格をサポー ト し 、 I/O の豊富 さ で ト ッ プ ク ラ ス を誇 り ます。 Spartan-6 FPGA
は、 コ ス ト を重視 し たシ ス テ ムの さ ま ざ ま な I/O 要件を満たすため、 LVDS で ク ラ ス最高の伝送速度 (最大 1,080Mb/s) を提供 し
ます。 こ れは Altera 社の Cyclone IV GX (840Mb/s) を大幅に上回 る 速度です。 Spartan-6 FPGA の I/O は、 HD ビデオ、 HD デ ィ ス
プ レ イ 、 その他の広帯域幅 イ ン タ ーフ ェ イ ス と い っ た広範にわた る 新 し いアプ リ ケーシ ョ ンに対応 し ます。 LVDS I/O のほか、
デ ュ ーテ ィ サ イ ク ルの歪みを削減す る 専用 ク ロ ッ ク 配線 と I/O のシ リ ア ラ イ ズ/デシ リ ア ラ イ ズ機能を備え た Spartan-6 FPGA
は最大 1:8 のシ リ アル/パ ラ レル デー タ 変換比を実現 し 、 高速差動 イ ン タ ーフ ェ イ ス の設計が容易です。 表 2 に、 各 FPGA がサ
ポー ト す る I/O 規格の比較を示 し ます。
表 2 : 各 FPGA がサポー ト する I/O 規格の比較
Spartan‐6 FPGA
Cyclone IV GX(1)
✓
✓
✓(2)
✓
LVPECL (2.5V、 3.3V)
✓
✓(3)
PCI
✓
✓
I2C
✓
HSTL (1.8V、 1.5V、 ク ラ ス I、 II、 III)
✓
I/O 規格
LVCMOS (3.3V、 2.5V、 1.8V、 1.5V、 1.2V)
LVDS お よ び Bus LVDS
✓
HSTL_I_12 (単方向のみ)
PPDS
✓
TMDS
✓
RSDS
✓
デ ィ ス プ レ イ ポー ト AUX チ ャ ネル
✓
SSTL (3.3V、 2.5V、 1.8V、 1.5V ク ラ ス I、 II)
✓
DIFF_SSTL
✓
DIFF_HSTL
✓
LVTTL
✓
✓
✓
✓
✓
注記 :
1.
2.
3.
出典 : 『Cyclone IV Handbook』 (2010 年 12 月 )
Sub LVDS は要望に応 じ て利用可能です。 詳細は、 ザ イ リ ン ク ス販売代理店ま でお問い合わせ く だ さ い。
LVPECL は、 専用の ク ロ ッ ク 入力でのみサポー ト さ れます。
Spartan-6 FPGA は、 オーバーシ ュ ー ト が 4.4V に抑え ら れた完全な 3.3V 規格を サポー ト し 、 完全な 3.3V LVCMOS と LVTTL
24mA 出力 ド ラ イ ブ を提供 し ます。 真の 3.3V 規格がサポー ト さ れ る ため、 標準許容誤差の コ ン ポーネ ン ト を使用 し てボー ド デ
ザ イ ン を簡略化で き ます。 ま た設計チームは、 最小限のシ ミ ュ レーシ ョ ン でオーバーシ ュ ー ト の懸念を軽減 し 、 高速環境内で
3.3V 規格をデザ イ ンに組み こ む こ と がで き ます。 競合 FPGA を使用す る 設計者は、 高フ ァ ン ア ウ ト 信号用にバ ッ フ ァ ーま たは
バ ッ ク プ レーン と タ イ ト なボー ド ト レース用に ラ イ ン ド ラ イ バーを追加 し 、出力 ド ラ イ ブの制限を克服 し てオーバーシ ュ ー ト
を軽減す る 必要があ る ため、 シ ス テ ム全体の複雑性、 コ ス ト 、 設計時間が増加 し ます。
Spartan-6 LX デバ イ ス に必要な電源レールは 2 つだけであ る ため、 シ ス テ ムは さ ら に簡素化 さ れ、 設計 コ ス ト が削減 さ れます。
電源の簡素化 (低価格の レ ギ ュ レー タ を少数使用、 バ イ パ ス要件 も 軽減 さ れ る ) に よ り 、 ボー ド の低 コ ス ト 化 と 信頼性の向上に
加え、 設計 も 容易にな り ます。 Spartan-6 FPGA を使用す る 設計者は、 各電源ピ ンの電源レールを分離 し た り 、 タ ン タ ル キ ャ パ
シ タ やフ ェ ラ イ ト ビーズ を追加 し た り す る 必要はあ り ま せん。 Spartan-6 FPGA では真の 3.3V I/O 機能、 高い駆動能力、 電源
レールの削減に よ り 、 シ ス テ ム デザ イ ンお よ びボー ド デザ イ ンの容易化 と 低 コ ス ト 化が実現 し ます。
Spartan-6 FPGA の SelectIO™ テ ク ノ ロ ジの詳細は、 『Spartan-6 FPGA SelectIO リ ソ ース ユーザー ガ イ ド 』 (UG381 : 英語版、 日本
語版) を参照 し て く だ さ い。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
4
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
ロ ジ ッ クの性能 と アーキテ ク チ ャの効率の最適化
コ ス ト 重視アプ リ ケーシ ョ ンに対 し て量産型産業が求め る ニーズ を満たすには、非常に低コ ス ト の ロ ジ ッ ク アーキ テ ク チ ャ を
用いた高性能 FPGA で こ の よ う な アプ リ ケーシ ョ ン を実現する 必要があ り ます。最適化 さ れた Spartan-6 FPGA の ロ ジ ッ ク アー
キ テ ク チ ャ は、 デ ュ アル レ ジ ス タ 型 6 入力ル ッ ク ア ッ プ テーブル (LUT) 構造 を 利用 し て こ れ ら の要求に応え ま す。 他社の
FPGA フ ァ ミ リ で使用 さ れ る 従来の 4 入力 LUT は簡単な フ ァ ン ク シ ョ ン と し て十分な ソ リ ュ ーシ ョ ン を提供 し ますが、 ロ ジ ッ
ク セル機能が強化 さ れた 6 入力 LUT (お よ び追加の フ リ ッ プ フ ロ ッ プ) であれば必要な ロ ジ ッ ク の レベルを最小限に抑え る こ
と がで き る ため、 遅延が削減 さ れてシ ス テ ム スループ ッ ト が最大 25% 向上 し ます。 図 2 に、 LUT アーキ テ ク チ ャ の比較を示
し ます。
X-Ref Target - Figure 2
Optimized Spartan-6 FPGA
6-Input Logic Architecture
Other FPGA
4-Input Logic Architecture
LUT6
LUT4
WP396_02_051211
図 2 : 6 入力 LUT と 4 入力 LUT の比較
Spartan-6 FPGA の優位性は、 デザ イ ンにおけ る ロ ジ ッ ク 性能の比較か ら 明 ら かです。 表 3 に、 ザ イ リ ン ク ス と Altera 社の ツー
ルを使用 し て一連のベンチマー ク デザ イ ン を実行 し た結果を示 し ま す。 3 つの ス ピー ド グ レ ー ド すべてにおいて、 Spartan-6
FPGA の処理は同等の Cyclone IV デバ イ ス よ り も 高速です。
表 3 : FPGA のパフ ォ ーマ ン ス ベン チマー ク
ス ピー ド グ レー ド ご と のベン チマー ク (1)
Spartan‐6 FPGA の優位性
Spartan-6 FPGA の -2 ス ピー ド グ レー ド と Cyclone IV の -8 グ レー ド
20% 以上高速
Spartan-6 FPGA の -3 ス ピー ド グ レー ド と Cyclone IV の -7 グ レー ド
19% 高速
Spartan-6 FPGA の -3 ス ピー ド グ レー ド と Cyclone IV の -6 グ レー ド
12% 高速
注記 :
1.
一連の 392 のデザ イ ンに対 し て、 ザ イ リ ン ク ス ISE® 13.1 と Altera 社の Quartus 10 ツールを使用 し てい ます。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
5
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
統合 さ れた メ モ リ コ ン ト ロー ラ ーで性能が 2 倍向上
Spartan-6 FPGA は、 最小限の消費電力で最大限の性能が得 ら れ る よ う に、 ハー ド メ モ リ コ ン ト ロ ー ラ ー ブ ロ ッ ク (MCB) を搭
載 し てい ま す。 最 も 小型のモデルを除 く すべての Spartan-6 デバ イ ス に専用の MCB が搭載 さ れ、 各 MCB が各種 DRAM 規格
(LPDDR、 DDR、 DDR2、 DDR3) をサポー ト し ます。 統合 さ れた MCB の タ イ ミ ン グは予測可能であ る ため、 設計者は DDR3-800
メ モ リ イ ン タ ーフ ェ イ ス を素早 く 簡単に設計、 実装で き ます。 MCB を搭載 し た Spartan-6 FPGA は、 最大 800Mb/s のア ク セ ス
レー ト をサポー ト し ます。 それに対 し て、 Cyclone IV GX の ソ フ ト コ ン ト ロ ー ラ ーでサポー ト さ れ る DDR2 のア ク セ ス レー ト
は 400Mb/s です。 図 3 に、 メ モ リ イ ン タ ーフ ェ イ ス の性能の比較を示 し ます。
X-Ref Target - Figure 3
2X
Memory Speed (Mb/s)
800
600
Xilinx Spartan-6 FPGA
400
Altera Cyclone IV FPGA
200
0
DDR2
DDR3
WP396_03_051911
図 3 : DDR3 メ モ リ イ ン タ ー フ ェ イ スの速度比較
統合 さ れたデジ タ ル信号処理 消費電力 と シ リ コ ン使用率を最小限に抑えて最大限の性能を提供す る ために、 Spartan-6 デバ イ ス は、 汎用 ロ ジ ッ ク 対 DSP48A1
ス ラ イ ス の比を高 く し て、 演算量の多いアプ リ ケーシ ョ ン を サポー ト し ます。 こ れ ら の DSP48A1 ス ラ イ ス は、 乗算器、 累積
乗算器 (MACC)、 累積乗算器が後に続 く 前置加減算器/減算器、 加算器が後に続 く 乗算器、 多入力マルチプ レ ク サー、 多入力カ
ウ ン タ ーな ど、 独立 し た多 く の フ ァ ン ク シ ョ ン を サポー ト し ま す。 複数の DSP48A1 ス ラ イ ス を カ ス ケー ド 接続す る と 、 汎用
FPGA ロ ジ ッ ク を浪費す る こ と な く 、多入力の数値演算、DSP 演算、フ ィ ル タ ー、複素数演算を実装で き ます。図 4 に、DSP48A1
ス ラ イ ス の実効性を示 し ます。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
6
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
X-Ref Target - Figure 4
BCOUT
CARRYOUT
D:A:B concat
18
D
D REG
CE
D Q
+/-
B
A
A0 REG
CE
D Q
C
C REG
CE
D Q
18
48
48
Carry
Cascade
Pre-adder
opmod
[1:0]
18
B0 REG
CE
D Q
18
B1 REG
CE
D
Opmode
[4]
Opmode
[6]
48-bit add
P=D:A:B + C
M REG
CE
D Q
36
X
P REG
CE
D Q
0
A1 REG
CE
D Q
opmod[7]
48
P
+/Z
48
PCOUT
0
1
0
Dedicated C-port
opmod[3:2]
opmod[5]
48
48
BCIN
CARRYIN
PCIN
WP396_04_051611
図 4 : Spartan‐6 FPGA の DSP48A1 ス ラ イ ス
Spartan-6 デバ イ ス の強化 さ れた DSP48A1 構造には、 実効性に優れた前置加算器が含まれてい ます。 こ の前置加算器に よ っ て
得 ら れ る 利点は次の と お り です。
•
前置加算器な し のアーキ テ ク チ ャ に比べて、 消費電力を 50% 削減
•
最小限の ロ ジ ッ ク で イ ンプ リ メ ン ト 可能 (一方で競合デバ イ ス は ロ ジ ッ ク 内で前置加算を実行す る 必要があ る )
•
フ ッ ト プ リ ン ト を削減
•
Xilinx Synthesis Tool (XST) をサポー ト ( イ ンプ リ メ ン テーシ ョ ンが容易にな る )
図 5 に、 主要な代替 FPGA を使用 し た対称 FIR フ ィ ル タ ーの イ ンプ リ メ ン テーシ ョ ン を示 し ます。
X-Ref Target - Figure 5
x(n)
z-2
z-2
z-2
z-2
z-2
z-2
x(n-2)
k0
k1
X
x(n-7)
X
x(n-6)
z-1
0
k2
+
X
x(n-5)
z-1
z-1
k2
+
X
x(n-4)
z-1
z-1
k1
+
X
x(n-3)
z-1
z-1
k0
X
+
z-1
z-1
+
z-1
z-1
+
z-1
y(n-4)
WP396_05_051211
図 5 : 主要な代替 FPGA を使用 し た対称 FIR フ ィ ル タ ー
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
7
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
こ れ と 同 じ 機能を Spartan-6 デバ イ ス で イ ンプ リ メ ン ト す る と 、 は る かに少数の ロ ジ ッ ク と 半分の量の DSP で済むため、 消費
電力が約 50% 削減 さ れます。 図 6 を参照 し て く だ さ い。 こ れに よ り 、 最終的にはデバ イ ス の要件を軽減 し 、 低 コ ス ト 化を実現
で き ます。
X-Ref Target - Figure 6
x(n)
z-2
z-2
z-1
+
+
z-1
z-1
z-1
x(n-6)+x(n-3)
k1
X
z-1
0
z-1
z-1
+
x(n-5)+x(n-4)
k2
z-1
z-1
z-1
z-2
+
x(n-7)+x(n-2)
k0
X
z-1
z-1
+
X
z-1
z-1
+
z-1
y(n-4)
WP396_06_042616
図 6 : Spartan‐6 デバイ ス を使用 し た対称 FIR フ ィ ル タ ー
PCI EXPRESS 用統合エ ン ド ポ イ ン ト ブ ロ ッ ク
デザ イ ン を合理化 し 開発 コ ス ト を削減す る ため、 Spartan-6 FPGA は、 Spartan-6 LXT FPGA の内蔵シ リ アル I/O ト ラ ン シーバー
へシーム レ ス に接続す る PCI Express® (Gen1) 用統合エ ン ド ポ イ ン ト ブ ロ ッ ク を搭載 し てい ます。 さ ら に、 こ の統合ブ ロ ッ ク
は、 さ ま ざ ま なデザ イ ン要件に従 う よ う 高度に コ ン フ ィ ギ ュ レーシ ョ ン可能で、 PCI-SIG® の コ ン プ ラ イ ア ン ス テ ス ト に合格
し てい ます。 Spartan-6 FPGA に搭載 さ れたハー ド ブ ロ ッ ク に よ り 、 約 6,000 個の ロ ジ ッ ク セルが削減 さ れてデザ イ ン を小規模
Spartan-6 LXT FPGA に収め る こ と がで き る だけでな く 、 外部 PHY チ ッ プが不要にな る ため、 コ ス ト の削減、 デザ イ ン の簡素
化、 製品の迅速な市場投入が可能にな り ます。
高度な ク ロ ッ ク管理
Spartan-6 FPGA のデジ タ ル ク ロ ッ ク マネージ ャ ー (DCM) と 位相 ロ ッ ク ループ (PLL) は、 競合製品 よ り も 優れた柔軟性を提供
し ます。 こ の DCM には Cyclone IV の PLL よ り も 細かい位相シ フ ト 機能があ り ます。 Spartan-6 FPGA は、 2 つの DCM と 1 つ
の PLL で構成 さ れ る 最大 6 つの ク ロ ッ ク 管理 タ イ ル (CMT) を含み、 内部お よ び外部の ク ロ ッ ク 分配用に豊富な ク ロ ッ キ ン グ
構造を提供す る こ と で、 シ ス テ ム ク ロ ッ ク ド メ イ ンのサポー ト を極限ま で強化 し てい ます。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
8
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
45NM プ ロ セス テ ク ノ ロ ジによ る省電力化
ザ イ リ ン ク ス は、 プ ロ セ ス、 アーキ テ ク チ ャ 、 ソ フ ト ウ ェ アの イ ノ ベーシ ョ ン を通 じ て Spartan-6 FPGA の 45nm プ ロ セ ス ノ ー
ド で大 き な進化を実現 し 、 前世代の FPGA に比べて ス タ テ ィ ッ ク 消費電力、 ダ イ ナ ミ ッ ク 消費電力、 I/O 消費電力を大幅に削
減 し ま し た。 同等の競合製品は、 既存の 65nm デバ イ ス か ら のプ ロ セ ス 微細化に よ る 60nm プ ロ セ ス に し か達 し てい ま せん。
Spartan-6 FPGA と Spartan-3A FPGA を比較す る と 、 Spartan-6 デバ イ ス の平均 ス タ テ ィ ッ ク 消費電力は 50% 削減 さ れ、 ダ イ ナ
ミ ッ ク 消費電力は 40% 削減 さ れてい ます。 Spartan-6 FPGA でのプ ロ セ ス向上に よ り 、 消費電力 と 性能のバ ラ ン ス の取れた ト ラ
ン ジ ス タ の選択、 キ ャ パシ タ の削減 (微細化 と 低誘電率の実現) な ど が可能にな っ てい ます。
Spartan-6 FPGA は、 効率的な 6 入力 LUT、 最適化 さ れた機能の組み合わせ、 ク ロ ッ ク ゲーテ ィ ン グ、 DSP な ど の各種のハー ド
ブ ロ ッ ク 、 PCI Express 用統合エ ン ド ポ イ ン ト ブ ロ ッ ク 、 統合 さ れた メ モ リ コ ン ト ロ ー ラ ー、 AES、 プ ロ グ ラ マブルな I/O ス
キ ュ ー レー ト お よ び駆動能力、 シ ス テ ム レベルの電力管理、 電圧ス ケー リ ン グ な ど のアーキテ ク チ ャ の強化に よ り 、 さ ら な る
省電力化を実現 し ます。
革新的な電力管理 Spartan-3 FPGA と 同様に、 Spartan-6 FPGA は、 サ スペン ド 、 ハ イ バネー ト 、 ク ロ ッ ク ゲーテ ィ ン グ な ど のシ ス テ ム レベルの電
力管理機能を備えてい ます。 Spartan-6 FPGA の新機能 と し てマルチピ ン ウ ェー ク ア ッ プ モー ド が導入 さ れ、 設計者は従来 よ り
も は る かに細か く 消費電力を制御で き ます。 こ の機能に よ り 、 設計者は最大 8 本のピ ン を柔軟に使用 し て、 ( コ ン フ ィ ギ ュ レー
シ ョ ン と ス テー ト を維持す る ) サ スペン ド モー ド か ら の ウ ェ ー ク ア ッ プ ま たはサ スペン ド の終了を制御で き ます。 サ スペン ド
モー ド では、 外部か ら のシ ス テ ム要求に応答す る ため高速ウ ェー ク ア ッ プ機能を使用で き ます。 こ れ ら の機能を利用す る こ と
で、 ス タ テ ィ ッ ク 消費電力は平均で最大 30% 削減 さ れます。 ス タ テ ィ ッ ク 消費電力の削減は、 バ ッ テ リ 電源を用い る 民生品ア
プ リ ケーシ ョ ン な ど の消費電力が重視 さ れ る アプ リ ケーシ ョ ンでは動的に制御 さ れ る シ ャ ッ ト ダ ウ ンやウ ェー ク ア ッ プ を う ま
く 利用で き る と い う 点で重要です。
図 7 に、 同 じ ク ラ ス の Spartan-6 FPGA と Cyclone IV GX デバ イ ス の消費電力の比較を示 し ま す。 図に示す よ う に、 こ れは ロ
ジ ッ ク 、 DSP、 ブ ロ ッ ク RAM の使用率の高いデバ イ ス の例です。 こ の例では、 周波数が高 く な る ほ ど、 総消費電力の差 (最大
25%) は大 き く な り ます。
X-Ref Target - Figure 7
6
Cyclone IV 4CGX150
Total Power (Watts)
5.5
25% Power
Advantage
5
Spartan-6 FPGA LX150T
4.5
4
Note: Logic, Block RAM, and DSP about 75% utilized,
slow speed memory interfacing at 1000C using
Xilinx ISE 13.1 and Altera Quartus 10
3.5
100
125
150
175
200
Frequency (MHz)
WP396_07_042616
図 7 : 総消費電力の比較
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
9
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
ク ロ ッ ク ゲーテ ィ ング と 電圧スケー リ ングで さ ら な る消費電力の削減
さ ら な る 省電力化のために、 Spartan-6 FPGA では細粒度 ク ロ ッ ク ゲーテ ィ ン グが可能です。 ク ロ ッ ク ゲーテ ィ ン グは、 機能性
と 性能を維持 し なが ら 不要な ク ロ ッ ク ア ク テ ィ ビ テ ィ を停止 し 、 ロ ジ ッ ク が使用 さ れていない と き は ロ ーカル ス ラ イ ス の ク
ロ ッ ク ド ラ イ バーま たはブ ロ ッ ク RAM を動的にオ フ に (すなわち、 ゲーテ ィ ン グ) し ます。 こ れに よ り 、 ダ イ ナ ミ ッ ク 消費電
力を さ ら に最大 30% 削減で き ます。
バ ッ テ リ 駆動シ ス テ ム を設計す る 場合、 消費電力を で き る 限 り 低 く 抑え る 必要があ り ま す。 すべての Spartan-6 LX FPGA で、
コ ア電圧を 1.2V か ら 1.0V に低下 さ せた低消費電力の -1L ス ピー ド グ レー ド が入手可能で、コ アの消費電力を さ ら に 30 ～ 40%
削減で き ます。
Spartan-6 FPGA の電力管理の詳細は、 『40nm お よ び 45nm におけ る 消費電力』 (WP298) を参照 し て く だ さ い。
デザイ ン キ ッ ト によ るデザイ ンの迅速な差別化
各種デザ イ ン キ ッ ト を利用す る こ と で、 すべてのアプ リ ケーシ ョ ン をゼ ロ か ら 開発する 必要がな く な り 、 開発サ イ ク ルの初期
段階か ら イ ノ ベーシ ョ ン と 製品の差別化に集中で き る ためデザ イ ンの進捗に弾みがつ き ます。
ハー ド ウ ェ ア、 ソ フ ト ウ ェ ア、 IP コ ア、 タ ーゲ ッ ト リ フ ァ レ ン ス デザ イ ンが統合 さ れたデザ イ ン キ ッ ト のプ ラ ッ ト フ ォーム
は、 既存の評価ボー ド と サンプル デザ イ ンのパーツ の総和をは る かに超え る 生産性の向上を も た ら し ます。 ザ イ リ ン ク スお よ
びパー ト ナーは、 完全なデザ イ ン キ ッ ト を提供 し てい ます。 詳細は、 表 4 を参照 し て く だ さ い。
表 4 : 利用可能なデザイ ン キ ッ ト
ロ ジ ッ ク評価キ ッ ト
Atlys 社 Spartan-6 FPGA 開発キ ッ ト
Spartan-6 FPGA SP605 評価キ ッ ト
Spartan-6 FPGA SP601 評価キ ッ ト
Avnet 社 Spartan-6 LX9 マ イ ク ロ ボー ド
コ ネ ク テ ィ ビ テ ィ キ ッ ト
Spartan-6 FPGA コ ネ ク テ ィ ビ テ ィ キ ッ ト
エ ンベデ ッ ド キ ッ ト
Spartan-6 FPGA エンベデ ッ ド キ ッ ト
マーケ ッ ト 特化のキ ッ ト
Spartan-6 FPGA ブ ロ ー ド キ ャ ス ト コ ネ ク テ ィ ビ テ ィ キ ッ ト
Spartan-6 FPGA 民生用ビデオ キ ッ ト
Spartan-6 FPGA 産業用 イ ーサネ ッ ト キ ッ ト
Spartan-6 FPGA 産業用ビデオ プ ロ セ ッ シ ン グ キ ッ ト
ト ラ ン シーバー特性評価キ ッ ト
Spartan-6 FPGA SP623 特性評価キ ッ ト
競合 FPGA フ ァ ミ リ では、 こ の よ う な包括的な ソ リ ュ ーシ ョ ンは提供 さ れてい ません。 Altera 社の Cyclone IV は、 現在の と こ
ろ少数の開発キ ッ ト し か提供 し てい ません。 利用可能な キ ッ ト の リ ス ト は、
http://japan.xilinx.com/products/boards-and-kits/device-family/nav-spartan-6.html を参照 し て く だ さ い。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
10
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
費用対効果に優れた コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ
プ ロ セ ッ サにプ ロ グ ラ ム命令用の ス ト レージが必要であ る よ う に、 プ ロ グ ラ マブル デバ イ ス には通常、デバ イ ス コ ン フ ィ ギ ュ
レーシ ョ ン用の ス ト レージが必要です。 つま り 、 シ ス テ ム設計者は、 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ な ど を重要な コ ン ポーネ
ン ト と し て考慮に入れ る 必要があ り ます。
現在利用可能なプ ロ グ ラ マブル ソ リ ュ ーシ ョ ンの一部では、 不揮発性 メ モ リ (NVM) がデバ イ ス に統合 さ れてい ますが、 こ れ
ら の メ モ リ は通常は古いプ ロ セ ス テ ク ノ ロ ジに基づいて設計 さ れてい ま す。 つ ま り 、 こ れ ら の メ モ リ は一般に、 今日の機器
メ ーカーの多 く が必要 と す る 信号処理性能、高い ク ロ ッ ク 周波数、ギガ ビ ッ ト 単位の ト ラ ン シーバー レー ト に対応で き ません。
さ ら に、 プ ロ ト コ ル ス タ ッ ク な ど の多 く のアプ リ ケーシ ョ ンの ス ト レージ要件は、 こ れ ら の統合 さ れた NVM の容量を超え て
い ます。
その他プ ロ グ ラ マブル ソ リ ュ ーシ ョ ンでは独自の コ ン フ ィ ギ ュ レーシ ョ ン デバ イ ス し かサポー ト さ れないため、シ ス テ ム設計
者は通常、 非常に高価な専用の コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ を使用 し なければな り ません。
Spartan-6 FPGA は広 く 普及 し てい る 市販の フ ラ ッ シ ュ イ ン タ ーフ ェ イ ス をサポー ト する ため、 一般に使用 さ れてい る 低 コ ス ト
の コ ン フ ィ ギ ュ レーシ ョ ン デバ イ ス を選択で き ます。 ま た、 外部プ ロ セ ッ サ を介 し た リ モー ト コ ン フ ィ ギ ュ レーシ ョ ン オプ
シ ョ ン も 多数サポー ト し てお り 、 シ ス テ ム全体で共有 さ れ る 中心部の NVM を活用で き ます。
堅牢なセキ ュ リ テ ィ 低 コ ス ト のセキ ュ リ テ ィ を リ ー ド す る Spartan-6 FPGA は、 ク ロ ーニ ン グやオーバービル ド か ら デバ イ ス を保護す る 、 定評あ る
Device DNA を 提供 し ま す。 Spartan-6 FPGA には、 ハー ド リ ー ド バ ッ ク 無効化回路 と 内部 コ ン フ ィ ギ ュ レ ーシ ョ ン ク リ ア
(IPROG) 機能が搭載 さ れてい ます。ま た高集積デバ イ ス では、従来 Virtex デバ イ ス でのみ利用可能だっ た高度な 256 ビ ッ ト AES
をサポー ト し ます。 ザ イ リ ン ク ス の高度な FPGA セキ ュ リ テ ィ の詳細は、 『デザ イ ンの安全性の確保』 (WP365) を参照 し て く だ
さ い。
代替製品 と の比較
Spartan-6 FPGA の統合ブ ロ ッ ク は、 競合製品 よ り も 優れた効率性、 使いやす さ 、 総消費電力、 低 コ ス ト 、 高度な接続機能お よ
び メ モ リ 機能を提供 し ます。 45nm Spartan-6 FPGA フ ァ ミ リ の豊富な I/O と 安定 し た ク ロ ッ キ ン グに よ り 、 低 コ ス ト FPGA 市場
におけ る 優位性が さ ら に強化 さ れます。 表 5 に、 Spartan-6 FPGA と Altera 社の Cyclone IV GX FPGA の比較を示 し ます。
表 5 : Spartan‐6 FPGA と Cyclone IV GX の機能の比較
ザイ リ ン ク ス
Altera 社
Spartan‐6 FPGA
Cyclone IV
低 コ ス ト 、 低消費電力の 45nm プ ロ セ ス
60nm プ ロ セ ス
効率的な 6 入力 LUT アーキ テ ク チ ャ
4 入力 LUT
専用 PLL 搭載 3.2Gb/s ト ラ ン シーバー
3.125Gb/s
1Gb/s を超え る LVDS 性能
840Mb/s
統合 さ れた DDR3-800 メ モ リ コ ン ト ロ ー ラ ー
高度な電力管理
統合 DSP ブ ロ ッ ク
DDR2-400
なし
乗算器のみ
安定 し た ク ロ ッ ク マネージ メ ン ト
なし
堅牢なセキ ュ リ テ ィ
なし
包括的なデザ イ ン キ ッ ト
なし
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
11
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
Spartan-6 フ ァ ミ リ は、 図 8 に示すザ イ リ ン ク ス の ロ ーエン ド デバ イ ス ポー ト フ ォ リ オの基盤 と な る 製品フ ァ ミ リ です。
Spartan-6 FPGA は、 コ ス ト 重視アプ リ ケーシ ョ ンに最適な、 豊富な I/O を備え た ソ リ ュ ーシ ョ ン を提供 し ます。 ザ イ リ ン ク ス
の包括的な ロ ーエン ド ポー ト フ ォ リ オは、 http://japan.xilinx.com/products/silicon-devices/low-end-portfolio.html を参照 し て く だ さ
い。
X-Ref Target - Figure 8
Value
Integration
Performance
Performance
Performance
Power
Efficiency
I/O
Optimization
Power
Efficiency
Transceiver
Optimization
Power
Efficiency
SoC
Optimization
Broadest Cost Effective Low-End Portfolio
WP396_08_042616
図 8 : ザイ リ ン ク スのローエ ン ド ポー ト フ ォ リ オの価値
ま とめ
ザ イ リ ン ク ス は、 設計者が直面 し てい る 問題を よ く 理解 し た上で、 低コ ス ト の代替 FPGA フ ァ ミ リ の性能不足を解消する 、 低
コ ス ト 、 低消費電力の Spartan-6 フ ァ ミ リ を提供 し てい ます。 Spartan-6 FPGA は、 優れた電力効率お よ び生産性 と 性能の向上を
実現す る 、 ザ イ リ ン ク ス の ISE® お よ び無償の ISE WebPACK™ ツール ス イ ー ト に よ っ てサポー ト さ れてい ます。
Spartan-6 FPGA のデバ イ ス ご と の機能の概要は、 『Spartan-6 フ ァ ミ リ 概要』 (DS160) を参照 し て く だ さ い。 Spartan-6 フ ァ ミ リ の
アプ リ ケーシ ョ ンの詳細は、 http://japan.xilinx.com/products/silicon-devices/fpga/spartan-6/ を参照 し て く だ さ い。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
12
Spartan‐6 FPGA : コ ス ト 重視ア プ リ ケーシ ョ ン向けに最適化 さ れた 性能、 消費電力、 I/O を提供
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。
日付
バージ ョ ン
内容
2016 年 6 月 1 日
1.1
現在の市場お よ び動向を反映 し た タ イ ト ルを含む更新を含む、 ホ ワ イ ト
ペーパー全体の更新。 図 6 を更新。
2011 年 5 月 19 日
1.0
初版
免責事項
本通知に基づいて貴殿ま たは貴社 (本通知の被通知者が個人の場合には 「貴殿」、 法人その他の団体の場合には 「貴社」。 以下同 じ ) に開示 さ れ
る 情報 (以下 「本情報」 と いい ます) は、 ザ イ リ ン ク ス の製品を選択お よ び使用す る こ と のためにのみ提供 さ れます。 適用 さ れ る 法律が許容す
る 最大限の範囲で、 (1) 本情報は 「現状有姿」 、 お よ びすべて受領者の責任で (with all faults) と い う 状態で提供 さ れ、 ザ イ リ ン ク ス は、 本通知
を も っ て、 明示、 黙示、 法定を問わず (商品性、 非侵害、 特定目的適合性の保証を含みますが こ れ ら に限 ら れません)、 すべての保証お よ び条
件を負わない (否認す る ) も の と し ます。 ま た、 (2) ザ イ リ ン ク ス は、 本情報 (貴殿ま たは貴社に よ る 本情報の使用を含む) に関係 し 、 起因 し 、 関
連す る 、 いかな る 種類 ・ 性質の損失ま たは損害について も 、 責任を負わない (契約上、 不法行為上 (過失の場合を含む)、 その他のいかな る 責任
の法理に よ る かを問わない) も の と し 、 当該損失ま たは損害には、 直接、 間接、 特別、 付随的、 結果的な損失ま たは損害 (第三者が起 こ し た行
為の結果被っ た、 デー タ 、 利益、 業務上の信用の損失、 その他あ ら ゆ る 種類の損失や損害を含みま す) が含ま れ る も の と し 、 それは、 た と え
当該損害や損失が合理的に予見可能で あ っ た り 、 ザ イ リ ン ク ス がそれ ら の可能性について助言を受け ていた場合であ っ た と し て も 同様です。
ザ イ リ ン ク ス は、 本情報に含ま れ る いかな る 誤 り も 訂正す る 義務を負わず、 本情報ま たは製品仕様のア ッ プデー ト を貴殿ま たは貴社に知 ら せ
る 義務 も 負い ません。 事前の書面に よ る 同意のない限 り 、 貴殿ま たは貴社は本情報を再生産、 変更、 頒布、 ま たは公に展示 し てはな り ません。
一定の製品は、 ザ イ リ ン ク ス の限定的保証の諸条件に従 う こ と と な る ので、 http://japan.xilinx.com/legal.htm#tos で見 ら れ る ザ イ リ ン ク ス の販売
条件を参照 し て く だ さ い。 IP コ アは、 ザ イ リ ン ク ス が貴殿ま たは貴社に付与 し た ラ イ セ ン ス に含ま れ る 保証 と 補助的条件に従 う こ と にな り ま
す。 ザ イ リ ン ク ス の製品は、 フ ェ イ ルセーフ と し て、 ま たは、 フ ェ イ ルセーフ の動作を要求す る アプ リ ケーシ ョ ンに使用す る ために、 設計 さ
れた り 意図 さ れた り し てい ません。 その よ う な重大な アプ リ ケーシ ョ ンにザ イ リ ン ク ス の製品を使用す る 場合の リ ス ク と 責任は、 貴殿ま たは
貴社が単独で負 う も のです。 http://japan.xilinx.com/legal.htm#tos で見 ら れ る ザ イ リ ン ク ス の販売条件を参照 し て く だ さ い。
自動車用のア プ リ ケーシ ョ ンの免責条項
ザ イ リ ン ク ス の製品は、 フ ェ イ ルセーフ と し て設計 さ れた り 意図 さ れてはお ら ず、 ま た、 フ ェ イ ルセーフ の動作を要求す る アプ リ ケーシ ョ ン
(具体的には、 (I) エアバ ッ グの展開、 (II) 車の コ ン ト ロ ール (フ ェ イ ルセーフ ま たは余剰性の機能 (余剰性を実行す る ためのザ イ リ ン ク ス の装置
に ソ フ ト ウ ェ ア を使用す る こ と は含ま れ ません) お よ び操作者が ミ ス を し た際の警告信号があ る 場合を除 き ます)、 (III) 死亡や身体傷害を導 く
使用、 に関す る アプ リ ケーシ ョ ン) を使用す る ために設計 さ れた り 意図 さ れた り も し てい ま せん。 顧客は、 その よ う な アプ リ ケーシ ョ ン にザ
イ リ ン ク ス の製品を使用す る 場合の リ ス ク と 責任を単独で負い ます。
こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、 [email protected] ま で、 ま たは各ページの右下にあ る
[フ ィ ー ド バ ッ ク 送信] ボ タ ン を ク リ ッ ク す る と 表示 さ れ る フ ォ ームか ら お知 ら せ く だ さ い。 いただ き ま し た ご意見を参考に早急に対応 さ せて
いただ き ます。 なお、 こ の メ ール ア ド レ スへのお問い合わせは受け付け てお り ません。 あ ら か じ めご了承 く だ さ い。
WP396 (v1.1) 2016 年 6 月 1 日
japan.xilinx.com
13